JPH0413375A - 同期分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機および、デイスプレィ装置
などに用いられる水平同期信号と垂直同期信号を分離す
る同期分離回路に関する。

従来の技術 近年、音響データと映像データが一体となったソフトを
再生する装置、いわゆるＡＶ機器がデイスプレィの大型
化を中心に高度化が進んでいる。

と（に前述のごとく映像のデイスプレィ部の再生画面が
大きくなったこと、また高解像度になったことなどから
、再生画面の欠陥が非常に目立つようになり、各種性能
の改善が行われている。同期関係についても、同期かわ
ずかても不安定になると画面のゆらぎとなり大幅に画質
の品位が低下したことになり各種改善が提案されている
。

従来、この同期信号を映像信号から分離する同期分離回
路は第３図に示すような構成であった。

第３図に示すように複合同期信号入力端子１に複合同期
信号が入力され積分回路８を介して垂直同期信号出力端
子２に垂直同期信号が出力される。

また水平同期信号の出力である水平同期信号出力端子３
は微分回路９を介している。第４図（ａ）は第３図の複
合同期信号入力端子１に入力される複合同期信号の波形
であり、第４図（ｂ）は第３図の垂直同期信号出力端子
２の垂直同期信号波形であり、第４図（Ｃ）は第３図の
水平同期信号出力端子３の水平同期信号波形である。

以下これらの図面を参照して回路の構成要素の関連と動
作を説明する。第４図（ａ）に示される複合同期信号が
第３図の複合同期信号入力端子１に入力されると、その
複合同期信号は、積分回路８と微分回路９に入力される
。積分回路８は一般には抵抗や容量などからなり、入力
された複合同期信号を積分し、垂直同期信号出力端子２
に第４図（ｂ）の波形を出力する。また微分回路９も一
般には抵抗や容量などからなり、入力された複合同期信
号を微分し、水平同期信号出力端子３に第４図（Ｃ）の
波形を出力する。

このようにして複合同期信号を、垂直同期信号と、水平
同期信号に分離することができる。

発明が解決しようとする課題 このような従来の構成では、第４図（ａ）に示される複
合同期信号波形に対して、第４図（ｂ）に示される垂直
同期信号波形、および第４図（Ｃ）に示される水平同期
信号波形かそれぞれの理想の同期信号の形とかなり異な
るため、垂直および水平の同期安定性が悪化し、同期が
不安定になるという不都合が生じる。

本発明はこのような課題に留意し、垂直、水平の安定な
同期を行うことかできる垂直同期信号。

水平同期信号が得られる同期分離回路を提供しようとす
るものである。

課題を解決するための手段 本発明は上記目的を達成するために、複合同期信号を所
定の時間遅延させる遅延回路の出力と複合同期信号の論
理積をとることにより垂直同期信号を取り出し同じ遅延
回路の出力を反転する反転回路に入力し、この出力と複
合同期信号の論理積をとることにより水平同期信号を取
り出す同期分離回路である。

構成としては、複合同期信号を所定の時間遅延させる遅
延回路と、この遅延回路の出力と複合同期信号の論理積
をとる第１のＡＮＤ回路と、この遅延回路の出力を入力
とする反転回路と、この反転回路の出力と複合同期信号
の論理和をとる第２のＡＮＤ回路を具備し、第１のＡＮ
Ｄ回路の出力を垂直同期信号とし、第２のＡＮＤ回路の
出力を水平同期信号とした同期分離回路である。

さらに、遅延回路による遅延時間が、水平同期信号のパ
ルス幅以上であり、水平同期信号周期を越えない上記同
期分離回路である。

作用 上記構成の本発明の同期分離回路は、複合同期信号が、
所定の時間遅延されて、もとの複合同期信号とともに第
１のＡＮＤ回路に入力されると、この遅延時間が水平同
期信号のパルス幅以上であれば、第１のＡＮＤ回路の出
力では水平同期信号部分が出力せず、水平同期信号より
パルス幅の広い垂直同期信号が、わずかにパルス幅は変
化した形であるが出力される。またこの遅延された信号
を反転させて同じように第２のＡＮＤ回路に入力すると
、水平同期信号の部分のみが両信号が１値（Ｈｉｇｈ）
となり、水平同期信号がそのまま出力される。

また遅延回路による遅延時間を、水平同期信号のパルス
幅以上で、かつその周期以下にすることにより、遅延回
路により遅延された複合同期信号の水平同期信号部分を
、遅延前の複合同期信号部分が、時間的に重なることが
なく、ノイズのない確実な同期分離が行われる。

実施例 第１図および第２図（ａ）〜（ｅ）は本発明の一実施例
による同期分離回路およびその要部の波形を示すタイミ
ングチャートである。

第１図に示すように、複合同期信号入力端子１に複合同
期信号が入力され、遅延回路４と第１のＡＮＤ回路６と
第２のＡＮＤ回路７に分配されている。遅延回路４の出
力は第１のＡＮＤ回路６に入力され、第１のＡＮＤ回路
６の出力が垂直同期信号出力端子２となっている。また
遅延回路４のもう一方の出力は反転回路５を介して、第
２のＡＮＤ回路７に入力され、第２のＡＮＤ回路７の出
力が水平同期信号出力端子３となっている。

第２図（ａ）は複合同期信号波形、第２図（ｂ）は遅延
回路４の出力波形、第２図Ｃｃ）は反転回路５の出力波
形、第２図（ｄ）は第１図の垂直同期信号出力端子２の
波形、第４図（ｅ）は第１図の水平同期信号出力端子３
の波形である。

以下、これらの図面を参照して回路の構成要素の関連動
作を説明する。

第１図において、複合同期信号入力端子１に第２図（ａ
）に示される複合同期信号を入力する。複合同期信号は
、遅延回路４により遅延され第２図（ｂ）に示される波
形で出力される。遅延回路４により遅延される時間は、
水平同期信号のパルス幅が約４〜５μＳｅＣであること
から、約６μｓｅｃ〜士数μＳｅＣ程度である。遅延回
路４の出力と複合同期信号は、第１のＡＮＤ回路６に入
力され、ＡＮＤ回路６によりそれぞれの信号の論理積が
水平同期信号部分がずれているため第２図（ｄ）で示さ
れる波形となり水平同期信号部分が消え、垂直同期信号
部分が抜き取られ第２図の垂直同期信号出力端子２に出
力される。一方遅延回路４の出力は反転回路５にも入力
され反転回路５の出力は第２図（ｃ）で示される波形と
なり、第２のＡＮＤ回路７に複合同期信号と共に入力さ
れ、第２のＡＮＤ回路７によりそれぞれの信号の論理積
が水平同期信号の部分のみが、ともに１値（Ｈｉｇｈ）
となるため第２図（ｅ）で示される波形となり水平同期
信号部分が抜き取られ、第２図の水平同期信号出力端子
３に出力される。このようにして複合同期信号から垂直
同期信号および水平同期信号を再現性よく分離し取り出
し、安定な同期が行われることとなる。

発明の効果 以上の説明より明らかなように本発明によれば、複合同
期信号を所定の時間遅延させる遅延回路の出力と複合同
期信号の論理積をとることにより垂直同期信号を取り出
し、前記遅延回路の出力を反転する反転回路の出力と複
合同期信号の論理積をとることにより水平同期信号を取
り出すことにより、複合同期信号から垂直同期信号およ
び水平同期信号再現性よく分離取り出せ、安定な同期が
行われるという効果が得られる。

また、遅延回路による遅延時間を水平同期信号のパノ【
ス幅以上であり、水平同期信号の周期を越えない値とす
ることにより、ノイズのない確実な同期分離が行われる
。

【図面の簡単な説明】

第１図は本発明の一実施例の同期分離回路を示すブロッ
ク図、第２図は同実施例における各点の信号波形を示す
タイミングチャート、第３図は従来の構成による同期分
離回路を示すブロック図、第４図は従来の同期分離回路
における各点の信号波形を示すタイミングチャートであ
る。 ４・・・・・・遅延回路、５・・・・・・反転回路、６
・・・・・・第１のＡＮＤ回路、７・・・・・・第２の
ＡＮＤ回路。 代理人の氏名　弁理士　粟野重孝　はが１名第２図 詩間

Claims (2)

【特許請求の範囲】
1. （１）複合同期信号を所定の時間遅延させる遅延回路と
   、 前記複合同期信号と前記遅延回路により遅延された出力
   のそれぞれの信号の論理積をとる第１のＡＮＤ回路と、 前記遅延回路により遅延された出力が入力されている反
   転回路と、 前記反転回路の出力と前記複合同期信号入力のそれぞれ
   の信号の論理積をとる第２のＡＮＤ回路とを具備し、 前記第１のＡＮＤ回路の出力を垂直同期信号とし、前記
   第２のＡＮＤ回路の出力を水平同期信号とした同期分離
   回路。
2. （２）遅延回路による遅延時間が、水平同期パルス幅以
   上であるとともに、水平同期周期を越えない請求項１記
   載の同期分離回路。