JPH04186694A - 混成集積回路およびその製造方法 - Google Patents
混成集積回路およびその製造方法Info
- Publication number
- JPH04186694A JPH04186694A JP31190590A JP31190590A JPH04186694A JP H04186694 A JPH04186694 A JP H04186694A JP 31190590 A JP31190590 A JP 31190590A JP 31190590 A JP31190590 A JP 31190590A JP H04186694 A JPH04186694 A JP H04186694A
- Authority
- JP
- Japan
- Prior art keywords
- conductive foil
- inner lead
- conductive
- hybrid integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000011888 foil Substances 0.000 claims abstract description 38
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052742 iron Inorganic materials 0.000 claims abstract description 12
- 238000005452 bending Methods 0.000 claims abstract description 3
- 238000005476 soldering Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 238000010396 two-hybrid screening Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 5
- 239000011889 copper foil Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は二枚の混成集積回路基板間を電気的に接続する
インナーリードを具備する混成集積回路およびその製造
方法に関する。
インナーリードを具備する混成集積回路およびその製造
方法に関する。
（ロ）従来の技術
混成集積回路では高密度実装を実現するために多層導電
路構造や複数基板構造が提案されている。第３図に示す
構造は複数基板構造に関するものである。（１）（２）
は混成集積回路基板であり、所望の導電路上に回路素子
を付着して所望の回路を形成している。（３）は外部リ
ードであり、外付回路との電気的接続を行う。（４）は
混成集積回路基（１）（２）間の内部接続を行うインナ
ーリードである。斯る複数基板構造では、インナーリー
ド（４）部分で矢印のように折り曲げることにより高密
度実装を実現している。
路構造や複数基板構造が提案されている。第３図に示す
構造は複数基板構造に関するものである。（１）（２）
は混成集積回路基板であり、所望の導電路上に回路素子
を付着して所望の回路を形成している。（３）は外部リ
ードであり、外付回路との電気的接続を行う。（４）は
混成集積回路基（１）（２）間の内部接続を行うインナ
ーリードである。斯る複数基板構造では、インナーリー
ド（４）部分で矢印のように折り曲げることにより高密
度実装を実現している。
従来のインナーリードを第４図および第５図を参照して
説明する。第４図に示すインナーリード（４）ハ、二枚
のフレキシブル絶縁フィルム（５）（６）間に１ｍｎ間
隔で４０本ぐらいの銅箔などの導電箔（７〉を配列し、
絶縁フィルム（５）（６）は同形状に形成きれて絶縁フ
ィルム（５）＜６）からは導電箔（７）か３１幅で両端
に露出されている。
説明する。第４図に示すインナーリード（４）ハ、二枚
のフレキシブル絶縁フィルム（５）（６）間に１ｍｎ間
隔で４０本ぐらいの銅箔などの導電箔（７〉を配列し、
絶縁フィルム（５）（６）は同形状に形成きれて絶縁フ
ィルム（５）＜６）からは導電箔（７）か３１幅で両端
に露出されている。
しかしながら、このインナーリード（４）では導電箔（
７）がｌ１ｍ１１幅で３５μ厚で薄いため、きわめて変
形し易く、変形を防止するための取り扱いが難かしかっ
た。
７）がｌ１ｍ１１幅で３５μ厚で薄いため、きわめて変
形し易く、変形を防止するための取り扱いが難かしかっ
た。
そこで第５図に示すインナーリード（４〉が考えられた
。ＰＣＢフレキシブル基板（８）上に導電箔（７）全部
を貼り付け、オーバーフィルム（９）でその先端を３ｍ
幅で露出されるインナーリード（４）である。このイン
ナーリード（４）では導電箔（７）がすべてＰＣＢフレ
キシブル基板（８）で支持されているので、変形のおそ
れは全くなくなる。
。ＰＣＢフレキシブル基板（８）上に導電箔（７）全部
を貼り付け、オーバーフィルム（９）でその先端を３ｍ
幅で露出されるインナーリード（４）である。このイン
ナーリード（４）では導電箔（７）がすべてＰＣＢフレ
キシブル基板（８）で支持されているので、変形のおそ
れは全くなくなる。
斯る第５図のインナーリード（４）を利用する場合の混
成集積回路の製造方法を第６図を参照して詳述する。二
枚の混成集積回路基板（１）（２）の対向する辺に設け
た導電路から延長された電極（１０）を形成する。イン
ナーリード（４）のＰＣＢフレキシブル基板（８）を上
面にしてオーバーフィルム（９）より露出した導電箔（
７）を電極（１０）と当接して配置し、ＰＣＢフレキシ
ブル基板（８）上に半田ごて（１１）を圧着してインナ
ーリード（４〉の導電箔（７）と電極（１０）とを半田
付けする。
成集積回路の製造方法を第６図を参照して詳述する。二
枚の混成集積回路基板（１）（２）の対向する辺に設け
た導電路から延長された電極（１０）を形成する。イン
ナーリード（４）のＰＣＢフレキシブル基板（８）を上
面にしてオーバーフィルム（９）より露出した導電箔（
７）を電極（１０）と当接して配置し、ＰＣＢフレキシ
ブル基板（８）上に半田ごて（１１）を圧着してインナ
ーリード（４〉の導電箔（７）と電極（１０）とを半田
付けする。
（ハ）発明が解決しようとする課題
しかしながら、第５図に示すインナーリード（４）を有
する混成集積回路では半田の加熱をＰＣＢフレキシブル
基板（８）を介して行っているので、第７図に示す如く
半田ごて（１１）は直ちに１８０℃以上に上昇するがＰ
ＣＢフレキシブル基板（８）上の導電箔（７）は約１分
間以上加熱をしないと１８０°Ｃ以上に上昇せず半田付
けを行うことができない問題点を有している。また、こ
のために混成集積回路の製造方法もきわめて非効率なも
のとなる問題点を有している。
する混成集積回路では半田の加熱をＰＣＢフレキシブル
基板（８）を介して行っているので、第７図に示す如く
半田ごて（１１）は直ちに１８０℃以上に上昇するがＰ
ＣＢフレキシブル基板（８）上の導電箔（７）は約１分
間以上加熱をしないと１８０°Ｃ以上に上昇せず半田付
けを行うことができない問題点を有している。また、こ
のために混成集積回路の製造方法もきわめて非効率なも
のとなる問題点を有している。
（ニ）課題を解決するための手段
本発明は斯る問題点に鑑みてなされ、二枚の絶縁フィル
ム間に離間して配列した導電箔をその両端で折り曲げて
基板の電極に当接するインナーリードを用いることによ
り、従来の問題点を解決した混成集積回路およびその製
造方法を提供するも、のである。
ム間に離間して配列した導電箔をその両端で折り曲げて
基板の電極に当接するインナーリードを用いることによ
り、従来の問題点を解決した混成集積回路およびその製
造方法を提供するも、のである。
（本〉作用
本発明に依れば、インナーリードの両端を折り曲げ且つ
一方の絶縁フィルムから導電箔を露出されているので、
導電箔は全範囲に渡って他方の絶縁フィルムで支持され
導電箔の変形を防止できる。また半田ごては直接折り返
し部分の導電箔に接触できるので、インナーリードの半
田付けをきわめて効率よく行える。
一方の絶縁フィルムから導電箔を露出されているので、
導電箔は全範囲に渡って他方の絶縁フィルムで支持され
導電箔の変形を防止できる。また半田ごては直接折り返
し部分の導電箔に接触できるので、インナーリードの半
田付けをきわめて効率よく行える。
（へ〉実施例
第１図Ａ、Ｂおよび第２図を参照して本発明の一実施例
を詳述する。
を詳述する。
本発明に用いるインナーリード（４）を第１図Ａ、Ｂを
参照して説明する。このインナーリード（４）はポリイ
ミド等の二枚のフレキシブル絶縁フィルム（２１）（２
２）と、このフィルム（２１）（２２）間にはさまれて
離間して配列した銅箔などの導電箔（７）で構成されて
いる。絶縁フィルム（２１）（２２）は導電箔（７）を
被覆する形状を異ならせて形成されている。第１図Ａ、
Ｂから明らかな様に、上面の絶縁フィルム（２１）は導
電箔り７）を全面に渡って被覆している。下面の絶縁フ
ィルム（２２）は基板の電極（１０）と当接する部分か
ら先端までの導電箔（７）を露出する様に切欠している
。更に本発明の特徴であるが、インナーリード（４）の
先端部分は折り曲げられており、少くとも導電箔（７）
に半田ごてが当接するだけの長さ部分がインナーリード
（４）の上面に露出され工いる。
参照して説明する。このインナーリード（４）はポリイ
ミド等の二枚のフレキシブル絶縁フィルム（２１）（２
２）と、このフィルム（２１）（２２）間にはさまれて
離間して配列した銅箔などの導電箔（７）で構成されて
いる。絶縁フィルム（２１）（２２）は導電箔（７）を
被覆する形状を異ならせて形成されている。第１図Ａ、
Ｂから明らかな様に、上面の絶縁フィルム（２１）は導
電箔り７）を全面に渡って被覆している。下面の絶縁フ
ィルム（２２）は基板の電極（１０）と当接する部分か
ら先端までの導電箔（７）を露出する様に切欠している
。更に本発明の特徴であるが、インナーリード（４）の
先端部分は折り曲げられており、少くとも導電箔（７）
に半田ごてが当接するだけの長さ部分がインナーリード
（４）の上面に露出され工いる。
斯る構造に依れば、インナーリード（４）の各導電箔（
７）は上面の絶縁フィルム（２１）でその先端まで支持
されており、従来のものに比べて導電箔（７）の変形を
防止できる。
７）は上面の絶縁フィルム（２１）でその先端まで支持
されており、従来のものに比べて導電箔（７）の変形を
防止できる。
次にこのインナーリード（４）を用いた混成集積回路の
製造方法について説明する。
製造方法について説明する。
先ず第３図に示す如く、二枚の混成集積回路基板（１）
（２）を準備する。混成集積回路基板＜１＞（２）は同
一サイズで、セラミックスあるいはアルミニウム等の表
面を絶縁化した金属基板等を用い、その−面には銅ペー
ストのスクリーン印刷あるいは銅箔のエツチングにより
形成した導電路を形成する。二枚の基板（１）（２）の
対向する辺には導電路の一部として複数の電極（１０）
を対応して形成されている。
（２）を準備する。混成集積回路基板＜１＞（２）は同
一サイズで、セラミックスあるいはアルミニウム等の表
面を絶縁化した金属基板等を用い、その−面には銅ペー
ストのスクリーン印刷あるいは銅箔のエツチングにより
形成した導電路を形成する。二枚の基板（１）（２）の
対向する辺には導電路の一部として複数の電極（１０）
を対応して形成されている。
次に第１図および第２図に示す如く、前述したインナー
リード（４）を準備し、二枚の基板（１＞（２）の電極
（１０）間の接続を行う。インナーリード（４）の下面
の絶縁フィルム（２２）から露出諮れた導電箔（７）に
は予め半田メツキしておき、基板（１）（２）の電極（
１０）上にも半田デイツプをしておく。続いてインナー
リード（４）の先端を折り曲げて、下面の絶縁フィルム
（２２）より露出した導電箔（７）を電極（１０）と当
接させ、上面に折り曲げられた導電箔（７）に半田ごて
（１１）を当接きせて半田付けを行う。この結果、半田
ごて（１１）の熱は導電箔（７）を介してすぐに電極（
１０〉に伝達きれ、すぐに半田を溶かすことができるの
で、極めて効率良くインナーリード（４）で基板（１）
（２）間の電極（１０）の電気接続を行える。
リード（４）を準備し、二枚の基板（１＞（２）の電極
（１０）間の接続を行う。インナーリード（４）の下面
の絶縁フィルム（２２）から露出諮れた導電箔（７）に
は予め半田メツキしておき、基板（１）（２）の電極（
１０）上にも半田デイツプをしておく。続いてインナー
リード（４）の先端を折り曲げて、下面の絶縁フィルム
（２２）より露出した導電箔（７）を電極（１０）と当
接させ、上面に折り曲げられた導電箔（７）に半田ごて
（１１）を当接きせて半田付けを行う。この結果、半田
ごて（１１）の熱は導電箔（７）を介してすぐに電極（
１０〉に伝達きれ、すぐに半田を溶かすことができるの
で、極めて効率良くインナーリード（４）で基板（１）
（２）間の電極（１０）の電気接続を行える。
〈ト）発明の効果
本発明に依れば、導電箔（７）の先端までを上面の絶縁
フィルムク２１）で被覆でき、その先端の変形を防止で
きる。従ってインナーリード（４）の導１箔（７）の間
隔を大幅に狭くでき、多数本の導電箔（７）をインナー
リード（４）に形成できる利点を有する。
フィルムク２１）で被覆でき、その先端の変形を防止で
きる。従ってインナーリード（４）の導１箔（７）の間
隔を大幅に狭くでき、多数本の導電箔（７）をインナー
リード（４）に形成できる利点を有する。
また本発明では、半田ごて（１１）が直接インナーリー
ド（４）の折り返した導電箔（７）に当接できるので、
インナーリード（４）の電極（１０）への半田付けも極
めて効率良く行える利点を有する。
ド（４）の折り返した導電箔（７）に当接できるので、
インナーリード（４）の電極（１０）への半田付けも極
めて効率良く行える利点を有する。
第１図ＡおよびＢは本発明に用いるインナーリードの上
面図および断面図、第２図は本発明の製造方法を説明す
る断面図、第３図は混成集積回路の複数基板構造を説明
する上面図、第４図Ａ。 Ｂおよび第５図Ａ、Ｂは従来のインナーリードの上面図
および断面図、第６図は従来の製造方法を説明する断面
図、第７図は従来の製造方法における半田ごて加熱温度
を説明する特性図である。 （１）（２）は混成集積回路基板、（４）はインナーリ
ード、（２１＞（２２）は絶縁フィルム、（７）は導電
箔、（１０）は電極、（１１）は半田ごてである。
面図および断面図、第２図は本発明の製造方法を説明す
る断面図、第３図は混成集積回路の複数基板構造を説明
する上面図、第４図Ａ。 Ｂおよび第５図Ａ、Ｂは従来のインナーリードの上面図
および断面図、第６図は従来の製造方法を説明する断面
図、第７図は従来の製造方法における半田ごて加熱温度
を説明する特性図である。 （１）（２）は混成集積回路基板、（４）はインナーリ
ード、（２１＞（２２）は絶縁フィルム、（７）は導電
箔、（１０）は電極、（１１）は半田ごてである。
Claims (2)
- （１）二枚の混成集積回路基板と、前記基板の導電路間
を接続するインナーリードとを備え、前記インナーリー
ドを二枚の絶縁フィルム間に離間して配列された導電箔
で形成し、前記インナーリードの両端を折り曲げて前記
基板の導電路と接続することを特徴とする混成集積回路
。 - （２）二枚の混成集積回路基板を準備する工程と、 二枚の絶縁フィルム間に離間して配列された導電箔で形
成されたインナーリードを準備し、前記インナーリード
の両端を折り曲げて基板の電極と導電路とを当接して配
置し、折り返された前記導電箔に半田ごてを当接させて
前記インナーリードと前記基板の電極の接続を行う工程
とを具備することを特徴とする混成集積回路の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31190590A JPH04186694A (ja) | 1990-11-16 | 1990-11-16 | 混成集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31190590A JPH04186694A (ja) | 1990-11-16 | 1990-11-16 | 混成集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186694A true JPH04186694A (ja) | 1992-07-03 |
Family
ID=18022830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31190590A Pending JPH04186694A (ja) | 1990-11-16 | 1990-11-16 | 混成集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186694A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102378501A (zh) * | 2010-07-13 | 2012-03-14 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
-
1990
- 1990-11-16 JP JP31190590A patent/JPH04186694A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102378501A (zh) * | 2010-07-13 | 2012-03-14 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6390890A (ja) | プリント基板 | |
| JPH0775239B2 (ja) | ハンダ・コネクタおよびこのハンダ・コネクタを使用して電気回路を作製する方法 | |
| JP6715703B2 (ja) | 金属配線接合構造の製法 | |
| JPS58132941A (ja) | 部品搭載基板のリ−ド接続方法 | |
| JPH04186694A (ja) | 混成集積回路およびその製造方法 | |
| JPH04133388A (ja) | 混成集積回路およびその製造方法 | |
| JPH04133346A (ja) | 混成集積回路およびその製造方法 | |
| JP3523418B2 (ja) | 配線基板 | |
| JPH04133387A (ja) | 混成集積回路およびその製造方法 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JP2023156805A (ja) | プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体 | |
| JP2001217279A (ja) | 高密度実装装置 | |
| JPH0429590Y2 (ja) | ||
| JPS6155247B2 (ja) | ||
| JPH0220860Y2 (ja) | ||
| JPS5994897A (ja) | 混成集積回路の製造方法 | |
| JPH11251102A (ja) | 抵抗素子およびその製造方法 | |
| JPS6246589A (ja) | 可撓性印刷配線板の接続方法 | |
| JPS63104306A (ja) | 電子部品の半田付け方法 | |
| JPS6225443A (ja) | 混成集積回路装置 | |
| JPS62147672A (ja) | フラツトケ−ブルの接続端子構造 | |
| JPS59215750A (ja) | 記憶用半導体装置 | |
| JPH02110990A (ja) | 混成集積回路 | |
| JPH0567040U (ja) | 印刷回路基板の接続構造 | |
| JPS63153847A (ja) | マイクロ波集積回路基板のア−ス接続方法 |