JPH04132410A - コンパレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンパレータ回路に関し、特に入力基準電圧の
ヒステリシスの値を改善するコンパレータ回路に関する
。

〔従来の技術〕

従来、この種のコンパレータ回路は基本コンパレータ部
や基準電圧を調整するための分圧抵抗をもって精成され
ている。

第４図はかかる従来の一例の概略を説明するためのコン
パレータ回路図である。

第４図に示すように、従来のコンパレータ回路は基本コ
ンパレータ部２と分圧抵抗Ｒ３，Ｒ４とを有し、基本コ
ンパレータ部２の入力端子１に比較の対象となる電圧を
入力し、もう一方の入力端子に入力端子１４の電位ｖ１
４と基本コンパレータ部２の出力端子７の電位を分圧抵
抗Ｒ３゜Ｒ４により分圧された接点Ｎ１の電圧が供給さ
れる。

かかるコンパレータ回路において、入力端子１の電位を
ｖｌ、入力端子１４の電位をｖｌ４、出力端子７の電位
で高いレベルをｖＯＨ１低いレベルをｖＯＬとする。今
、出力端子７の電位が高いレベルｖＯＨの場合、出力端
子７から抵抗Ｒ４゜抵抗Ｒ３、入力端子１４へと電流が
流れる。ここで、節点Ｎ１の電位をｖｎｌとおくと、Ｒ
３＋Ｒ４ となり、抵抗Ｒ３およびＲ４の分圧によって得られる電
圧ｖｒｌｌが基準コンパレータ部２の比較の基準電圧に
なる。

次に、入力端子１の電位ｖ１が上昇し、Ｖｌ＞ｖｎｌに
なると、出力端子７の電位はｖＯＬになり、入力端子１
４から抵抗Ｒ３，Ｒ４、出力端子７の方向へ電流が流れ
る。ここで、抵抗Ｒ３，Ｒ４で分圧される電圧が変化し
、節点Ｎ１の電位がｖｎ２になったとすると、 となり、節点Ｎ１の電位ｖｎ２が基準コンパレータ部２
の比較の基準電圧になる。

以上のように、比較の基準となる電圧ｖｎｌおよびｖｎ
２を入力端子１の電位■１の立上り時には下降するよう
にし、また立下り時には上昇するようにして、コンパレ
ータ回路の動作を安定させるようにしている。

〔発明が解決しようとする課題〕

上述した従来のコンパレータ回路はそのヒステリシスを
基準電圧源と出力端子の間に接続された２つの抵抗の分
圧により決定しているので、出力電圧に変動が生じた場
合は分圧された電圧の上限と下限の値に変動が生じ、こ
の結果ヒステリシス幅も変動し、精度の高い設定が難し
かったり、また温度変化に対しても変動が大きくなると
いう欠点がある。

本発明の目的は、かかるヒステリシスの値を正確に且つ
容易に設定しうるとともに、温度変化に対しても変動の
少ないコンパレータ回路を提供することにある。

〔課題を解決するための手段〕

本発明のコンパレータ回路は、異なる二つの基準電圧源
と、入力電圧と前記基準電圧源のいずれか一方の電圧と
を比較する基本コンパレータ部と、前記基本コンパレー
タ部の出力電圧によって前記二つの基準電圧源の一方を
選択するアナログスイッチとを有し、前記アナログスイ
ッチにより前記基準電圧源を切換え、前記基本コンパレ
ータ部への基準入力電圧とするように構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の実施例の概略を説明するためのコンパ
レータ回路図である。

第１図に示すように、本実施例は異なる二つの基準電源
Ｖｌ、Ｖ２と、このＶｌ、Ｖ２の一方と入力端子１から
の入力電力とを比較する基本コンパレータ部２と、この
基本コンパレータ２の出カフにより基準電源Ｖｌ、Ｖ２
を切換えるアナログスイッチ５とを有している。この基
本コンパレータ部２の入力端子１は比較の対象となる電
圧を入力し、アナログスイッチ５の入力端子３および４
はそれぞれ基準電源Ｖ１およびＶ２が接続される。また
、アナログスイッチ５の出力端子は基本コンパレータ部
２の入力端子６に接続され、基本コンパレータ部２の出
力電圧７により制御される。

第２図は本発明の第一の実施例を示すコンパレータ回路
図である。

第２図に示すように、本実施例は二つの異なる基準電圧
源Ｖ３．Ｖ４と、コレクタが定電圧源Ｖ５に接続され且
つ各ベースはそれぞれ一端が接地された基準電圧源Ｖ３
およびＶ４に接続されたトランジスタＱ１およびＱ２と
、一端が定電圧源■５に接続された抵抗Ｒ１と、この抵
抗Ｒ１の他端にそれぞれアノードが接続され且つそれぞ
れのカソードがトランジスタＱ１およびＱ２のエミッタ
に接続されたダイオードＤ１およびＤ２と、トランジス
タＱ１およびＱ２のエミッタにコレクタが接続され且つ
エミッタが共に接地されたトランジスタＱ３およびＱ４
と、一端が定電圧源Ｖ５に接続された定電流源工１と、
この定電圧工１の他端に共にエミッタが接続され且つ各
ベースはそれぞれダイオードＤＩ、Ｄ２のアノードおよ
び入力端子８に接続されたトランジスタＱ５およびＱ６
と、ベースに短絡されたコレクタがそれぞれトランジス
タＱ５およびＱ６のコレクタに接続され且つエミッタが
共に接地されたトランジスタＱ７およびＱ８と、コレク
タがそれぞれ出力端子９および１０に接続されエミッタ
が共に接地され且つそれぞれベースがトランジスタＱ４
．Ｑ７のベースおよびトランジスタＱ３．Ｑ８のベース
に接続されたトランジスタＱ９およびＱＩＯとを有して
いる。

ここで、トランジスタＱｌ、Ｑ２はアナログスイッチで
あり、またトランジスタＱ５．Ｑ６は差動増幅回路、ト
ランジスタＱ４．Ｑ７．Ｑ９およびトランジスタＱ３．
Ｑ８．ＱＩＯはそれぞれカレントミラーを構成している
。

次に、本実施例のコンパレータ回路の動作を説明する。

まず、基準電圧源Ｖ３およびＶ４の電圧をそれぞれｖ３
およびｖ４、入力端子８の電位をｖｉｌとしたときに、
ｖ３＞　ｖ４＞　ｖ　ｉ　１の間係があるとすると、ト
ランジスタＱ５．Ｑ７はオフ状態になり、トランジスタ
Ｑ６．Ｑ８はオン状態になる。また、トランジスタＱ３
もこのときオン状態になるが、トランジスタＱ３のコレ
クタに流れ込む電流は抵抗Ｒ１からダイオードＤ１を通
して供給される。これに伴い、トランジスタＱ１のエミ
ッタの電位は下降しはじめ、電圧ｖ３からトランジスタ
Ｑ１の活性時のベース・エミッタ間電圧ＶＢＥＩが下が
った電位にクランプされる。ここで、ダイオードＤ１は
トランジスタＱ１と同じ素子をコレクタとベースを短絡
して使用し、トランジスタＱ５のベース電位をｖＲｌと
すると、ｖＲｌは■３とほぼ等しくなる。

次に、入力端子８の電位ｖｆｌが徐々に上昇しはじめ、
ｖｉｌ）ｖＲｌの関係になった瞬間、トランジスタＱ５
およびトランジスタＱ６で構成された差動増幅回路の動
作状態は反転し、トランジスタＱ６．Ｑ８はオフ状態に
なり、トランジスタＱ５．Ｑ７はオン状態になる。これ
に伴い、トランジスタＱ３．Ｑｌはオフ状態になり、ト
ランジスタＱ４．Ｑ２はオン状態になる。このオン状態
になったトランジスタＱ４のコレクタに流れ込む電流は
、抵抗Ｒ１からダイオードＤ２を通して供給される。同
時にトランジスタＱ２のエミッタの電位は下降しはじめ
、電圧ｖ４からトランジスタＱ２の活性時のベース・エ
ミッタ間電圧ＶＢＥ２が下がった電位にクランプされる
。ここで、ダイオードＤ２はトランジスタＱ２と同じ素
子をコレクタとベースを短絡して使用し、この時のトラ
ンジスタＱ５のベースの電位をｖＲ２とすると、ｖＲ２
はｖ４とほぼ等しくなる。

上述したように、トランジスタスイッチを用いる一方、
コンパレータ出力レベルに応じて基準電圧源Ｖ３および
Ｖ４の一方を選択し、コンパレータ基準入力端子に供給
することにより、ヒステリシスの上限および下限の精度
がよいヒステリシスコンパレータを実現できる。これは
温度変化に対しても変動を少なくすることができる。

第３図は本発明の第二の実施例を示すコンパレータ回路
図である。

第３図に示すように、本実施例はコレクタが接地された
アナログスイッチトランジスタＱ１３およびＱ１４のベ
ースにそれぞれ一端が接地された基準電圧源ｖ６および
Ｖ７が接続される。また、一端が接地された抵抗Ｒ２の
他端とダイオードＤ３およびＤ４のカソードとトランジ
スタＱ１７のベースが接続される。これらダイオードＤ
３およびＤ４のアノードは、それぞれトランジスタＱ１
３およびＱ１４のエミッタとトランジスタＱ１１および
Ｑ１２のコレクタとに接続される。−方、差動増幅器を
構成するトランジスタＱ１７およびＱ１８のエミッタは
共に接続され、一端が接地された定電流源工２の他端に
接続される。また、カレントミラーを構成するベースと
コレクタが接続されたトランジスタＱ１５およびＱ１６
のコレクタはそれぞれトランジスタＱ１７およびＱ１８
のコレクタに接続される。更に、トランジスタＱ１２．
Ｑ２０のベースはトランジスタＱ１６のベースと接続さ
れ、トランジスタＱｌｌ、Ｑ１９のベースはトランジス
タＱ１５のベースと接続される。これらトランジスタＱ
ｌｌ、Ｑ１２゜Ｑ１５．Ｑ１６．Ｑ１９．Ｑ２０の各エ
ミッタは定電圧源Ｖ８に接続され、トランジスタＱ１８
のベースは入力端子１１に接続される。また、トランジ
スタＱ１９およびＱ２０のコレクタは、それぞれ出力端
子１２および１３に接続される。尚、上述したように、
トランジスタＱｌｌ、Ｑ１５゜Ｑ１９およびトランジス
タＱ１２．Ｑ１６．Ｑ２０はそれぞれカレントミラーを
構成している。

次に、第３図に示すコンパレータ回路の動作を説明する
。

まず、基準電圧源Ｖ６およびＶ７の電圧をそれぞれ■６
およびｖ７、入力端子１１の電位をｖｉ２とし、ｖ６）
ｖ７）ｖｉ２の関係にあるとすると、トランジスタＱ１
７．Ｑ１５はオン状態になり、トランジスタＱ１８．Ｑ
１６はオフ状態になる。しかるに、上述したカレントミ
ラーにより、トランジスタＱｌｌはオン状態になり、ト
ランジスタＱ１２はオフ状態になる。この瞬間、トラン
ジスタＱｌｌのコレクタから流れ出す電流はダイオード
Ｄ３から抵抗Ｒ２を通り接地点へ流れる。

これに伴い、トランジスタＱ１３の電位は上昇しはじめ
、ｖ６からトランジスタＱｌｌの活性時のベース・エミ
ッタ間電圧ＶＢＥ３が上がった電位にクランプされる。

尚、ここでは、ダイオードＤ３にトランジスタＱｌｌと
同じ素子をコレクタとベースを短絡して使用し、この時
のトランジスタＱ１７のベース電位をｖＲ３とすると、
このベース電位ｖＲ３はｖ６とほぼ等しくなる。

次に、入力端子１１の電位ｖｉ２が徐々に上昇しはじめ
、ｖｉ２）ｖＲ３の関係になった瞬間、トランジスタＱ
１７およびＱ１８で構成された差動増幅回路の動作状態
は反転し、トランジスタＱ１７、Ｑ１５はオフ状態にな
り、トランジスタＱ１８、Ｑ１６はオン状態になる。こ
れに伴い、トランジスタＱｌ　１．Ｑ１３はオフ状態に
なり、トランジスタＱ１２．Ｑ１４はオン状態になる。

このトランジスタＱ１２のコレクタから流れ出す電流は
ダイオードＤ４から抵抗Ｒ２を通り接地点へ流れる。ま
た、オン状態になったトランジスタＱ１４のエミッタの
電位は上昇しはじめ、電圧ｖ７からトランジスタＱ１４
の活性時のベース・エミッタ間電圧ＶＢＥ４が上がった
電位にクランプされる。ここで、ダイオードＤ４はトラ
ンジスタＱ１４と同じ素子をベースとコレクタを短絡し
て使用し、この時のトランジスタＱ１７のベースの電位
をｖＲ４とすると、このベース電位ｖＲ４はｖ７にほぼ
等しくなる。

上述したように、トランジスタスイッチを用いる一方、
コンパレータ出力レベルに応じて基準電圧源Ｖ６および
■７の一方を選択し、コンパレータ基準入力端子に供給
することにより、前述した第一の実施例と同様の結果を
得ることができる。

〔発明の効果〕

以上説明したように、本発明のコンパレータ回路は、異
なる二つの基準電源と、基本コンパレータ部と、二つの
基準を源を選択するためのトランジスタスイッチとを有
し、基本コンパレータ部の出力に基づき基準電圧の一方
を選択して基本コンパレータ部に供給することにより、
ヒステリシスの上限および下限の値を精度よく且つ容易
に設定することができ、また温度変化に対してもヒステ
リシスの変動を小さく抑えることができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の実施例の概略を説明するためのコンパ
レータ回路図、第２図は本発明の第一の実施例を示すコ
ンパレータ回路図、第３図は本発明の第二の実施例を示
すコンパレータ回路図、第４図は従来の一例の概略を説
明するためのコンパレータ回路図である。 １．３，４，６．８，１１．１４・・・入力端子、２・
・・基本コンパレータ部、５・・・アナログスイッチ、
７．９，１０，１２．１３・・・出力端子、■１〜Ｖ４
．Ｖ６．Ｖ７−・・基準電圧（源）、Ｖ５．Ｖ８・・・
定電圧源、Ｑ１〜Ｑ４．Ｑ７〜ＱＩＯ，Ｑ１７、Ｑ１８
・・・ＮＰＮトランジスタ、Ｑ５．Ｑ６　Ｑ１１〜Ｑ１
６．Ｑ１９．Ｑ２０・・・ＰＮＰ　トランジスタ、Ｄ１
〜Ｄ４・・・ダイオード、Ｒ１，Ｒ２・・・電流バイア
ス抵抗、ＩＩ、Ｉ２・・・定電流源、Ｒ３，Ｒ４・・・
分圧抵抗、Ｎ１・・・節点。

Claims (1)

1. 【特許請求の範囲】 １、異なる二つの基準電圧源と、入力電圧と前記基準電
   圧源のいずれか一方の電圧とを比較する基本コンパレー
   タ部と、前記基本コンパレータ部の出力電圧によって前
   記二つの基準電圧源の一方を選択するアナログスイッチ
   とを有し、前記アナログスイッチにより前記基準電圧源
   を切換え、前記基本コンパレータ部への基準入力電圧と
   することを特徴とするコンパレータ回路。 ２、前記基本コンパレータ部は、差動増幅回路の能動負
   荷とカレントミラーを形成するトランジスタを有するこ
   とを特徴とする請求項１記載のコンパレータ回路。