JPH04132258A - 半導体基板の接続体およびその接続方法 - Google Patents
半導体基板の接続体およびその接続方法Info
- Publication number
- JPH04132258A JPH04132258A JP2254420A JP25442090A JPH04132258A JP H04132258 A JPH04132258 A JP H04132258A JP 2254420 A JP2254420 A JP 2254420A JP 25442090 A JP25442090 A JP 25442090A JP H04132258 A JPH04132258 A JP H04132258A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide resin
- silicon substrate
- semiconductor substrate
- layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 229920001721 polyimide Polymers 0.000 claims abstract description 28
- 239000009719 polyimide resin Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 43
- 229910052710 silicon Inorganic materials 0.000 abstract description 43
- 239000010703 silicon Substances 0.000 abstract description 43
- 239000000853 adhesive Substances 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 4
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 239000002904 solvent Substances 0.000 abstract description 2
- 230000000593 degrading effect Effects 0.000 abstract 1
- 230000001066 destructive effect Effects 0.000 abstract 1
- 239000012298 atmosphere Substances 0.000 description 3
- 230000009477 glass transition Effects 0.000 description 3
- 125000005372 silanol group Chemical group 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920006259 thermoplastic polyimide Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板の接続体およびその接続方法に関す
る。
る。
従来のシリコン半導体基板どうしを接続する方法を図面
を用いて説明する。
を用いて説明する。
シラノール接合を利用して半導体基板を接続する方法は
、たとえば、新保により電子情報通信学会vo、1.7
0、No、6.pp593 (1987)に報告されて
いる。この方法では、第2図に示すように、鏡面研磨さ
れた第1および第2のシリコン基板11.12の表面に
シラノール基(Si−OH)13を吸着させたのち、こ
のシリコン基板を密着させた状態で加熱・加圧する。こ
の加熱・加圧処理によりS i −OH+HO−S i
→5i−0−8iなる反応が生じ、シリコン基板が接続
される。
、たとえば、新保により電子情報通信学会vo、1.7
0、No、6.pp593 (1987)に報告されて
いる。この方法では、第2図に示すように、鏡面研磨さ
れた第1および第2のシリコン基板11.12の表面に
シラノール基(Si−OH)13を吸着させたのち、こ
のシリコン基板を密着させた状態で加熱・加圧する。こ
の加熱・加圧処理によりS i −OH+HO−S i
→5i−0−8iなる反応が生じ、シリコン基板が接続
される。
またスピンオングラス(SoG)層を介してシリコン基
板どうしを熱圧着する方法が山田、川崎により1986
年秋季第47回応用物理学関連講演会講演予稿集pp4
95に報告されている。この方法は、まず第3図(a)
に示すように、800層5が形成された第1および第2
のシリコン基板IA、IBをベークとしたのち密着させ
、第3図(b)に示すように、大気中で加熱・加圧する
ことによりこのシリコン基板を接続するものである。
板どうしを熱圧着する方法が山田、川崎により1986
年秋季第47回応用物理学関連講演会講演予稿集pp4
95に報告されている。この方法は、まず第3図(a)
に示すように、800層5が形成された第1および第2
のシリコン基板IA、IBをベークとしたのち密着させ
、第3図(b)に示すように、大気中で加熱・加圧する
ことによりこのシリコン基板を接続するものである。
しかしながら、第2図に示したシラノール基13の化学
反応を利用する場合には、シリコン基板表面どうしが接
触されている必要があるため、表面に凹凸のあるシリコ
ン基板を接続することはできない、また、接続温度が8
00”C以上であることから、すでにデバイスの形成さ
れているシリコン基板どうしを接続する目的には不向き
である。
反応を利用する場合には、シリコン基板表面どうしが接
触されている必要があるため、表面に凹凸のあるシリコ
ン基板を接続することはできない、また、接続温度が8
00”C以上であることから、すでにデバイスの形成さ
れているシリコン基板どうしを接続する目的には不向き
である。
一方、接着剤として熱硬化性の無機高分子材料である3
00層をスピンコードにより形成したシリコン基板どう
しを大気中で熱圧着する場合には、400℃でシリコン
基板どうしを接続できる。この方法では800層5によ
りシリコン基板表面の凸部3A、3Bの段差をある程度
緩和することが可能であるが、完全に平坦面な800層
5の表面を得ることはできない、この300層の表面が
完全に平坦面でないシリコン基板どうしを大気中で熱圧
着した場合、熱硬化性である800層5は粘性流動によ
り変形することができないため、第3図(b)に示した
ように、SOG層界面どうしの未接触部に気泡6が存在
してしまう、この気泡6の存在により、シリコン基板全
面にわたる均一な接続を得ることができないため、シリ
コン基板の接続強度が低下する。
00層をスピンコードにより形成したシリコン基板どう
しを大気中で熱圧着する場合には、400℃でシリコン
基板どうしを接続できる。この方法では800層5によ
りシリコン基板表面の凸部3A、3Bの段差をある程度
緩和することが可能であるが、完全に平坦面な800層
5の表面を得ることはできない、この300層の表面が
完全に平坦面でないシリコン基板どうしを大気中で熱圧
着した場合、熱硬化性である800層5は粘性流動によ
り変形することができないため、第3図(b)に示した
ように、SOG層界面どうしの未接触部に気泡6が存在
してしまう、この気泡6の存在により、シリコン基板全
面にわたる均一な接続を得ることができないため、シリ
コン基板の接続強度が低下する。
また、エポキシ樹脂接着剤を用いて半導体基板を接続す
ることも可能であるが、その接着耐熱性は140℃程度
であり耐熱性に劣る。
ることも可能であるが、その接着耐熱性は140℃程度
であり耐熱性に劣る。
本発明の目的は既にデバイスの作り込まれていることに
より表面に凹凸の存在するシリコン基板どうしを、素子
の劣化や破壊をきたす恐れのない450℃以下の温度で
均一に接続し、かつその基板が200°C以上の温度に
保持されても接続強度の低下しない半導体基板の接続体
およびその接続方法を提供することである。
より表面に凹凸の存在するシリコン基板どうしを、素子
の劣化や破壊をきたす恐れのない450℃以下の温度で
均一に接続し、かつその基板が200°C以上の温度に
保持されても接続強度の低下しない半導体基板の接続体
およびその接続方法を提供することである。
(課題を解決するための手段)
本発明の半導体基板の接続体は、デバイスが形成され表
面に凹凸が存在する第1の半導体基板と、この第1の半
導体基板上に熱軟化性ポリイミド樹脂による接続された
第2の半導体基板とを有するものである。
面に凹凸が存在する第1の半導体基板と、この第1の半
導体基板上に熱軟化性ポリイミド樹脂による接続された
第2の半導体基板とを有するものである。
また本発明の半導体基板の接続方法は、デバイスが形成
され表面に凹凸が存在する第1の半導体基板と第2の半
導体基板の少なくとも一方の半導体基板表面に熱軟化性
ポリイミド樹脂を塗布する工程と、前記第1の半導体基
板と第2の半導体基板表面を前記熱軟化性ポリイミド樹
脂層を介して真空中で密着させたのち、少なくとも熱軟
化性ポリイミド樹脂の軟化温度以上の温度に加熱し加工
する工程とを含んで構成される。
され表面に凹凸が存在する第1の半導体基板と第2の半
導体基板の少なくとも一方の半導体基板表面に熱軟化性
ポリイミド樹脂を塗布する工程と、前記第1の半導体基
板と第2の半導体基板表面を前記熱軟化性ポリイミド樹
脂層を介して真空中で密着させたのち、少なくとも熱軟
化性ポリイミド樹脂の軟化温度以上の温度に加熱し加工
する工程とを含んで構成される。
(作用)
本発明に係る半導体基板の接続方法においては、熱軟化
温度がデバイスの熱破壊温度よりも低い熱軟化性ポリイ
ミド樹脂を使用することにより、すでにデバイスの形成
されている半導体基板どうしを接続することが可能とな
る。ポリイミド樹脂を接着剤として用いているため、高
温耐熱特性に優れた接続が得られる。また、熱圧着を真
空中で行っているため接着界面に気泡が存在することは
ない。さらに、下地デバイスの存在により塗布したポリ
イミド樹脂の表面に凹凸があったとしても、熱軟化温度
以上ではポリイミド樹脂の粘性流動が生じるため均一の
接続界面を得ることができる。
温度がデバイスの熱破壊温度よりも低い熱軟化性ポリイ
ミド樹脂を使用することにより、すでにデバイスの形成
されている半導体基板どうしを接続することが可能とな
る。ポリイミド樹脂を接着剤として用いているため、高
温耐熱特性に優れた接続が得られる。また、熱圧着を真
空中で行っているため接着界面に気泡が存在することは
ない。さらに、下地デバイスの存在により塗布したポリ
イミド樹脂の表面に凹凸があったとしても、熱軟化温度
以上ではポリイミド樹脂の粘性流動が生じるため均一の
接続界面を得ることができる。
(実施例)
以下に本発明の実施例を図面にもとすいて詳細に説明す
る。
る。
第1図は本発明の一実施例を説明するための半導体チッ
プの断面図であり、ここでは熱軟化温度(ガラス転移温
度)が250〜350°Cの縮金型ポリイミド樹脂(耐
熱温度420°C程度)を用いた場合を例にとって述べ
る。
プの断面図であり、ここでは熱軟化温度(ガラス転移温
度)が250〜350°Cの縮金型ポリイミド樹脂(耐
熱温度420°C程度)を用いた場合を例にとって述べ
る。
まず第1図(a)に示すように、表面に凸部3Aが形成
された第1のシリコン基板1と表面に凸部3Bが形成さ
れた第2のシリコン基板2上にそれぞれ熱軟化性ポリイ
ミド樹脂層4をスピンコーティング法により形成する。
された第1のシリコン基板1と表面に凸部3Bが形成さ
れた第2のシリコン基板2上にそれぞれ熱軟化性ポリイ
ミド樹脂層4をスピンコーティング法により形成する。
次いでポリイミド樹脂層4中の溶媒除去を目的とし、窒
素雰囲気中100〜150°Cの温度で第1のシリコン
基板1と第2のシリコン基板2とを1時間程度ベークす
る。さらに、ポリイミド樹脂のイミド化反応(縮合反応
)を生じさせるため、窒素雰囲気中250〜350°C
の温度でキュアーする。次に第1のシリコン基板lと第
2のシリコン基板2とのポリイミド塗布面を向かい合わ
せる。
素雰囲気中100〜150°Cの温度で第1のシリコン
基板1と第2のシリコン基板2とを1時間程度ベークす
る。さらに、ポリイミド樹脂のイミド化反応(縮合反応
)を生じさせるため、窒素雰囲気中250〜350°C
の温度でキュアーする。次に第1のシリコン基板lと第
2のシリコン基板2とのポリイミド塗布面を向かい合わ
せる。
次に第1図(b)に示すように、向い合わせた第1及び
第2のシリコン基板1,2を真空室中に設置されている
下部加圧ヘッドIOA上に置く。しかる後、真空ポンプ
により真空室を1O−3Torr以下に減圧し、上部加
圧ヘッドIOBおよび下部加圧ヘッドIOAを介して第
1のシリコン基板1と第2のシリコン基板2とを加圧・
密着さ、せ、さらに上部加圧ヘッドIOBおよび下部加
圧ヘッドIOAに埋め込まれている発熱体により昇温、
加熱する。シリコン基板に加える圧力は1〜20kg/
amとし、また保持温度は少なくともシリコン基板に塗
布したポリイミド樹脂のガラス転移温度よりも高く、か
つその熱分解温度よりも低い温度としくここでは350
〜400°C)、その温度で5分から30分保持する。
第2のシリコン基板1,2を真空室中に設置されている
下部加圧ヘッドIOA上に置く。しかる後、真空ポンプ
により真空室を1O−3Torr以下に減圧し、上部加
圧ヘッドIOBおよび下部加圧ヘッドIOAを介して第
1のシリコン基板1と第2のシリコン基板2とを加圧・
密着さ、せ、さらに上部加圧ヘッドIOBおよび下部加
圧ヘッドIOAに埋め込まれている発熱体により昇温、
加熱する。シリコン基板に加える圧力は1〜20kg/
amとし、また保持温度は少なくともシリコン基板に塗
布したポリイミド樹脂のガラス転移温度よりも高く、か
つその熱分解温度よりも低い温度としくここでは350
〜400°C)、その温度で5分から30分保持する。
その後、真空中で室温までシリコン基板1,2を冷却し
、さらに加圧ヘッドIOA、IOBへの荷重を解除し、
真空室を常圧にした後シリコン基板を取り出す。
、さらに加圧ヘッドIOA、IOBへの荷重を解除し、
真空室を常圧にした後シリコン基板を取り出す。
上述した本実施例によるシリコン基板の接続方法により
、引っ張り強度190kg/cm2以上のシリコン基板
接続体かえられた。
、引っ張り強度190kg/cm2以上のシリコン基板
接続体かえられた。
キュアーした後の熱軟化性ポリイミド樹脂層4の表面は
デバイス層存在部分が凸状となっており、シリコン基板
どうしを密着させると、熱軟化性ポリイミド樹脂表面ど
うしが接触していない領域が存在してしまう。しかし本
実施例による方法では、真空中でシリコン基板どうしの
密着を行っているため、この未接触領域が気体で満たさ
れていることはない。さらに、真空室中で加圧ヘッド1
0A、 IOBを介して加熱・加圧してゆくと、ポリイ
ミド樹脂のガラス転移温度を越えると粘性流動が生じ、
未接触領域に熱軟化性ポリイミド樹脂の一部が回り込む
ことにより、第1及び第2のシリコン基板1.2の全面
で均一な接続構造を得ることができる。なお、ポリイミ
ド樹脂は400’C以上の耐熱温度を有することから、
本実施例により接続された半導体基板は高温耐熱性を有
する。
デバイス層存在部分が凸状となっており、シリコン基板
どうしを密着させると、熱軟化性ポリイミド樹脂表面ど
うしが接触していない領域が存在してしまう。しかし本
実施例による方法では、真空中でシリコン基板どうしの
密着を行っているため、この未接触領域が気体で満たさ
れていることはない。さらに、真空室中で加圧ヘッド1
0A、 IOBを介して加熱・加圧してゆくと、ポリイ
ミド樹脂のガラス転移温度を越えると粘性流動が生じ、
未接触領域に熱軟化性ポリイミド樹脂の一部が回り込む
ことにより、第1及び第2のシリコン基板1.2の全面
で均一な接続構造を得ることができる。なお、ポリイミ
ド樹脂は400’C以上の耐熱温度を有することから、
本実施例により接続された半導体基板は高温耐熱性を有
する。
ここに示した実施例では、すでにデバイスが形成され凹
凸のあるシリコン基板どうしを接続する場合を説明した
が、デバイスの形成されているシリコン基板のデバイス
の形成されていない基板上への接続や、凹凸のないシリ
コン基板どうしの接続も可能であることは自明である。
凸のあるシリコン基板どうしを接続する場合を説明した
が、デバイスの形成されているシリコン基板のデバイス
の形成されていない基板上への接続や、凹凸のないシリ
コン基板どうしの接続も可能であることは自明である。
(発明の効果)
以上説明したように本発明によれば、表面に凹凸のある
、すなわちすでにデバイスの形成されてとなく接続でき
る効果がある。特にポリイミド樹脂を接着剤として用い
ているため、高温耐熱性の優れた接続体を得ることがで
きる。
、すなわちすでにデバイスの形成されてとなく接続でき
る効果がある。特にポリイミド樹脂を接着剤として用い
ているため、高温耐熱性の優れた接続体を得ることがで
きる。
第1図は本発明の一実施例を説明するための半導体チッ
プの断面図、第2図及び第3図は従来例を説明するため
の半導体チップの断面図である。 1、 IA、 11−1・第1のシリコン基板、2.2
A、 12・・・第2のシリコン基板、3A、 3B・
・・凸部、4・・・ポリイミド樹脂層、5・・・SOG
層、6・・・気泡、IOA・・・下部加圧ヘッド、10
B・・・上部加圧ヘッド、13・・・シラノール基。
プの断面図、第2図及び第3図は従来例を説明するため
の半導体チップの断面図である。 1、 IA、 11−1・第1のシリコン基板、2.2
A、 12・・・第2のシリコン基板、3A、 3B・
・・凸部、4・・・ポリイミド樹脂層、5・・・SOG
層、6・・・気泡、IOA・・・下部加圧ヘッド、10
B・・・上部加圧ヘッド、13・・・シラノール基。
Claims (1)
- 【特許請求の範囲】 1、デバイスが形成され表面に凹凸が存在する第1の半
導体基板、この第1の半導体基板上に熱軟化性ポリイミ
ド樹脂により接続された第2の半導体基板とを有するこ
とを特徴とする半導体基板の接続体。 2、デバイスが形成され表面に凹凸が存在する第1の半
導体基板と第2の半導体基板の少なくとも一方の半導体
基板表面に熱軟化性ポリイミド樹脂を塗布する工程と、
前記第1の半導体基板と第2の半導体基板表面を前記熱
軟化性ポリイミド樹脂層を介して真空中で密着させたの
ち、少なくとも熱軟化性ポリイミド樹脂の軟化温度以上
の温度に加熱し加圧する工程とを含むことを特徴とする
半導体基板の接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2254420A JPH04132258A (ja) | 1990-09-25 | 1990-09-25 | 半導体基板の接続体およびその接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2254420A JPH04132258A (ja) | 1990-09-25 | 1990-09-25 | 半導体基板の接続体およびその接続方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04132258A true JPH04132258A (ja) | 1992-05-06 |
Family
ID=17264734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2254420A Pending JPH04132258A (ja) | 1990-09-25 | 1990-09-25 | 半導体基板の接続体およびその接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04132258A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6198159B1 (en) | 1997-03-28 | 2001-03-06 | Ube Industries, Ltd. | Bonded wafer, process for producing same and substrate |
KR100462755B1 (ko) * | 2001-12-11 | 2004-12-20 | 동부전자 주식회사 | 폴리이미드 베이크 오븐 |
US6940180B1 (en) * | 1996-09-05 | 2005-09-06 | Seiko Epson Corporation | Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit |
JP2007513512A (ja) * | 2003-12-08 | 2007-05-24 | コミッサリヤ ア レネルジ アトミック | ポリマー膜上にエレクトロニクス構成部品を分子架橋する方法 |
JP2007208270A (ja) * | 2007-02-15 | 2007-08-16 | Ube Ind Ltd | 張合わせウエハ−及びその製造方法、基板 |
JP2009147023A (ja) * | 2007-12-12 | 2009-07-02 | Oki Semiconductor Co Ltd | 半導体基板の製造方法 |
JP2015146337A (ja) * | 2014-01-31 | 2015-08-13 | 東京エレクトロン株式会社 | 塗布装置および接合システム |
WO2018199117A1 (ja) | 2017-04-28 | 2018-11-01 | 三井化学株式会社 | 基板積層体及び基板積層体の製造方法 |
WO2020085183A1 (ja) | 2018-10-26 | 2020-04-30 | 三井化学株式会社 | 基板積層体の製造方法及び積層体 |
CN113707564A (zh) * | 2021-08-31 | 2021-11-26 | 浙江同芯祺科技有限公司 | 一种超薄半导体基板加工工艺 |
WO2022054839A1 (ja) | 2020-09-10 | 2022-03-17 | 三井化学株式会社 | 組成物、積層体及び積層体の製造方法 |
WO2023032923A1 (ja) | 2021-09-06 | 2023-03-09 | 三井化学株式会社 | 半導体用の膜を形成するための組成物、積層体及び基板積層体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5636136A (en) * | 1979-08-31 | 1981-04-09 | Fujitsu Ltd | Semiconductor device |
JPS6130059A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
JPS62276581A (ja) * | 1986-05-24 | 1987-12-01 | 株式会社日立製作所 | 液晶表示パネル |
JPS6355529A (ja) * | 1986-08-25 | 1988-03-10 | Nec Corp | アクティブ・マトリクス液晶表示装置の製造方法 |
JPS63142663A (ja) * | 1986-12-04 | 1988-06-15 | Sharp Corp | 半導体装置とその製造方法 |
-
1990
- 1990-09-25 JP JP2254420A patent/JPH04132258A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5636136A (en) * | 1979-08-31 | 1981-04-09 | Fujitsu Ltd | Semiconductor device |
JPS6130059A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
JPS62276581A (ja) * | 1986-05-24 | 1987-12-01 | 株式会社日立製作所 | 液晶表示パネル |
JPS6355529A (ja) * | 1986-08-25 | 1988-03-10 | Nec Corp | アクティブ・マトリクス液晶表示装置の製造方法 |
JPS63142663A (ja) * | 1986-12-04 | 1988-06-15 | Sharp Corp | 半導体装置とその製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6940180B1 (en) * | 1996-09-05 | 2005-09-06 | Seiko Epson Corporation | Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit |
US7084517B2 (en) | 1996-09-05 | 2006-08-01 | Seiko Epson Corporation | Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit |
US6198159B1 (en) | 1997-03-28 | 2001-03-06 | Ube Industries, Ltd. | Bonded wafer, process for producing same and substrate |
KR100462755B1 (ko) * | 2001-12-11 | 2004-12-20 | 동부전자 주식회사 | 폴리이미드 베이크 오븐 |
JP2007513512A (ja) * | 2003-12-08 | 2007-05-24 | コミッサリヤ ア レネルジ アトミック | ポリマー膜上にエレクトロニクス構成部品を分子架橋する方法 |
JP2007208270A (ja) * | 2007-02-15 | 2007-08-16 | Ube Ind Ltd | 張合わせウエハ−及びその製造方法、基板 |
JP2009147023A (ja) * | 2007-12-12 | 2009-07-02 | Oki Semiconductor Co Ltd | 半導体基板の製造方法 |
JP2015146337A (ja) * | 2014-01-31 | 2015-08-13 | 東京エレクトロン株式会社 | 塗布装置および接合システム |
WO2018199117A1 (ja) | 2017-04-28 | 2018-11-01 | 三井化学株式会社 | 基板積層体及び基板積層体の製造方法 |
KR20190136059A (ko) | 2017-04-28 | 2019-12-09 | 미쓰이 가가쿠 가부시키가이샤 | 기판 적층체 및 기판 적층체의 제조 방법 |
US11859110B2 (en) | 2017-04-28 | 2024-01-02 | Mitsui Chemicals, Inc. | Substrate laminated body and method of manufacturing substrate laminated body |
WO2020085183A1 (ja) | 2018-10-26 | 2020-04-30 | 三井化学株式会社 | 基板積層体の製造方法及び積層体 |
KR20210060571A (ko) | 2018-10-26 | 2021-05-26 | 미쓰이 가가쿠 가부시키가이샤 | 기판 적층체의 제조 방법 및 적층체 |
WO2022054839A1 (ja) | 2020-09-10 | 2022-03-17 | 三井化学株式会社 | 組成物、積層体及び積層体の製造方法 |
CN113707564A (zh) * | 2021-08-31 | 2021-11-26 | 浙江同芯祺科技有限公司 | 一种超薄半导体基板加工工艺 |
WO2023032923A1 (ja) | 2021-09-06 | 2023-03-09 | 三井化学株式会社 | 半導体用の膜を形成するための組成物、積層体及び基板積層体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6963132B2 (en) | Integrated semiconductor device having co-planar device surfaces | |
JPH04132258A (ja) | 半導体基板の接続体およびその接続方法 | |
US20110272092A1 (en) | Bonding method | |
WO1998021750A1 (fr) | Procede d'aplanissement d'un substrat, et procede de fabrication de substrats recouverts d'un film et de dispositifs a semi-conducteur | |
CN103117229A (zh) | 制作电子组件的方法 | |
KR101942967B1 (ko) | 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법 | |
CN106058074A (zh) | 封装件及封装方法、固化装置、封装***、显示装置 | |
US5376586A (en) | Method of curing thin films of organic dielectric material | |
JP7309692B2 (ja) | 半導体ウェハのハイブリッド接合方法及び関連する3次元集積デバイス | |
JPH01185947A (ja) | 半導体装置製造方法 | |
JPS608426Y2 (ja) | 半導体ウエハ−の保持基板 | |
JP2003249510A (ja) | 半導体封止方法 | |
JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
EP3510632B1 (en) | Wafer stacking to form a multi-wafer-bonded structure | |
JP6446450B2 (ja) | チップをウェハに対し集積する方法及びその装置 | |
JPH03246937A (ja) | 半導体装置の製造方法 | |
JP2003249509A (ja) | 半導体封止方法および封止された半導体 | |
KR100683322B1 (ko) | 온도제어용 플레이트의 제조방법 | |
JPS6245045A (ja) | 半導体装置の製造方法 | |
TWI248652B (en) | Chip bonding process | |
CN108281398A (zh) | 半导体封装件及其制造方法 | |
CN102842517A (zh) | 覆晶接合方法及装置 | |
JPS63248148A (ja) | 半導体集積回路装置の製造方法 | |
JP2669324B2 (ja) | 基板の圧着方法 | |
Schindler et al. | Development of UV-curable molding materials with minimum die-shift for FOWLP/FOPLP |