JPH04130626A - 半導体素子製造装置 - Google Patents
半導体素子製造装置Info
- Publication number
- JPH04130626A JPH04130626A JP2252523A JP25252390A JPH04130626A JP H04130626 A JPH04130626 A JP H04130626A JP 2252523 A JP2252523 A JP 2252523A JP 25252390 A JP25252390 A JP 25252390A JP H04130626 A JPH04130626 A JP H04130626A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- potential
- substrate
- semiconductor device
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000002245 particle Substances 0.000 claims description 8
- 238000010884 ion-beam technique Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 43
- 230000005684 electric field Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- SDTHIDMOBRXVOQ-UHFFFAOYSA-N 5-[bis(2-chloroethyl)amino]-6-methyl-1h-pyrimidine-2,4-dione Chemical compound CC=1NC(=O)NC(=O)C=1N(CCCl)CCCl SDTHIDMOBRXVOQ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要〕
半導体素子製造装置に関し、
半導体素子の基板上に発生する電界を緩和し、絶縁膜の
損傷を防止する半導体素子製造装置を提供することを目
的とし、 半導体素子の基板を支持する基板支持手段によって支持
される半導体素子の基板に荷電粒子を照射する半導体素
子製造装置において、前記基板支持手段は少なくとも前
記基板に接する部分を導体で形成し、前記基板の表面、
および裏面の電位が同電位となるように該導体の電位を
制御する電位制御手段を設けるように構成する。
損傷を防止する半導体素子製造装置を提供することを目
的とし、 半導体素子の基板を支持する基板支持手段によって支持
される半導体素子の基板に荷電粒子を照射する半導体素
子製造装置において、前記基板支持手段は少なくとも前
記基板に接する部分を導体で形成し、前記基板の表面、
および裏面の電位が同電位となるように該導体の電位を
制御する電位制御手段を設けるように構成する。
本発明は、半導体素子製造装置に係り、詳しくは、例え
ば、LSI等の製造の分野に用いて好適な、半導体素子
を製造する半導体素子製造装置に関する。
ば、LSI等の製造の分野に用いて好適な、半導体素子
を製造する半導体素子製造装置に関する。
近年、半導体素子の高密度化、および高精細化に伴って
、半導体素子の製造においては、例えば、イオン、プラ
ズマ等の荷電粒子を照射することにより微細な加工を行
なうことのできる半導体装置製造装置が数多く開発され
ている。
、半導体素子の製造においては、例えば、イオン、プラ
ズマ等の荷電粒子を照射することにより微細な加工を行
なうことのできる半導体装置製造装置が数多く開発され
ている。
これは、例えば、イオン注入により不純物ドーピング量
をコントロールする闇値電圧制御や、プラズマにより基
板となるウェハ上に薄膜を形成したりするために、ウェ
ハに荷電粒子を照射するものであり、このようなプロセ
スにおいては低温化、およびドライ化が進んでおり、ウ
ェハの帯電が起こり易い。
をコントロールする闇値電圧制御や、プラズマにより基
板となるウェハ上に薄膜を形成したりするために、ウェ
ハに荷電粒子を照射するものであり、このようなプロセ
スにおいては低温化、およびドライ化が進んでおり、ウ
ェハの帯電が起こり易い。
ウェハの帯電は素子の信転性に悪影響を与えるため、帯
電を防止することが必要となる。
電を防止することが必要となる。
従来のこの種の半導体素子製造装置としては、例えば、
第4図に示すようなものがある。
第4図に示すようなものがある。
半導体素子製造装置は、大別して、半導体素子の基板で
あるウェハ1を支持する基板支持手段としてのウェハ支
持台2、およびクランパ3とから構成されている。
あるウェハ1を支持する基板支持手段としてのウェハ支
持台2、およびクランパ3とから構成されている。
ウェハ1は、例えば、シリコンSi等の結晶を薄く切断
して、酸化処理や拡散処理を行なったものであり、ウェ
ハ1上にLSI等の回路が焼き付けられる。
して、酸化処理や拡散処理を行なったものであり、ウェ
ハ1上にLSI等の回路が焼き付けられる。
ウェハ支持台2は、ウェハ1を水平に保持するものであ
り、クランパ3によってウェハlはウェハ支持台2上に
固定される。
り、クランパ3によってウェハlはウェハ支持台2上に
固定される。
以上の構成において、ウェハlに、例えば、イオン注入
によるドーピング等を行なう場合、この工程は一般に、
ドーパン)1度分布の制御等のため低温化、およびドラ
イ化された状態で、ウェハ支持台2、およびクランパ3
によりしっかりと固定されたウェハ1の上方から荷電粒
子であるイオンを所定の加速エネルギーで照射し、イオ
ン注入を行なうものである。
によるドーピング等を行なう場合、この工程は一般に、
ドーパン)1度分布の制御等のため低温化、およびドラ
イ化された状態で、ウェハ支持台2、およびクランパ3
によりしっかりと固定されたウェハ1の上方から荷電粒
子であるイオンを所定の加速エネルギーで照射し、イオ
ン注入を行なうものである。
しかしながら、このような従来の半導体素子製造装置に
あっては、低温化、およびドライ化された状態において
、ウェハl上に荷電粒子を照射するという構成となって
いたため、第5図に示すように、ウェハ1の表面の電位
と裏面の電位とが異なる電位となり、ウェハ1の表面の
絶縁膜に電界が生じ、酸化膜等の絶縁膜が照射損傷を受
けるという問題点があった。
あっては、低温化、およびドライ化された状態において
、ウェハl上に荷電粒子を照射するという構成となって
いたため、第5図に示すように、ウェハ1の表面の電位
と裏面の電位とが異なる電位となり、ウェハ1の表面の
絶縁膜に電界が生じ、酸化膜等の絶縁膜が照射損傷を受
けるという問題点があった。
これは、半導体素子の長期的な信幀性上、問題となる。
そこで本発明は、半導体素子の基板上に発生する電界を
緩和し、絶縁膜の損傷を防止する半導体素子製造装置を
提供することを目的としている。
緩和し、絶縁膜の損傷を防止する半導体素子製造装置を
提供することを目的としている。
本発明による半導体素子製造装置は上記目的達成のため
、その原理図を第1図に示すように、半導体素子の基板
1を支持する基板支持手段2.3によって支持される半
導体素子の基板lに荷電粒子を照射する半導体素子製造
装置において、前記基板支持手段2,3は少な(とも前
記基板1に接する部分を導体で形成し、前記基板lの表
面、および裏面の電位が同電位となるように該導体の電
位を制御する電位制御手段4を設けるように構成してい
る。
、その原理図を第1図に示すように、半導体素子の基板
1を支持する基板支持手段2.3によって支持される半
導体素子の基板lに荷電粒子を照射する半導体素子製造
装置において、前記基板支持手段2,3は少な(とも前
記基板1に接する部分を導体で形成し、前記基板lの表
面、および裏面の電位が同電位となるように該導体の電
位を制御する電位制御手段4を設けるように構成してい
る。
本発明では、電位制御手段によって導体の電位が制御さ
れ、導体に接する基板の表面、および裏面の電位が同電
位となるように制御される。
れ、導体に接する基板の表面、および裏面の電位が同電
位となるように制御される。
すなわち、半導体素子の基板上に発生する電界が緩和さ
れ、電界による絶縁膜の損傷が防止される。
れ、電界による絶縁膜の損傷が防止される。
以下、本発明を図面に基づいて説明する。
第3図は本発明に係る半導体素子製造装置をイオン注入
装置に適用した一実施例を示す概略断面図である。
装置に適用した一実施例を示す概略断面図である。
まず、構成を説明する。
第3図において、第1図に示した原理図に付された番号
と同一番号は同一部分を示す。
と同一番号は同一部分を示す。
本実施例の半導体素子製造装置であるイオン注入装置は
、大別して、基板支持手段であるウェハ支持台2、およ
びクランパ3と、電位制御手段である抵抗4と、ターン
テーブル5とがら構成されている。
、大別して、基板支持手段であるウェハ支持台2、およ
びクランパ3と、電位制御手段である抵抗4と、ターン
テーブル5とがら構成されている。
半導体素子の基板であるウェハ1を支持する基板支持手
段としてのウェハ支持台2、およびクランパ3と、電位
制御手段としての抵抗4と、ウェハ支持台2、およびク
ランパ3を配置するターンテーブル5とから構成されて
いる。
段としてのウェハ支持台2、およびクランパ3と、電位
制御手段としての抵抗4と、ウェハ支持台2、およびク
ランパ3を配置するターンテーブル5とから構成されて
いる。
本実施例のウェハ支持台2は、金属製の導体で形成され
ており、半導体素子の基板であるウェハ1を水平に保持
した状態で、クランパ3によってウェハ支持台2上にし
っかりと固定している。
ており、半導体素子の基板であるウェハ1を水平に保持
した状態で、クランパ3によってウェハ支持台2上にし
っかりと固定している。
抵抗4は、その一端を導体であるウェハ支持台2に接続
し、他端をターンテーブル5を介して接地電位と接続し
ている。
し、他端をターンテーブル5を介して接地電位と接続し
ている。
なお、抵抗4の値は、ウェハ支持台2とターンテーブル
5との時定数τがイオンビームのパルス周期よりも十分
に小さな値となるように考慮して設定する。すなわち、
本実施例のイオンビームによるパルス幅は1 tase
cであり、パルスの周期は60m5ecであるので、ウ
ェハ支持台2とターンテーブル5との時定数τを、例え
ば、lQmsecとなるように抵抗4の値を設定する。
5との時定数τがイオンビームのパルス周期よりも十分
に小さな値となるように考慮して設定する。すなわち、
本実施例のイオンビームによるパルス幅は1 tase
cであり、パルスの周期は60m5ecであるので、ウ
ェハ支持台2とターンテーブル5との時定数τを、例え
ば、lQmsecとなるように抵抗4の値を設定する。
次に、作用を説明する。
まず、ターンテーブル4上のウェハ支持台2にクランパ
によってしっかりと固定されたウェハ1に対して、イオ
ン注入のためにイオンビームが照射されると、ウェハ支
持台2がターンテーブルを介して直接接地電位に接続さ
れているため、瞬間的にウェハ1の表面が高電位になり
、ウェハ1の表面の電位と裏面の電位との間に電位差が
生じる。
によってしっかりと固定されたウェハ1に対して、イオ
ン注入のためにイオンビームが照射されると、ウェハ支
持台2がターンテーブルを介して直接接地電位に接続さ
れているため、瞬間的にウェハ1の表面が高電位になり
、ウェハ1の表面の電位と裏面の電位との間に電位差が
生じる。
しかし、第5図に示した従来例と異なり、ウェハ支持台
2が抵抗4を介して接地電位と接続されているため、す
ぐにウェハlの裏面は表面と同様に帯電し、ウェハ1の
表面と裏面との電位差が低減される。
2が抵抗4を介して接地電位と接続されているため、す
ぐにウェハlの裏面は表面と同様に帯電し、ウェハ1の
表面と裏面との電位差が低減される。
したがって、ウェハ1上に発生する電界を緩和でき、絶
縁膜の損傷を防止できる。
縁膜の損傷を防止できる。
また、本実施例のように、ウェハ支持台2とターンテー
ブル5との時定数τをイオンビームのパルス周期(60
msec)よりも十分に小さな値である10m5ecに
抵抗4の値を設定することにより、1つのパルスがウェ
ハ1を通過する間ではウェハ支持台2の電荷が放出され
ないので、ウェハ1の表面と裏面との間に電位差が生じ
ず、次のパルスが来るまでには放電されるため、電荷の
繰り返し蓄積を防止できる。
ブル5との時定数τをイオンビームのパルス周期(60
msec)よりも十分に小さな値である10m5ecに
抵抗4の値を設定することにより、1つのパルスがウェ
ハ1を通過する間ではウェハ支持台2の電荷が放出され
ないので、ウェハ1の表面と裏面との間に電位差が生じ
ず、次のパルスが来るまでには放電されるため、電荷の
繰り返し蓄積を防止できる。
このように本実施例では、電位制御手段によってウェハ
支持台の電位を制御することにより半導体素子のウェハ
の表面、および裏面の電位を同電位となるように制御で
きる。
支持台の電位を制御することにより半導体素子のウェハ
の表面、および裏面の電位を同電位となるように制御で
きる。
すなわち、半導体素子の基板上に発生する電界を緩和で
き、この電界による絶縁膜の損傷を防止できる。
き、この電界による絶縁膜の損傷を防止できる。
したがって、半導体素子の信鱈性を長期にわたって保持
できる。
できる。
なお、上記実施例はイオン注入装置に適用した場合を例
にとって説明したが、これに限らず、荷電粒子を照射す
る工程を有する装置、例えば、プラズマ照射を行なう半
導体素子製造装置にも適用可能であるこというまでもな
い。
にとって説明したが、これに限らず、荷電粒子を照射す
る工程を有する装置、例えば、プラズマ照射を行なう半
導体素子製造装置にも適用可能であるこというまでもな
い。
本発明では、電位制御手段により基板支持手段の導体の
電位を制御することにより、半導体素子の基板の表面、
および裏面の電位を同電位となるように制御できる。
電位を制御することにより、半導体素子の基板の表面、
および裏面の電位を同電位となるように制御できる。
したがって、半導体素子の基板上に発生する電界を緩和
でき、電界による絶縁膜の損傷を防止できる。
でき、電界による絶縁膜の損傷を防止できる。
第1図は本発明の原理図、
第2図は本発明をイオン注入装置に適用した一実施例を
示す概略断面図、 第3図は第2図のウェハに電界が作用した場合の電荷の
分布を示す図、 第4図は従来例の構成を示す断面図、 第5図は第4図のウェハに電界が作用した場合の電荷の
分布を示す図である。 1・・・・・・ウェハ(基板)、 2・・・・・・ウェハ支持台(基板支持手段)3・・・
・・・クランパ(基板支持手段)、4・・・・・・抵抗
(電位制御手段)、5・・・・・・ターンテーブル。 第 ■ 図 42図のウェハに電界が作用した場合の電荷の分布を示
す図第 図 従来例の構成を示す断面図 第4図のウェハに電界が作用した場合の電荷の分布を示
す図第5図
示す概略断面図、 第3図は第2図のウェハに電界が作用した場合の電荷の
分布を示す図、 第4図は従来例の構成を示す断面図、 第5図は第4図のウェハに電界が作用した場合の電荷の
分布を示す図である。 1・・・・・・ウェハ(基板)、 2・・・・・・ウェハ支持台(基板支持手段)3・・・
・・・クランパ(基板支持手段)、4・・・・・・抵抗
(電位制御手段)、5・・・・・・ターンテーブル。 第 ■ 図 42図のウェハに電界が作用した場合の電荷の分布を示
す図第 図 従来例の構成を示す断面図 第4図のウェハに電界が作用した場合の電荷の分布を示
す図第5図
Claims (1)
- 【特許請求の範囲】 半導体素子の基板を支持する基板支持手段によって支
持される半導体素子の基板に荷電粒子を照射する半導体
素子製造装置において、 前記基板支持手段は少なくとも前記基板に接する部分を
導体で形成し、 前記基板の表面、および裏面の電位が同電位となるよう
に該導体の電位を制御する電位制御手段を設けることを
特徴とする半導体素子製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2252523A JPH04130626A (ja) | 1990-09-20 | 1990-09-20 | 半導体素子製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2252523A JPH04130626A (ja) | 1990-09-20 | 1990-09-20 | 半導体素子製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04130626A true JPH04130626A (ja) | 1992-05-01 |
Family
ID=17238556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2252523A Pending JPH04130626A (ja) | 1990-09-20 | 1990-09-20 | 半導体素子製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04130626A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013531950A (ja) * | 2010-07-06 | 2013-08-08 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 圧電材料の埋め込み方法 |
-
1990
- 1990-09-20 JP JP2252523A patent/JPH04130626A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013531950A (ja) * | 2010-07-06 | 2013-08-08 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 圧電材料の埋め込み方法 |
US9991439B2 (en) | 2010-07-06 | 2018-06-05 | Commissariat à l'énergie atomique et aux énergies alternatives | Method for implanting a piezoelectric material |
KR101856797B1 (ko) * | 2010-07-06 | 2018-06-19 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 압전물질 주입에 대한 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3993509A (en) | Semiconductor device manufacture | |
US4088799A (en) | Method of producing an electrical resistance device | |
US5661043A (en) | Forming a buried insulator layer using plasma source ion implantation | |
US20090109595A1 (en) | Method and system for performing electrostatic chuck clamping in track lithography tools | |
US4319119A (en) | Process for gettering semiconductor components and integrated semiconductor circuits | |
JP3464177B2 (ja) | 半導体製造装置および静電気除去方法 | |
JPH04130626A (ja) | 半導体素子製造装置 | |
JP3914396B2 (ja) | 直流または交流電界支援アニール | |
JPS5875869A (ja) | 集積回路のメタライゼイシヨン | |
JP3284499B2 (ja) | Mos型集積回路の特性安定化方法および装置 | |
ES466448A1 (es) | Un metodo perfeccionado de implantacion ionica en pastillas de material semiconductor, en la fabricacion de circuitos integrados. | |
JP2982202B2 (ja) | 半導体装置の製造方法 | |
JPS6181621A (ja) | 半導体素子の製造装置 | |
JP2753379B2 (ja) | 半導体装置の製造方法 | |
JPH0656846B2 (ja) | 半導体基体の処理方法 | |
KR20010095025A (ko) | 접합 프로파일 형성 방법 및 장치 | |
JPH01256129A (ja) | 半導体装置の製造方法 | |
JPH05291378A (ja) | 基板搬送部材 | |
JPS6339105B2 (ja) | ||
JPH0613352A (ja) | プラズマアッシング装置 | |
JPS61292318A (ja) | 半導体装置の製造方法 | |
JPH0582473A (ja) | 半導体装置の製造方法 | |
JPS62259435A (ja) | アニ−ル方法及びアニ−ル装置 | |
JPS61295627A (ja) | イオン注入方法 | |
JPS5834915A (ja) | 半導体装置の製造方法 |