JPH04129068A - Data fetching system for recording and reproducing device - Google Patents
Data fetching system for recording and reproducing deviceInfo
- Publication number
- JPH04129068A JPH04129068A JP24879990A JP24879990A JPH04129068A JP H04129068 A JPH04129068 A JP H04129068A JP 24879990 A JP24879990 A JP 24879990A JP 24879990 A JP24879990 A JP 24879990A JP H04129068 A JPH04129068 A JP H04129068A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- data
- clock
- reproduction
- vfo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000001186 cumulative effect Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 2
- 238000010348 incorporation Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 6
- 230000008676 import Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光ディスクや磁気ディスクなどの回転型の記
録媒体に好適な記録再生装置に係り、特に、記録媒体の
半径方向の位置に対応してデータの記録および再生クロ
ック周波数を切り換えて記録再生を行う記録再生装置の
データ取り込み方式に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a recording/reproducing device suitable for a rotary recording medium such as an optical disk or a magnetic disk, and particularly relates to a recording/reproducing device suitable for a rotating recording medium such as an optical disk or a magnetic disk. The present invention relates to a data acquisition method for a recording and reproducing apparatus that performs recording and reproducing by switching data recording and reproducing clock frequencies.
一般に、光ディスクや磁気ディスクなどの回転型の記録
再生装置として、M CA V (ModifiedC
onstant Angular Velocity
)方式の記録再生装置が知られている(例えば光デイ
スク装置に適用されたものとして、特開昭62−262
271号公報などがある。)。このMCAV方式では、
光ディスクの記録面を半径方向の位置に対応していくつ
かの同心円状のゾーンに分け、外周側のゾーンの記録再
生基本周波数を内周側のそれよりも高くすることによっ
て、記録容量を増加させている(なお、通常のMCAV
方式の詳細は、第3図および第7図により後述する。)
〔発明が解決しようとする課題〕
一般に、データを記録再生し、再生データをその取り込
み回路(リードデータバッファ)に取り込む際には、前
記の記録再生基本周波数に従ってデータの記録、再生、
取り込み速度を定める必要があり、この速度を表わすV
FO信号がデータの記録再生単位であるセクタ毎に記録
媒体に記録される。再生時、VFO回路(位相同期回路
)により、このVFO信号に同期したVFOクロックが
作成され、このVFOクロックによって各セクタの再生
データの弁別および取り込みが行われる。In general, MCAV (ModifiedC
Instant Angular Velocity
) type recording and reproducing apparatus is known (for example, as one applied to an optical disk device, Japanese Patent Application Laid-Open No. 62-262
There are publications such as Publication No. 271. ). In this MCAV method,
The recording capacity of an optical disc is increased by dividing the recording surface of an optical disc into several concentric zones corresponding to the radial position, and making the recording/reproducing fundamental frequency of the outer zone higher than that of the inner zone. (In addition, normal MCAV
Details of the system will be described later with reference to FIGS. 3 and 7. ) [Problems to be Solved by the Invention] In general, when recording and reproducing data and taking the reproduced data into its acquisition circuit (read data buffer), data recording, reproduction,
It is necessary to determine the capture speed, and V representing this speed
The FO signal is recorded on the recording medium for each sector, which is a data recording/reproduction unit. During reproduction, a VFO circuit (phase synchronization circuit) generates a VFO clock synchronized with this VFO signal, and the reproduction data of each sector is discriminated and taken in by this VFO clock.
MCAV方式では、ディスク記録媒体の内周と外周とで
、記録再生周波数が例えば約2倍以上に開くことがある
。したがって、再生時に、記録媒体の欠陥や記録媒体へ
の塵埃の付着などのため再生信号(特に再生VFO信号
)が脱落し、またそのレベルが低下すると、VFO回路
のロックがはずれ、VFOクロックの周波数は記録再生
基本周波数(記録再生基準クロック)の2倍以上となり
もしくは1/2以下となる。In the MCAV system, the recording/reproducing frequency may be approximately twice or more different between the inner circumference and the outer circumference of the disk recording medium. Therefore, during playback, if the playback signal (especially the playback VFO signal) drops due to a defect in the recording medium or dust attached to the recording medium, or its level drops, the VFO circuit becomes unlocked and the VFO clock frequency increases. is more than twice the recording/reproducing basic frequency (recording/reproducing reference clock) or less than 1/2.
また、このように広い周波数範囲に亙る再生信号に再生
信号同期回路(VFO回路)を同期させるためには、こ
の回路の引き込み範囲を広くする必要があるが、これは
その出力の同期クロック(VFOクロック)周波数のず
れを小さくする要求と相反することになる。In addition, in order to synchronize the reproduced signal synchronization circuit (VFO circuit) with the reproduced signal over such a wide frequency range, it is necessary to widen the pull-in range of this circuit, but this is due to the output synchronization clock (VFO circuit). This conflicts with the requirement to reduce deviation in clock frequency.
VFO回路が暴走し、VFOクロックの周波数が低周波
側にずれると、暴走開始点からの再生データ取り込み回
路(リードデータバッファ)への取り込み速度が遅くな
り、次のセクタのデータの取り込みを開始する時点まで
に1セクタ分のデータ数の取り込みができないため、(
リードデータバッファのデータ格納位置(アドレス)は
、VFOクロックによってカウントアツプされるので)
次セクタのデータがリードデータバッファにずれて格納
さてしまう。したがって、暴走のあったセクタだけでな
く、後続のセクタのデータも正しく取り込めなくなる。When the VFO circuit goes out of control and the frequency of the VFO clock deviates to the lower frequency side, the speed at which the playback data acquisition circuit (read data buffer) takes in data from the start point of the runaway slows down and starts taking in the data of the next sector. Because it is not possible to import one sector's worth of data by this time, (
(The data storage position (address) of the read data buffer is counted up by the VFO clock)
The data of the next sector is stored shifted in the read data buffer. Therefore, not only the data of the sector where the runaway occurred, but also the data of the subsequent sectors cannot be correctly captured.
一方、VFOクロックの周波数が高周波側に暴走した場
合には、リードデータバッファのアドレス(ADR3)
の1セクタ分の(VFOクロックによる)カウントアツ
プが1セクタのデータ部の終了する前に終るので、ここ
で−旦アドレスのカウントアツプが中断し、次のセクタ
(後述のDETSYNC信号の時点)からアドレスのカ
ウントアップが再開される。ただし、VFOクロックの
暴走周波数がリードデータバッファのアドレスカウント
アツプ回路や、リードデータバッファの動作周波数を越
えた場合には、このアドレスカウントにミスカウントが
生じ、また取り込んだデータにパリティ障害が発生し、
後続のデータ処理を中止しなければならないことになる
。On the other hand, if the frequency of the VFO clock goes out of control to the high frequency side, the read data buffer address (ADR3)
Since the count-up for one sector (by the VFO clock) ends before the end of the data part of one sector, the count-up of the address is interrupted at this point, and the count-up for the next sector (at the time of the DETSYNC signal, which will be described later) is stopped. Address count-up is restarted. However, if the runaway frequency of the VFO clock exceeds the address count up circuit of the read data buffer or the operating frequency of the read data buffer, a miscount will occur in the address count and a parity error will occur in the captured data. ,
Subsequent data processing would have to be aborted.
従って、本発明の目的は、上記従来技術の問題点を解決
し、再生信号に同期したVFOクロックを用いて、所定
の記録再生単位(セクタ)毎に、再生データをその取り
込み回路(リードデータバッファ)に取り込むMCAV
方式等の記録再生装置において、VFOクロックの暴走
時に、暴走のあった記録再生単位だけでなく後続の記録
再生単位まで正常に取り込むことができなくなることを
防止するデータ取り込み方式を提供することにある。Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art, and to use a VFO clock synchronized with a playback signal to transfer playback data to its capture circuit (read data buffer) for each predetermined recording/playback unit (sector). ) to import MCAV into
An object of the present invention is to provide a data capture method that prevents, when a VFO clock runs out of control, not only the recording and playback unit in which the runaway occurred, but also subsequent recording and playback units, from becoming impossible to capture normally in a recording and playback device such as a VFO clock. .
上記目的を達成するため、本発明の記録再生装置のデー
タ取り込み方式は、VFOクロックの同期はずれ(暴走
、異常)を検出する手段と、この同期はずれの検出時に
、当該(暴走のあった)セクタの再生データ取り込み用
クロック(リードデータバッファのアドレスカウントア
ツプ用クロック)をVFOクロックから記録再生基準ク
ロックに切り替える手段とを備えたものである。In order to achieve the above object, the data acquisition method of the recording/reproducing apparatus of the present invention includes a means for detecting the out-of-synchronization (runaway, abnormality) of the VFO clock, and a means for detecting the out-of-synchronization (runaway, abnormality) of the VFO clock. and means for switching the reproduction data acquisition clock (address count up clock of the read data buffer) from the VFO clock to the recording and reproduction reference clock.
また、逆に、VFOクロックの同期はずれの際、再生デ
ータの取り込みを中断しくリードデータバッファアドレ
スのカウントアツプを中断し)、次の記録再生単位(セ
クタ)の取り込みを規定位置から再開するように構成し
たものである。Conversely, when the VFO clock is out of synchronization, the capture of playback data is interrupted (the count-up of the read data buffer address is interrupted), and the capture of the next recording/playback unit (sector) is restarted from the specified position. It is composed of
さらに、リード・アフタ・ライトを行う場合に当該記録
単位(VFO異常のあったセクタ)に対する交替領域を
記録媒体上に設け、再生時のデータの信較性を向上する
ものである。Furthermore, when performing read-after-write, a spare area is provided on the recording medium for the recording unit (sector in which the VFO error has occurred), thereby improving the reliability of data during reproduction.
上記構成に基づく作用を説明する。 The effect based on the above configuration will be explained.
VFOクロックの同期はずれが検出されると、再生デー
タ取り込み回路(リードデータバッファ)の取り込み用
クロック(カウントアツプクロック)をVFOクロック
から記録再生基準クロックに切り替えることにより、当
該記録再生単位(セクタ)内において、リードデータバ
ッファのアドレスカウントアツプが正常に行われ、次セ
クタ以降のデータが正しい位置に格納される。When an out-of-synchronization of the VFO clock is detected, the read data acquisition circuit (read data buffer) switches the acquisition clock (count-up clock) from the VFO clock to the recording/reproduction reference clock, thereby reproducing data within the recording/reproduction unit (sector). At this point, address count-up of the read data buffer is performed normally, and data from the next sector onward is stored in the correct position.
また、VFOクロックの同期はずれ(VFO異常)が検
出されると、リードデータバッファのデータ取り込み(
アドレスのカウント)を中断し、次記録再生単位(セク
タ)のデータの格納を規定の位置から行うことによって
、次記録再生単位以降のデータを正しいアドレスに格納
させることができる。In addition, if the VFO clock is out of synchronization (VFO abnormality), the read data buffer will take in the data (
By interrupting the counting of addresses (address counting) and storing the data of the next recording/reproducing unit (sector) from a prescribed position, data subsequent to the next recording/reproducing unit can be stored at the correct address.
さらに、リード・アフタ・ライト方式でVFOクロック
の同期はずれ(V F O異常)が検出された記録再生
単位(セクタ)の交替領域を媒体上に設けることにより
、再生時、VFO異常の発生する記録再生単位(セクタ
)数を減らし、これによって、データエラーとなる可能
性のある記録再生単位(セ々り)数を減らすことができ
る。Furthermore, by providing a replacement area on the medium for the recording/playback unit (sector) in which a VFO clock out of synchronization (VFO abnormality) is detected using the read-after-write method, recordings in which a VFO abnormality occurs during playback can be The number of playback units (sectors) can be reduced, thereby reducing the number of recording and playback units (sequentials) that may cause data errors.
以下に、本発明の実施例を、従来技術と対比しながら図
面によって説明する。Embodiments of the present invention will be described below with reference to the drawings in comparison with the prior art.
まず、第3図及び第7図により従来のMCAV方式によ
る光ディスクの再生方式について説明する。第3図は従
来の光ディスクの再生方式における再生回路系の構成を
示し、第7図は光ディスクに書き込まれているセクタフ
ォーマットの構成を示す。First, a conventional MCAV method for reproducing an optical disc will be described with reference to FIGS. 3 and 7. FIG. 3 shows the configuration of a reproducing circuit system in a conventional optical disc reproducing system, and FIG. 7 shows the configuration of a sector format written on the optical disc.
第7図で、SMはセクタマーク、AMはアドレスマーク
、10はトラックアドレスやセクタ番号等の識別情報、
CRCはサイクリック・リダンダンシイ・コード、5Y
NCは同期信号、VFOは再生信号に同期化したクロッ
クを生成するための一定符号パターンの信号(例えば8
バイト長、12バイト長) 、DATAは例えば120
0バイトのデータである。In FIG. 7, SM is a sector mark, AM is an address mark, 10 is identification information such as a track address and sector number,
CRC is cyclic redundancy code, 5Y
NC is a synchronization signal, and VFO is a signal with a fixed code pattern (for example, 8
byte length, 12 byte length), DATA is, for example, 120
This is 0 bytes of data.
光ヘッドの信号検出器1の再生光出力はプリアンプ2を
通った後、波形整形回路3とセクタマーク検出回路4に
入力される。再生光出力は波形整形回路3により2値化
された後、位相同期回路(VFO回路、Variabl
e Frequency 0scillator )
26に入力される。VFO回路26では、入力信号(
第7図のVFO信号を再生したもの)の変化に位相同期
したVFOCLK (VFO用クコクロックを生成する
。The reproduced light output from the signal detector 1 of the optical head passes through a preamplifier 2 and then is input to a waveform shaping circuit 3 and a sector mark detection circuit 4. After the reproduced optical output is binarized by the waveform shaping circuit 3, it is passed through a phase synchronization circuit (VFO circuit, Variable
e Frequency 0scillator)
26. In the VFO circuit 26, the input signal (
A VFO clock is generated which is phase-synchronized with changes in the VFO CLK (a reproduction of the VFO signal shown in FIG. 7).
データ弁別回路27ではVFOCLK4にて、データ弁
別を行ない、RDDATA (リードデータ)信号5を
出力する。The data discrimination circuit 27 performs data discrimination using VFOCLK4 and outputs an RDDATA (read data) signal 5.
基準クロック生成シンセサイザ6はリード/ライト制御
部7からのクロック周波数指示8に基づき、記録再生基
準クロック(WRCL K、リード・ライトクロック)
9を発生する。WRCLK9の周波数は、ディスク記録
媒体の各ゾーン毎に、記録媒体から再生されるデータの
再生速度に対応した値に切り換えられる。セクタマーク
検出回路4はセクタ先頭の特殊パターンを検知したこと
でSM(セクタマーク)信号10を出力する。ゲート信
号生成回路11は、WRCLK9をカウントすることに
より、AMGT (アドレスマーク検出用ゲート)信号
12及び5YNCGT (シンクマーク検出用ゲート)
信号13をSM信号10から生成する。The reference clock generation synthesizer 6 generates a recording/reproduction reference clock (WRCL K, read/write clock) based on the clock frequency instruction 8 from the read/write control unit 7.
Generates 9. The frequency of WRCLK9 is switched to a value corresponding to the reproduction speed of data reproduced from the recording medium for each zone of the disk recording medium. The sector mark detection circuit 4 outputs an SM (sector mark) signal 10 upon detecting a special pattern at the beginning of the sector. The gate signal generation circuit 11 generates AMGT (address mark detection gate) signals 12 and 5YNCGT (sync mark detection gate) by counting WRCLK9.
A signal 13 is generated from the SM signal 10.
マーク検出回路14はAMGTの期間中にアドレスマー
クパターンの検出によりDETAM信号(アドレスマー
クを検出したことを示す信号)15を生成し、また、5
YNCGTの期間中に5YNCパターンの検出により、
DETSYNC信号(シンクパターンを検出したことを
示す信号)16を生成する。2−7復調回路I7はDE
TAM信号15もしくはDETSYNC信号16によっ
て、RDDATA信号5の復調の為のバイト同期を行な
う。シリアル−パラレル変換回路18は2−7復調後の
シリアル形式のデータを8ビツト+1パリテイに変換し
、再生データを格納するメモリ (リードデータバッフ
ァメモリ)19に入力する。The mark detection circuit 14 generates a DETAM signal (a signal indicating that an address mark has been detected) 15 by detecting an address mark pattern during the AMGT period, and also generates a DETAM signal 15 (a signal indicating that an address mark has been detected).
By detecting the 5YNC pattern during the YNCGT period,
A DETSYNC signal (signal indicating that a sync pattern has been detected) 16 is generated. 2-7 demodulation circuit I7 is DE
Byte synchronization for demodulating the RDDATA signal 5 is performed using the TAM signal 15 or the DETSYNC signal 16. The serial-parallel conversion circuit 18 converts the serial format data after 2-7 demodulation into 8 bits + 1 parity and inputs it to a memory (read data buffer memory) 19 for storing reproduced data.
10検出回路20はDETAM信号入力後の2−7復調
データを格納し、ID部のCRCチエツク(サイクリッ
ク・リダンダンシイ・チエツク)を行ない、IDの値を
リード/ライト制御部7ならびにRDスタート検出回路
21に入力する。リード・スタート検出回路21はリー
ド/ライト制御部7からリードスタートアドレス指示2
2を受け、このアドレスとID検出回路20からの出力
が一致した時、RDSTART信号(リード・スタート
信号、読み込み開始信号)23をアドレス制御回路24
へ出力する。The 10 detection circuit 20 stores the 2-7 demodulated data after inputting the DETAM signal, performs a CRC check (cyclic redundancy check) on the ID section, and uses the ID value as the read/write control section 7 and RD start detection. input to circuit 21; The read/start detection circuit 21 receives a read start address instruction 2 from the read/write control unit 7.
2, and when this address matches the output from the ID detection circuit 20, the RDSTART signal (read start signal, reading start signal) 23 is sent to the address control circuit 24.
Output to.
アドレス制御回路24はリード/ライト制御部7より、
経路25を通じて、リードデータバッファのアドレスの
開始位置(START ADRS、バッファ内の位置
で表わした開始アドレス)の指示と転送データ数(バイ
ト単位)の指示を受け、RDSTART信号入力後、リ
ードデータバッファ19のアドレスADR3をVFOク
ロック毎に1ずつカウントアツプしながら、リードデー
タバッファ19へのデータ書込み信号WRを発生し、リ
ードデータバッファ19にデータを取り込ませる。The address control circuit 24 is controlled by the read/write control section 7.
The read data buffer 19 receives an instruction for the start position of the read data buffer address (START ADRS, start address expressed as a position in the buffer) and the number of transfer data (in bytes) through the path 25, and after inputting the RDSTART signal. While counting up address ADR3 by 1 every VFO clock, a data write signal WR to the read data buffer 19 is generated to cause the read data buffer 19 to take in data.
MCAV方式では、ディスクの内周ゾーンと外周ゾーン
とで、記録データの再生速度(再生周波数)が例えば2
倍以上開き、したがって記録再生基準クロックWRCL
K9の周波数が2倍以上開くものである。そのため、再
生時に、もしも媒体の欠陥、塵埃等で十分な再往信号が
得られず、その結果、VFO回路26のロックがはずれ
るとVFOCLK4が、記録再往基準クロックの2倍以
上もしくは172以下となる。VFO回路26が暴走し
、VFOCLK4の周波数が低周波側と高周波側にずれ
た時のデータの取り込みについて、り一ドデータバツフ
ァのスタートアドレスを0として第4図により説明する
。In the MCAV method, the playback speed (playback frequency) of recorded data is, for example, 2 in the inner zone and outer zone of the disc.
Opens more than twice, so the recording and playback reference clock WRCL
The frequency of K9 is more than doubled. Therefore, during playback, if a sufficient reciprocating signal cannot be obtained due to media defects, dust, etc., and as a result, the VFO circuit 26 becomes unlocked, VFOCLK4 becomes more than twice the recording reciprocating reference clock or less than 172. Become. Data fetching when the VFO circuit 26 goes out of control and the frequency of VFOCLK4 shifts from the low frequency side to the high frequency side will be explained with reference to FIG. 4, assuming that the start address of the read data buffer is 0.
VFOCLKが正常の場合は、第4図(a)に示すよう
に、リードデータバッファのアドレス(ADRS)は初
期値“0″であり、RDSTART23のオン後のDE
TSYNC16により、アドレスカウントアツプを開始
し、当該セクタ内にて規定の例えば1200バイトのカ
ウントの後、カウントアツプを中断し、次セクタのDE
TSYNC以降、再度カウントアツプを開始する。When VFOCLK is normal, the address (ADRS) of the read data buffer is the initial value "0" as shown in FIG. 4(a), and the DE after turning on RDSTART23 is
TSYNC16 starts address count-up, and after counting a specified number of bytes, for example, 1200 bytes in the sector, the count-up is interrupted and the DE of the next sector is started.
After TSYNC, the count-up starts again.
これに対し、VFOCLKが低周波に暴走した場合には
、同図…)に示すように、暴走開始点Xからのカウント
アツプ速度が遅くなり、次のセクタのデータ取り込みを
開始するA点までに1セクタ分の(1200バイト分の
)カウントアツプができていないため、次セクタのデー
タがリードデータバッファにずれて格納されてしまう。On the other hand, when VFOCLK goes out of control to a low frequency, as shown in the figure...), the count-up speed from the start point Since the count up for one sector (1200 bytes) has not been completed, the data of the next sector will be stored in the read data buffer with a shift.
つまり、VFOCLKが低い方に暴走しても、ディスク
記録媒体からの再生速度が低下したわけではなく、1セ
クタ期間の終りには1セクタ分(1200バイト分)の
信号が再生されるが、データ弁別回路27では、この再
生信号を、低い方に暴走したVFOCLKの数だけの分
のデータとしか識別することができないので、リードデ
ータバッファのアドレスは1200まで行かずに終り、
後続のセクタのアドレスも順にずれてしまいこのずれた
アドレスによってリードデータバッファに格納されるこ
とになる。In other words, even if VFOCLK goes out of control, the playback speed from the disk recording medium does not decrease; at the end of one sector period, one sector worth of signals (1200 bytes) is played back, but the data The discrimination circuit 27 can only identify this reproduced signal as data equal to the number of VFOCLKs that have runaway to the lower side, so the address of the read data buffer does not reach 1200 and ends.
The addresses of subsequent sectors are also shifted in order, and the shifted addresses are stored in the read data buffer.
したがって、VFO暴走のあったセクタのみならず、後
続のセクタのデータも正しく取り込めなくなる。Therefore, it becomes impossible to correctly capture data not only in the sector where the VFO has runaway, but also in subsequent sectors.
また、VFOが高周波に暴走した場合には、同図(C)
に示すように、ADR5のカウントアツプがデータ部終
了前に終り、アドレスのカウントアツプが中断し、次の
セクタのDETSYNCからアドレスのカウントアツプ
が再開される。ただし、VFOCLKの暴走が、アドレ
スカウントアツプ回路やり−ドデータバツファメモリの
動作周波数を超えた場合、ADR3のミスカウントや取
り込んだデータのパリティ障害を発生させ、後続のデー
タ処理が中止させられることになる。In addition, if the VFO goes out of control at high frequencies, see (C) in the same figure.
As shown in the figure, the count-up of ADR5 ends before the end of the data portion, the address count-up is interrupted, and the address count-up is restarted from DETSYNC of the next sector. However, if the runaway of VFOCLK exceeds the operating frequency of the address count up circuit or data buffer memory, it may cause a miscount of ADR3 or a parity failure of the captured data, causing subsequent data processing to be halted. become.
(実施例1)
第1図は、本発明の一実施例(実施例1)のMCAV方
式の光デイスク装置の再生回路の構成図である。第1図
において、第3図と同一名称の要素には同一符号を付し
説明を省略するが、第1図では、以下の回路を追加した
点で第3図とは異っている。(Embodiment 1) FIG. 1 is a configuration diagram of a reproducing circuit of an MCAV type optical disk device according to an embodiment (Embodiment 1) of the present invention. In FIG. 1, elements having the same names as those in FIG. 3 are given the same reference numerals and explanations are omitted, but FIG. 1 differs from FIG. 3 in that the following circuits are added.
(1) データ取込み開始時からのVFO出力クロツ
ク(VFOCLK)4と記録再生基準クロックWRCL
K9の累積クロック数の差を計数する手段として、UP
端子にVFOCLK。(1) VFO output clock (VFOCLK) 4 and recording/reproduction reference clock WRCL from the start of data acquisition
As a means of counting the difference in the cumulative number of clocks of K9, UP
VFOCLK on the terminal.
DWN端子にWRCLKを接続し、リセット端子にDE
TSYNCを接続したUP/DWN(アップダウン)カ
ウンタ30゜
(21U P / D W Nカウンタ30の出力が規
定値、例えば±80カウント以上となった時に、同期は
ずれと判定し、VFOERR(VFOIラー)を出力し
、これをSM倍信号来るまで保持する比較回路31゜
(3) アドレス制御回路24のカウントアツプクロ
ックの端子24aに入力されるクロックとして、正常時
0)VFOCLKから、VFOERR発往時にWRCL
Kに切替えるスイッチ32゜(4) リードデータバ
ッファ19へのDATA入力をVFOERR発生時、パ
リティ付8ビツトの固定パターン(クロックのタイミン
グがずれないようにする一種のダミーデータ)に切替え
るスイッチS WS2゜
(5)パリティ付8ビツトの固定パターン発生器34(
11111111)(奇数パリティ)。Connect WRCLK to the DWN terminal and DE to the reset terminal.
When the output of the UP/DWN (up/down) counter 30° (21UP/DWN counter 30 connected to TSYNC exceeds the specified value, for example, ±80 counts), it is determined that the synchronization is out of synchronization, and the VFOERR (VFOI error) is determined. The comparison circuit 31° (3) outputs 0) VFOCLK and holds it until the SM multiplied signal arrives (3).
Switch 32° (4) to switch the DATA input to the read data buffer 19 to an 8-bit fixed pattern with parity (a type of dummy data that prevents the clock timing from shifting) when VFOERR occurs. Switch S WS2°. (5) 8-bit fixed pattern generator 34 with parity (
11111111) (odd parity).
(6)前記比較回路31からの、同期はずれ(VFOエ
ラー)の有無の判定結果の報告を受け、VFOエラーが
発生したセクタを(相対アドレスなどによって、どのセ
クタかわかるようにして〉記憶するメモリ35゜
つぎに、第5図を用いて、VFO異常が発生した場合の
本実施例(第1図)の動作を説明する。(6) A memory that receives a report from the comparison circuit 31 regarding the determination result of the presence or absence of out-of-synchronization (VFO error) and stores the sector in which the VFO error has occurred (so that it can be identified by a relative address, etc.) 35. Next, the operation of this embodiment (FIG. 1) when a VFO abnormality occurs will be explained using FIG. 5.
A点において、VFOCLK4が低周波側にずれて、V
FOERRが検出されたとする。このVFOERRによ
りスイッチ32を動作して、アドレス制御カウントアツ
プクロックをVFOCLK4からWRCLK9に切替え
、また、リードデータバッファ19の入力データを2−
7復調データから固定パターンに切替える。これにより
次セクタまでに、セクタ当りの所定のデータ数(例えば
1200バイト)の取り込みができ、また、リードデー
タバッファメモリ19内にパリティエラーの無いデータ
を格納できる。At point A, VFOCLK4 shifts to the low frequency side and V
Assume that FOERR is detected. This VFOERR operates the switch 32 to switch the address control count up clock from VFOCLK4 to WRCLK9, and also changes the input data of the read data buffer 19 to 2-
7 Switch from demodulated data to fixed pattern. As a result, a predetermined number of data per sector (for example, 1200 bytes) can be taken in by the next sector, and data without parity errors can be stored in the read data buffer memory 19.
また、Read After Write (リード
アフタライト)時このようなVFOERRが発生した場
合にはVFOエラーセクタをVFO異常メモリ35によ
り特定できるので、VFOERRがあったセクタに対し
、交替セクタをとる。Furthermore, if such a VFOERR occurs during a Read After Write, the VFO error sector can be identified by the VFO error memory 35, so a replacement sector is taken for the sector where the VFOERR occurred.
(実施例2)
本発明の第2の実施例(実施例2)を第2図により説明
する。(Example 2) A second example (Example 2) of the present invention will be described with reference to FIG.
本実施例でも、従来例(第3図)と同一の要素には同一
符号を付して説明を省略するが、本実施例は、従来例(
第3図)に対し、以下の回路を追加したものである。In this embodiment as well, the same elements as those in the conventional example (Fig. 3) are given the same reference numerals and explanations are omitted.
(Fig. 3), the following circuit has been added.
+1) 上記と同一のUP/DWNカウンタ30と比
較回路31゜
(2)アドレスロード回路40゜
このアドレスロード回路40は、リード/ライト制御回
路部7から、経路25を通じてスタートアドレスと転送
数の入力を受け、アドレス制御回路24にスタートアド
レスと1セクタ分1200個(バイト)のデータの転送
をセットする。+1) The same UP/DWN counter 30 and comparison circuit 31 as above (2) Address load circuit 40 This address load circuit 40 receives the input of the start address and the number of transfers from the read/write control circuit section 7 through the path 25. In response to this, the address control circuit 24 is set to transfer a start address and 1200 data (bytes) for one sector.
RDSTART (RDスタート検出回路28の出力)
のオン中は、SM信号毎に、アドレス制御回路24にセ
ットするスタートアドレスを1200ずつ増やし、1セ
クタ分1200個のデータ転送をセットする。RDSTART (output of RD start detection circuit 28)
While ON, the start address set in the address control circuit 24 is increased by 1200 for each SM signal, and 1200 data transfers for one sector are set.
(3)アドレス制御回路24のカウントアツプクロック
の端子への入力VFOCLKをVFORR発生時、オフ
するスイッチS W41゜つぎに、第6図を用いて、本
実施例(第2図)でVFO異常が発生した場合の装置の
動作を説明する。(3) Switch SW41 that turns off the input VFOCLK to the count-up clock terminal of the address control circuit 24 when VFORR occurs.Next, using FIG. The operation of the device when this occurs will be explained.
今、A点において、VFOが低周波側にずれて、VFO
ERRが検出されたとする。このVFOERRによりス
イッチ41が動作して、アドレス制御回路24のカウン
トアツプクロックがオフとなる。Now, at point A, the VFO shifts to the low frequency side, and the VFO
Assume that ERR is detected. The switch 41 is operated by this VFOERR, and the count up clock of the address control circuit 24 is turned off.
これにより、アドレスのカウントアツプは中断される。This interrupts the address count-up.
その後、次セクタのSM倍信号検出されると、その前の
セクタでのVFOBRRの発生位置Aに係りなく、次セ
クタのデータのスタート位置は、アドレスロード40で
セットされた値(この場合1200)からとなる、これ
により、あるセクタでVFOERRが発生した場合には
、そのセクタが不良となるだけで、それ以降のセクタの
データ取り込みがずれることはなく、次セクタ以降のデ
ータの取込みを正常に行なうことができる。After that, when the SM double signal of the next sector is detected, the start position of the data of the next sector will be the value set by the address load 40 (1200 in this case), regardless of the VFOBRR occurrence position A in the previous sector. As a result, if VFOERR occurs in a certain sector, only that sector becomes defective, and the data import of subsequent sectors will not be delayed, and the data import from the next sector onward will be performed normally. can be done.
以上詳しく説明したように、本発明によれば、データ再
生時、VFOクロックの同期はずれが生じた場合に、再
生データの取り込み用クロックを記録再生基準クロック
に切り替えるか、または、当該同期はずれのあった記録
再生単位の再生データの取り込みを一旦中断させるよう
にしたので、次の記録再生単位のデータを再生データ取
り込み回路の正しい位置に格納することができ、後続の
記録再生単位の処理も中断することなく実行することが
できる。As described in detail above, according to the present invention, when the VFO clock is out of synchronization during data reproduction, the clock for capturing the reproduced data is switched to the recording/reproduction reference clock, or the synchronization Since the retrieval of playback data for the recording/playback unit is temporarily interrupted, the data for the next recording/playback unit can be stored in the correct position of the playback data acquisition circuit, and the processing of the subsequent recording/playback unit is also interrupted. It can be executed without any
第1図は本発明の一実施例のMCAV方式の光デイスク
装置の再生回路の構成図、第2図は本発明の他の実施例
のMCAV方式の光デイスク装置の再生回路の構成図、
第3図は従来の光デイスク装置の再生回路の構成図、第
4図は第3図の動作説明図、第5図は第1図の動作説明
図、第6図は第2図の動作説明図、第7図は光ディスク
のセクタフォーマットの構成図である。
1・・・・・・光ヘッド、4・・・・・・VFOクロッ
ク、6・・・・・・基準クロックシンセサイザ、7・・
・・・・リード/ライト制御部、9・・・・・・記録再
生基準クロック、19・・・・・・リードデータバッフ
ァ(再生データ取り込み回路)、30・・・・・・アッ
プダウンカウンタ、31・・・・・・比較回路(同期は
ずれ検出器)、32・・・・・・スイッチ(切り替え手
段)、33・・・・・・スイッチ、34・・・・・・固
定パターン発生器、35・・・・・・VFO異常セクタ
メモリ、40・・・・・・アドレスロード回路、41・
・・・・・スイッチ(中断手段)。FIG. 1 is a configuration diagram of a reproducing circuit of an MCAV type optical disk device according to an embodiment of the present invention, and FIG. 2 is a configuration diagram of a reproducing circuit of an MCAV type optical disk device according to another embodiment of the present invention.
Fig. 3 is a block diagram of a reproducing circuit of a conventional optical disk device, Fig. 4 is an explanatory diagram of the operation of Fig. 3, Fig. 5 is an explanatory diagram of the operation of Fig. 1, and Fig. 6 is an explanation of the operation of Fig. 2. FIG. 7 is a configuration diagram of a sector format of an optical disc. 1... Optical head, 4... VFO clock, 6... Reference clock synthesizer, 7...
. . . Read/write control section, 9 . . . Recording/reproduction reference clock, 19 . . . Read data buffer (reproduction data acquisition circuit), 30 . . . Up/down counter. 31... Comparison circuit (out-of-synchronization detector), 32... Switch (switching means), 33... Switch, 34... Fixed pattern generator, 35... VFO abnormal sector memory, 40... Address load circuit, 41...
...Switch (interruption means).
Claims (1)
本周波数が高くなり、所定数のデータからなる記録再生
単位毎に記録再生が行われ、かつ再生信号に同期したV
FOクロックにより再生データ取り込み回路に再生デー
タの取り込みを行う記録再生装置のデータ取り込み方式
において、前記VFOクロックの同期はずれを検出する
検出手段と、この同期はずれが検出されたとき再生デー
タの取り込みを行うクロックを記録再生基準クロック発
生器の出力する記録再生基準クロックに切り替える切り
替え手段とを備えたことを特徴とする記録再生装置のデ
ータ取り込み方式。 2、記録媒体の内周から外周に行くにつれて記録再生基
本周波数が高くなり、所定数のデータかからなる記録再
生単位毎に記録再生が行われ、かつ再生信号に同期した
VFOクロックにより再生データ取り込み回路に再生デ
ータの取り込みを行う記録再生装置のデータ取り込み方
式において、前記VFOクロックの同期はずれを検出す
る検出手段と、この同期はずれが検出されたとき再生デ
ータの取り込みを中断する中断手段と、この中断後の次
の記録再生単位の取り込みデータを前記再生データ取り
込み回路における規定の格納位置から格納するように制
御する制御手段とを備えたことを特徴とする記録再生装
置のデータ取り込み方式。 3、前記検出手段は、リード・アフタ・ライトの際に前
記記録再生単位毎に前記同期はずれを検出するように構
成され、同期はずれが検出されたときその検出された記
録再生単位に対する交替領域を記録媒体中に設けたこと
を特徴とする請求項1または2記載の記録再生装置のデ
ータ取り込み方式。 4、前記検出手段は、記録再生単位毎に再生データの取
り込み開始時からのVFOクロックと記録再生基準クロ
ックの累積クロック数の差を監視する監視手段を含み、
この差が規定数を越えたとき同期はずれと判定するよう
に構成したことを特徴とする請求項1ないし3のいずれ
か1項記載の記録再生装置のデータ取り込み方式。 5、前記再生データの取り込みを、この再生データを復
調し、パラレルビットに変換し、かつパリテイビットを
付加した状態で行なうように構成し、前記VFOクロッ
クの同期はずれが検出されたとき、前記再生データに代
えてパリテイビット付きの固定パターンを擬似データと
して取り込むように構成したことを特徴とする請求項1
ないし4のいずれか1項記載の記録再生装置のデータ取
り込み方式。[Claims] 1. The fundamental frequency of recording and reproduction increases from the inner circumference to the outer circumference of the recording medium, recording and reproduction is performed for each recording and reproduction unit consisting of a predetermined number of data, and V synchronized with the reproduction signal.
In a data acquisition method of a recording and reproducing apparatus that inputs reproduced data into a reproduced data acquisition circuit using an FO clock, a detecting means for detecting an out-of-synchronization of the VFO clock, and a detecting means that takes in the reproduced data when the out-of-synchronization is detected. 1. A data acquisition method for a recording/reproducing apparatus, comprising: switching means for switching a clock to a recording/reproducing reference clock output from a recording/reproducing reference clock generator. 2. The fundamental frequency of recording and reproduction increases from the inner circumference to the outer circumference of the recording medium, and recording and reproduction is performed for each recording and reproduction unit consisting of a predetermined number of data, and the reproduction data is captured by a VFO clock synchronized with the reproduction signal. In a data acquisition method of a recording and reproducing device that inputs reproduced data into a circuit, the present invention includes a detecting means for detecting an out-of-synchronization of the VFO clock, an interrupting means for interrupting the incorporation of the reproduced data when the out-of-synchronization is detected; 1. A data acquisition method for a recording/reproducing apparatus, comprising: control means for controlling the next unit of recording/reproducing data to be stored from a predetermined storage position in the reproduction data acquisition circuit after an interruption. 3. The detection means is configured to detect the out-of-synchronization for each recording/reproduction unit during read-after-write, and when an out-of-synchronization is detected, detects a replacement area for the detected recording/reproduction unit. 3. A data importing method for a recording/reproducing device according to claim 1, wherein the data capturing method is provided in a recording medium. 4. The detection means includes a monitoring means for monitoring the difference in the cumulative number of clocks between the VFO clock and the recording and reproduction reference clock from the start of capturing reproduction data for each recording and reproduction unit,
4. A data acquisition method for a recording/reproducing apparatus according to claim 1, wherein the data acquisition method for a recording/reproducing apparatus is configured to determine that synchronization is out of synchronization when this difference exceeds a predetermined number. 5. The reproduction data is taken in after demodulating the reproduction data, converting it into parallel bits, and adding a parity bit, and when an out-of-synchronization of the VFO clock is detected, Claim 1 characterized in that a fixed pattern with a parity bit is taken in as pseudo data in place of the reproduced data.
5. The data acquisition method of the recording/reproducing device according to any one of items 4 to 4.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2248799A JP2614670B2 (en) | 1990-09-20 | 1990-09-20 | Method and apparatus for capturing data in recording / reproducing apparatus |
US07/755,819 US5182740A (en) | 1990-09-20 | 1991-09-06 | Method and apparatus for correctly storing data recorded on a rotational disc-shaped recording medium despite occurrence of clock synchronization disorder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2248799A JP2614670B2 (en) | 1990-09-20 | 1990-09-20 | Method and apparatus for capturing data in recording / reproducing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04129068A true JPH04129068A (en) | 1992-04-30 |
JP2614670B2 JP2614670B2 (en) | 1997-05-28 |
Family
ID=17183574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2248799A Expired - Lifetime JP2614670B2 (en) | 1990-09-20 | 1990-09-20 | Method and apparatus for capturing data in recording / reproducing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2614670B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0577368A3 (en) * | 1992-06-30 | 1994-05-11 | Canon Kk | Data recording and/or reproducing method and apparatus |
US5563860A (en) * | 1993-05-28 | 1996-10-08 | Teac Corporation | Optical disk drive |
US8396171B2 (en) | 2009-03-13 | 2013-03-12 | Fujitsu Limited | Data receiver circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294070A (en) * | 1988-09-29 | 1990-04-04 | Canon Inc | Digital information reproducing device |
-
1990
- 1990-09-20 JP JP2248799A patent/JP2614670B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294070A (en) * | 1988-09-29 | 1990-04-04 | Canon Inc | Digital information reproducing device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0577368A3 (en) * | 1992-06-30 | 1994-05-11 | Canon Kk | Data recording and/or reproducing method and apparatus |
US5563860A (en) * | 1993-05-28 | 1996-10-08 | Teac Corporation | Optical disk drive |
US8396171B2 (en) | 2009-03-13 | 2013-03-12 | Fujitsu Limited | Data receiver circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2614670B2 (en) | 1997-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6412143B2 (en) | ||
JP3049919B2 (en) | Data playback device | |
JPH03116583A (en) | Optical disk device | |
JPH05282785A (en) | Reproduced data processing circuit of disk player | |
US5182740A (en) | Method and apparatus for correctly storing data recorded on a rotational disc-shaped recording medium despite occurrence of clock synchronization disorder | |
JP4145024B2 (en) | Information reproducing apparatus and information recording medium reproducing system | |
JP4618760B2 (en) | Optical disc reproducing apparatus and data reproducing method thereof | |
JP2614670B2 (en) | Method and apparatus for capturing data in recording / reproducing apparatus | |
JP4636635B2 (en) | Disc playback apparatus and disc playback method | |
JP3708619B2 (en) | Error correction system using erasure flag | |
JPH04330670A (en) | Data reproducing device | |
JP4518586B2 (en) | Data recording apparatus and rewrite determination method thereof | |
JP3080519B2 (en) | Disc playback device | |
JPH0754615B2 (en) | Error correction control device | |
JPH0834047B2 (en) | Magnetic recording / reproducing device | |
JPS61206988A (en) | Sector controlling system for magnetic disk device | |
KR950005955B1 (en) | Method for reading synchronizing signal from record medium and apparatus | |
JP2734327B2 (en) | Track address detection circuit | |
JPH0574051A (en) | Synchronous information detector | |
JPH10228649A (en) | Disk reproducer and signal processing circuit | |
JPH03116588A (en) | Optical disk device | |
JP3582528B2 (en) | Disc reproducing apparatus and disc reproducing method | |
JP3582440B2 (en) | Disc reproducing method, disc reproducing apparatus and integrated circuit | |
JPS628369A (en) | Data read system | |
JPH0191377A (en) | Data reproducing device |