JPH04128823A - アクティブマトリックス基板 - Google Patents

アクティブマトリックス基板

Info

Publication number
JPH04128823A
JPH04128823A JP2251121A JP25112190A JPH04128823A JP H04128823 A JPH04128823 A JP H04128823A JP 2251121 A JP2251121 A JP 2251121A JP 25112190 A JP25112190 A JP 25112190A JP H04128823 A JPH04128823 A JP H04128823A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
electrode
nitride film
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2251121A
Other languages
English (en)
Inventor
Etsuko Kimura
木村 悦子
Genshirou Kawachi
玄士朗 河内
Yasunori Aizawa
会沢 康則
Akira Sasano
笹野 晃
Hidenori Taniguchi
秀則 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP2251121A priority Critical patent/JPH04128823A/ja
Publication of JPH04128823A publication Critical patent/JPH04128823A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、薄膜トランジスタ(以下、TPTと略する)
をスイッチング素子として用いたアクティブマトリック
ス基板に係り、特に、TPTの光透過率を向上させて表
示特性を改首したアクティブマトリックス基板に関する
ものである。
(従来技術) 第3図は従来のアクティブマトリックス基板の部分平面
図、第4図はその1画素分の等価回路図、第5図は第3
図のA−B線断面図である。
図において、TPT−Tr、、のゲート電極42J は走査ラインX、に接続され、一方のソース/ドレイン
電極44は信号ラインY、に接続されている。Tr、、
の他方のソース/ドレイン電極43にJ は電荷保持容量C1jおよび液晶容@Cx1jの一方の
電極となる透明画素電極41が接続され、電荷保持容i
c、、の他端は透明共通電極45を介してJ 接地され、液晶容量Cx、、の他端は対向電極J (図示せず)を介して対向電極配線46に接続されてい
る。
また、第5図(a)において、保持8昔形成領域502
のガラス基板40上にはITO等の金属酸化膜から成る
透明共通電極45が形成され、共通電極45上には誘電
体膜49が形成されている。
TPT領域501の誘電体If!49上にはゲート電極
42が形成され、ゲート電極42上には、能動層となる
アモルファスSi層47および透明画素電極41がゲー
ト絶縁膜48を介して形成されている。
能動層47上にはソース/ドレイン電極43.44が形
成され、一方のソース/ドレイン電極43は画素電極4
1に接続され、さらに、基板表面を覆うようにパッシベ
ーション絶縁膜5oが全面に形成されている。
一方、第5図(b)に示した従来技術は、ゲート電極4
2が共通電極45と共にガラス基板4o上に直接形成さ
れた例であり、このような構成では、誘電体膜49およ
びゲート絶縁膜48が電荷保持容量用の誘電体膜として
作用する。
なお、透明共通電極45に用いられるITO等の金属酸
化膜は配線抵抗が金属配線に比べて1〜2桁程高いため
に、上記した構造のアクティブマトリックス基板では、
第3図に示したように、各TPTの共通電極45を十文
字状に共通接続することによって配線抵抗の低減を図っ
ている。
(発明が解決しようとする3題) 上記した従来技術には、以下に訂述するように、液晶表
示装置の品質を左右する表示特性上および機能上の大き
な問題があった。
(1)表示特性上の問題点 透明共通電極45にはITO5酸化インジウム、酸化す
ず、酸化亜鉛等の金属酸化膜が用いられ、これを覆う誘
電体膜49には、高周波プラズマCVD法で形成される
窒化シリコン膜が用いられる。
ところが、このような構成の従来技術では、窒化シリコ
ン膜の形成時に透明共通電極45に白濁が生じて光透過
率が低下し、表示装置としての特性が著しく低下してし
まうという問題があった。
このような問題の発生原因は、ジャパニーズジャーナル
 オブ アプライド フィジクス、20、 (II)、
 (1981)、第783〜786頁(Japanes
eJournal of’ Applied Phys
ics、20.(11)、(1981)。
PP783〜786)で明らかにされているように、窒
化シリコン膜形成時のプラズマガス雰囲気中に含まれる
活性水素によって、金属酸化物である透明電極45の表
面か還元され、組成比が変動してしまうためである。
しかも、このようにして形成された窒化シリコン膜は、
還元された電極45の表面を核として成長するために凹
凸が顕著となり、透明画素電極41との絶縁耐圧が低下
してしまうという問題もあった。
このような問題点の解決方法としては、例えば、特開昭
59−9962号公報に記載されているように、雰囲気
中に水素プラズマガスを含まないスパッタ法やCVD法
等によって形成することのできる酸化シリコン膜から成
る透明絶縁層を保護膜としてITO上に予め形成し、次
いて、前記窒化シリコン膜を積層する方法が提案されて
いる。
ところが、このような方法では、酸化シリコン膜を形成
するための工程が増えるために製造工程か繁雑化し、製
造コストも上昇してしまうという問題があった。
(2)機能上の問題点 第3図に関して説明したように、電極45は十文字状に
配線することによって配線抵抗の低減策がとられている
。ところが、このような構造とすると、特に第5図(b
)に示したようにケート電極42と共通電極45とが同
一平面上に形成される構造では、ゲート電極42と共通
電極45との交差部分に新たな絶縁膜を形成しなければ
ならないという問題が生じる。
また、第5図(a)に示した構造であっても、ゲート電
極42と共通電極45との交差部分は誘電体膜49て絶
縁されるのみなので、ピンホールなどによる絶縁不良が
発生し易いという問題か生じる。
本発明の目的は、上記した問題点を解決して、表示特性
の優れたアクティブマトリックス基板を提供することに
ある。
(課題を解決するための手段) 上記した目的を達成するために、本発明では、絶縁性透
明基板上にマトリックス状に配置された薄膜トランジス
タと、各薄膜トランジスタの一方のソース/ドレインに
接続された透明画素電極と、薄膜トランジスタおよび透
明画素電極主面を覆うように形成されたパッシベーショ
ン膜と、誘電体膜を挟んで各透明画素電極裏面と対向し
て形成され、各々が共通接続された透明共通電極とを具
備したアクティブマトリックス基板において、以下のよ
うな手段を講じた点に特徴がある。
(1)パッシベーション膜および誘電体膜の少なくとも
一方を窒化シリコン膜で構成し、該窒化シリコン膜の少
なくとも一部の5i−H結合数を1×10 ”2c+n
 ”以下1: L t:。
(2)パッシベーション膜および誘電体膜の少なくとも
一方を窒化シリコン膜で構成し、該窒化シリコン膜の少
なくとも一部のN−H結合数/5i−H結合数を0,3
5以下にした。
(3)前記窒化シリコン膜の膜形成温度を300℃以下
とした。
(4)前記窒化シリコン膜を、アンモニアガスとモノシ
ランガスとの流量比(アンモニアガス/モノシランガス
)を3以上として形成した。
(5)薄膜トランジスタのゲート電極表面には、これを
酸化して得られる絶縁性金属酸化物を形成した。
(作用) 上記した(+) 、(2)の膜組成を有する窒化シリコ
ン膜形成、および上記した(3) 、(4)の駁形成条
件による窒化シリコン膜形成によれば、金属酸化物から
成る透明画素電極や透明共通電極に白濁が生じないので
該透明電極の光透過率が高く維持され、表示特性の優れ
たアクティブマトリックス基板を提供できるようになる
また、上記した(5)の構成によれば、ゲート電極と透
明共通電極との交差部分の絶縁性が向上してアクティブ
マトリックス基板の製造歩留が向上する。
(実施例) 本発明の発明者達が、金属酸化膜上に窒化シリコン膜を
積層したときの該積層膜の透過率と窒化シリコン膜の組
成との関係を調査したところ1、積層膜の透過率と窒化
シリコン膜の5i−N結合数、および積層膜の透過率と
N−N結合数に対する5i−N結合数の比(Si−H結
合数/N−N結合数)との間に強い相関を有することを
発見した。
初めに、第6〜9図を参照して、窒化シリコン膜の組成
と金属酸化膜の透過率との関係について説明する。
第6図(a)は、高周波プラズマCVD法で形成された
窒化シリコン膜の赤外吸収スペクトルの測定例であり、
波数3350c+n−’付近1: N −H伸縮振動に
よる吸収ピーク、波数2180cm’付近に5i−H伸
縮振動による吸収ピーク、波数g5Qcm−’付近に5
i−N伸縮振動による吸収ピークか表れている。
各ピークの吸光度Aは、同図(b)に示したようにピー
クの高さから求められ、半値幅Δνは吸光度がA/2の
ときのピーク幅として求められる。
積分吸収強度Sおよび単位体積あたりの結合数Cは、窒
化シリコン膜の膜厚をdr1比例定数をkとすると次式
(1) 、(2)から求められる。
なお、ジャパニーズジャーナル オブ アプライド フ
ィジクス、47.(4)、(1978) 、第2473
〜2477頁IJapanese Journal o
f’ AppliedPhysics、47.(4)、
(197g)、PP2473〜24771かられかるよ
うに、比例定数には、5i−H吸収ピークの場合が7.
 4 X 10” am2. N−H吸収ピークの場合
が5.3x10 18cm2となる。
吸収強度S−A・Δν/df  ・・・(1)結合数C
−3/k    ・・・(2)第7図は、高周波プラズ
マCVD法を用いて、膜形成温度300℃でITO上に
窒化シリコン膜を積層したときの、波長600nmの光
に対するITo/窒化シリコン積層膜の透過率と該窒化
シリコン膜の5i−N結合数との関係を示した図であり
、透過率と5i−N結合数とは強い相関を示す。
同図によれば、Si−N結合数が増加すると透過率が低
下すること、およびITO膜に白濁が生ぜずにITO/
窒化シリコン積層膜本来の透過率を維持できる窒化シリ
コン膜の5i−N結合数は1、  Ox 102”am
−3以下であることが解る。
一方、第8図は、波長600nwの光に対する前記IT
O/窒化シリコン積層膜の透過率と該窒化シリコン膜の
Si−H結合数/N−N結合数との関係を示した図であ
り、透過率は結合比とも強い相関を示す。
同図によれば、結合比が大きくなると透過率が低下する
こと、およびITO膜に白濁を生じさせない窒化シリコ
ン膜の5i−H結合数/N−N結合数は0.35以下で
あることが解る。
また、本発明の発明者達は、上記した透過率と窒化シリ
コン膜の5i−N結合数との相関関係、および透過率と
5i−H結合数/N−N結合数との相関関係がそれぞれ
窒化シリコン膜の膜形成温度に依存し、膜形成温度が低
くなると各相関関係は第7.8図にそれぞれ点線矢印で
示した方向にシフトすることを発見した。
すなわち、膜形成温度を300℃以下とすれば、Si−
N結合数が1.  OX 10”2cm−3を多少越え
ても、あるいは5i−H結合数/N−N結合数が0.3
5を多少越えても高い透過率が得られる。
さらに、本発明の発明者達は、前記各相関関係が成膜時
のガス流量比に依存し、膜形成温度300℃の場合、ア
ンモニアガスとモノシランガスとの流量比(アンモニア
ガス/モノシランガス)を3以上とすれば、5i−N結
合数が1.0×1022c@−3以下、5i−H結合数
/N−N結合数が0.35以下の窒化シリコン膜が得ら
れることを発見した。
これは、ITO表面を還元して白濁を生じさせる原因と
なる水素プラズマの供給源が主にモノシランガスである
ことによる。
第9図は、波長600nI11の光に対するITO/窒
化シリコン積層膜の透過率と窒化シリコン膜の膜形成温
度との関係を表した図であり、このときのガス流量比(
アンモニアガス/モノシランガス)は6である。
同図によれば、膜形成温度の上昇と共に透過率が低下す
る一方、膜形成温度か300℃以下であればITOに白
濁を生じさせること無く窒化シリコン膜を形成できるこ
とが解る。
次いで、本発明の一実施例について説明する。
第1図は本発明の一実施例であるアクティブマトリック
ス基板の部分断面図であり、第5図と同一の符号は同一
または同等部分を表している。同図は前記第3図のA−
B線での断面図に相当する。
本実施例では、電荷保持容量用の誘電体膜として作用す
る窒化シリコン膜103か前記した組成を有している点
に特徴かある。該窒化シリコン膜103は、高周波プラ
ズマCVD法により、基板温度300℃、SiH4流f
fl’l Os c cm。
NH3流m60sccm、N2流量200sccm、圧
力0 、 6 Toor、投入パワー175Wで形成し
た。
本実施例によれば、金属酸化膜から成る透明共通電極4
5に白濁を生しさせること無く誘電体膜103を形成す
ることか可能になるので、透明共通電極45の透過率が
向上し、表示特性の優れたアクティブマトリックス基板
を得ることができる。
ところで、TPT特性はゲート絶縁膜の膜形成温度が高
いはと安定化することが知られている。
本実施例では窒化シリコン膜103上にケート電極42
が形成され、窒化シリコン膜から成るゲート絶縁膜48
形成時には透明共通電極45か既に窒化シリコン膜10
3て覆われているので、ケート絶縁膜48形成時のプラ
ズマガス雰囲気から透明共通電極45が保護される。
したかって、ゲート絶縁膜48の形成条件等は透明共通
電極45の白濁を意識することなく設定できる。本実施
例では、膜形成温度350℃で形成した窒化シリコン膜
をゲート絶縁膜48とした。
なお、このように保護膜として作用させるために必要な
窒化シリコン膜103の膜厚は500オングストロ一ム
程度である。
同図(b)は、本発明の他の実施例の主要部の断面図で
あり、前記と同一の符号は同一または同等部分を表して
いる。
本実施例では、基板40上にゲート電極42および透明
共通電極45を形成し、電荷保持容量用の誘電体膜とし
て作用する窒化シリコン股103をゲート絶縁膜として
も作用させるようにして前記ゲート絶縁膜48を省略し
た点に特徴がある。
本実施例でも、窒化シリコン膜103を前記と同様の条
件で形成したので、窒化シリコン膜103に白濁か生じ
ることはない。
同図(C)は、本発明のさらに他の実施例の主要部の断
面図であり、前記と同一の符号は同一または同等部分を
表している。
本実施例では、基板40上に形成したゲート電極42お
よび透明共通電極45」二に電荷保持容量用の誘電体膜
として窒化シリコン膜103を形成すると共に、さらに
ゲート絶縁膜48を形成した点に特徴がある。
本実施例でも、窒化シリコンff103を前記と同様の
条件で■r成したので、窒化シリコン膜103に白濁か
生しることはない。
第2図は、ゲート電極42と透明共通電極45との交差
部分の絶縁性を向上させた実施例の断面図であり、前記
と同一の符号は同一または同等部分を表している。なお
、同図(a)は前記第3図のA−B線での断面図に相当
し、同図(b)はC−D線での断面図に相当する。
本実施例では、AIから成るゲート電極42を陽極酸化
して、その表面に酸化膜203を形成した点に特徴かあ
る。酸化膜203はゲート電極42を酸化することによ
って得られるので、ゲルト電極42の上面および側面に
均一に形成される。
この結果、ゲート電極42と透明共通電極45との交差
部分の絶縁性が向上してアクティブマトリックス基板の
製造歩留を向上させることかできる。なお、ゲート電極
42の酸化方法は陽極酸化に限らす、プラズマ酸化によ
って酸化膜203を形成しても同等の効果が得られる。
上記した各実施例では、本発明を透明共通電極45上に
形成される窒化シリコン膜103に適用して説明したが
、本発明はこれのみに限定されるものではなく、透明画
素電極41上に窒化シリコン膜から成るパッシベーショ
ン膜50を形成する際に本発明を適用すれば、透明画素
電極41の白濁も防止できるようになる。
また、上記した各実施例では、本発明の窒化シリコン膜
を高周波プラズマCVD法で形成するものとして説明し
たが、例えば、電子サイクロトロン共鳴(ECR)を利
用したマイクロ波プラズマCVD法で形成するようにし
ても良い。
ECR−マイクロ波プラズマCVD法によれば、室温程
度の低温でも窒化シリコン膜を形成できるので、本発明
の膜組成および形成条件を満足する窒化シリコン膜を容
易に形成できる。
さらに、上記した各実施例では、透明電極を構成する金
属酸化膜がITOであるものとして説明したが、酸化イ
ンジウム、酸化スズ、酸化亜鉛等の酸化物半導体の場合
であっても同等の効果か得られる。
第10図は、上記した構成のアクティブマトリックス基
板を利用したカラー液晶パネルの構成を示した斜視図で
ある。
同図において、ガラス基板40上には、前記した構成の
TFT303および画素電極41等か構成されてアクテ
ィブマトリックス基板60を構成している。
アクティブマトリックス基板60の表面には、液晶層3
06を介して対向電極307が形成され、対向電極30
7上にはカラーフィルタ308が形成され、カラーフィ
ルタ308 J:には絶縁基板309が形成されている
前記ガラス基板40および絶縁基板309の外部に露出
した主表面には偏光板310か形成されている。
このような構成のアクティブマトリックス基板では、光
源からの光を画素電極41への印加電圧で調整すること
によってカラー表示が可能になる。
(発明の効果) 以上の説明から明らかなように、本発明によれば、IT
O等の金属酸化物からなる透明電極に白濁による失透を
生じさせること無く、その表面に窒化シリコン膜を直接
形成することができるので、表示特性を劣化させること
なく、電荷保持容量を有するアクティブマトリックス基
板を得ることができるようになる。
また、ゲート電極の表面を酸化させて酸化膜を形成する
ようにすれば、ゲート電極と電荷保持容量電極との絶縁
性を高く保つことができるようになる。
【図面の簡単な説明】
第1図は本発明の一実施例であるアクティブマトリック
ス基板の部分断面図、第2図は本発明の他の実施例の断
面図、第3図は従来のアクティブマトリックス基板の部
分平面図、第4図は1画素分の等価回路図、第5図は第
3図のA−B線断面図、第6図は窒化シリコン膜の赤外
吸収スペクトルを示した図、第7図はITO/窒化シリ
コン積層膜の透過率と5i−H結合数との関係を示した
図、第8図はITO/窒化シリコン積層膜の透過率と5
i−H結合数/N−H結合数との関係を示した図、第9
図はITO/窒化シリコン積層膜の透過率と窒化シリコ
ン膜の膜形成温度との関係を表した図、第10図はカラ
ー液晶パネルの構成を示した斜視図である。 40・・・ガラス基板、41・・・画素電極、42・、
・ゲート電極、43.44・・・ソース/ドレイン電極
、45・・・透明共通電極、47・・・アモルファスS
i層、48・・・ゲート絶縁膜、49.103・・・誘
電体膜、50・・・パッシベーション絶縁膜

Claims (7)

    【特許請求の範囲】
  1. (1)絶縁性透明基板上にマトリックス状に配置された
    薄膜トランジスタと、 各薄膜トランジスタの一方のソース/ドレインに接続さ
    れた透明画素電極と、 薄膜トランジスタおよび透明画素電極主面を覆うように
    形成されたパッシベーション膜と、誘電体膜を挟んで各
    透明画素電極裏面と対向するように形成され、各々が共
    通接続された透明共通電極とを具備したアクティブマト
    リックス基板において、 前記透明画素電極および透明共通電極の少なくとも一方
    は金属酸化物から成り、透明画素電極が金属酸化物から
    成るときのパッシベーション膜、および透明共通電極が
    金属酸化物から成るときの誘電体膜の少なくとも一方は
    、Si−H結合数が1×10^2^2cm^−^3以下
    の窒化シリコン膜であることを特徴とするアクティブマ
    トリックス基板。
  2. (2)絶縁性透明基板上にマトリックス状に配置された
    薄膜トランジスタと、 各薄膜トランジスタの一方のソース/ドレインに接続さ
    れた透明画素電極と、 薄膜トランジスタおよび透明画素電極主面を覆うように
    形成されたパッシベーション膜と、誘電体膜を挟んで各
    透明画素電極裏面と対向するように形成され、各々が共
    通接続された透明共通電極とを具備したアクティブマト
    リックス基板において、 前記透明画素電極および透明共通電極の少なくとも一方
    は金属酸化物から成り、透明画素電極が金属酸化物から
    成るときのパッシベーション膜、および透明共通電極が
    金属酸化物から成るときの誘電体膜の少なくとも一方は
    、N−H結合数/Si−H結合数が0.35以下の窒化
    シリコン膜であることを特徴とするアクティブマトリッ
    クス基板。
  3. (3)前記窒化シリコン膜の膜形成温度は300℃以下
    であることを特徴とする特許請求の範囲第1項または第
    2項記載のアクティブマトリックス基板。
  4. (4)前記窒化シリコン膜は、薄膜トランジスタのゲー
    ト絶縁膜を兼ねることを特徴とする特許請求の範囲第1
    項ないし第3項のいずれかに記載のアクティブマトリッ
    クス基板。
  5. (5)前記窒化シリコン膜と透明画素電極との間に、第
    2の窒化シリコン膜をさらに具備したことを特徴とする
    特許請求の範囲第1項ないし第4項のいずれかに記載の
    アクティブマトリックス基板。
  6. (6)前記窒化シリコン膜は、アンモニアガスとモノシ
    ランガスとの流量比(アンモニアガス/モノシランガス
    )を3以上として形成されたことを特徴とする特許請求
    の範囲第1項ないし第5項のいずれかに記載のアクティ
    ブマトリックス基板。
  7. (7)前記薄膜トランジスタのゲート電極表面には、こ
    れを酸化して得られる絶縁性金属酸化物が形成されてい
    ることを特徴とする特許請求の範囲1項ないし第6項の
    いずれかに記載のアクティブマトリックス基板。
JP2251121A 1990-09-20 1990-09-20 アクティブマトリックス基板 Pending JPH04128823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2251121A JPH04128823A (ja) 1990-09-20 1990-09-20 アクティブマトリックス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2251121A JPH04128823A (ja) 1990-09-20 1990-09-20 アクティブマトリックス基板

Publications (1)

Publication Number Publication Date
JPH04128823A true JPH04128823A (ja) 1992-04-30

Family

ID=17217979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2251121A Pending JPH04128823A (ja) 1990-09-20 1990-09-20 アクティブマトリックス基板

Country Status (1)

Country Link
JP (1) JPH04128823A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432108A (en) * 1993-10-21 1995-07-11 Goldstar Co., Ltd. Method for fabricating a thin film transistor
US6862050B2 (en) 1996-11-26 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184517A (ja) * 1985-02-12 1986-08-18 Sharp Corp 薄膜素子
JPH0210333A (ja) * 1988-06-29 1990-01-16 Sharp Corp アクティブ型液晶表示素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184517A (ja) * 1985-02-12 1986-08-18 Sharp Corp 薄膜素子
JPH0210333A (ja) * 1988-06-29 1990-01-16 Sharp Corp アクティブ型液晶表示素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432108A (en) * 1993-10-21 1995-07-11 Goldstar Co., Ltd. Method for fabricating a thin film transistor
US6862050B2 (en) 1996-11-26 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions

Similar Documents

Publication Publication Date Title
US9196632B2 (en) Semiconductor device and method for manufacturing the same
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
JP4798907B2 (ja) 半導体装置
JPH05129608A (ja) 半導体装置
JPH0566747B2 (ja)
JPH04128823A (ja) アクティブマトリックス基板
KR100403931B1 (ko) 박막트랜지스터
JPH1187717A (ja) 半導体装置とアクティブマトリックス基板および液晶表示装置
JP3452679B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
US6385360B1 (en) Light control device and a method for manufacturing the same
JP3521737B2 (ja) 薄膜半導体装置の製造方法、アクティブマトリックス基板の製造方法及びテトラメトキシシランの塗布装置
JPH11271807A (ja) アクティブマトリックス基板及び液晶表示装置
JP3396508B2 (ja) 薄膜トランジスタの製造方法
JPS60117690A (ja) 半導体装置
JPS61184517A (ja) 薄膜素子
JP2002110998A (ja) 電気光学基板およびその製造方法、電気光学装置及び電子機器
JPH08262492A (ja) 液晶表示装置
JP2885458B2 (ja) 薄膜トランジスタ
US6903797B2 (en) Method of fabricating liquid crystal display device
JPH02244676A (ja) 薄膜トランジスタ
JPH0262077A (ja) 薄膜トランジスタ
JP3243088B2 (ja) 表示装置およびアレイ基板の製造方法
JPH04345069A (ja) 半導体装置
JPH03257829A (ja) 透明絶縁層の製造方法並びに表示装置の製造方法
JPS62189431A (ja) 液晶装置