JPH04127157A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH04127157A JPH04127157A JP24713290A JP24713290A JPH04127157A JP H04127157 A JPH04127157 A JP H04127157A JP 24713290 A JP24713290 A JP 24713290A JP 24713290 A JP24713290 A JP 24713290A JP H04127157 A JPH04127157 A JP H04127157A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- dry etching
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000011368 organic material Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- LLZRNZOLAXHGLL-UHFFFAOYSA-J titanic acid Chemical compound O[Ti](O)(O)O LLZRNZOLAXHGLL-UHFFFAOYSA-J 0.000 abstract description 2
- 238000003491 array Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体レーザあるいはアレーの活性層を含む発
光領域にドライエツチングマスクを介してドライエツチ
ング加工を行なう方法に関する。
光領域にドライエツチングマスクを介してドライエツチ
ング加工を行なう方法に関する。
従来の半導体レーザの共振器端面をドライエッチ加工で
作製するには三層構造（上層レジスト。
作製するには三層構造（上層レジスト。
中間層、Ｔｉ蒸着膜、下層レジスト）からなるマスクを
介して行なっていた。しかし上層レジストマスク作製時
にストリエーションおよび定在波の影響で積層状の横じ
まが発生し、これがレーザ共振器端面まで転写され、反
射率を減少させる大きな原因となっていた。
介して行なっていた。しかし上層レジストマスク作製時
にストリエーションおよび定在波の影響で積層状の横じ
まが発生し、これがレーザ共振器端面まで転写され、反
射率を減少させる大きな原因となっていた。
上記従来技術は上層レジストのストリエーションおよび
定在波の点について配慮がされておらず半導体レーザお
よびレーザアレーの作製において活性層を含む凸部から
なる発光領域の端面と側面をドライエッチする場合にス
トリエーションおよび定在波の影響で積層状の横じまが
転写され、反射率を減少させる問題があった。
定在波の点について配慮がされておらず半導体レーザお
よびレーザアレーの作製において活性層を含む凸部から
なる発光領域の端面と側面をドライエッチする場合にス
トリエーションおよび定在波の影響で積層状の横じまが
転写され、反射率を減少させる問題があった。
上記目的を達成するために本発明は、最上層ホトレジス
トマスクを高温加熱処理することにより、ストリエーシ
ョンおよび定在波の影響による積層状の横じま凹凸を解
消した最上層マスクを得る。
トマスクを高温加熱処理することにより、ストリエーシ
ョンおよび定在波の影響による積層状の横じま凹凸を解
消した最上層マスクを得る。
上記のレジストマスクを用いて、中間層および下層レジ
ストをドライエツチングして、パターンエツジにストリ
エーションのない、シャープなドライエツチング用マス
クを製作する。その後、下層レジストをマスクにして、
活性層を含む発光領域をトライエッチして、垂直側面・
端面を有する平滑なストライプ状のメサを形成すること
が可能となり、導波路および端面の加工精度が向上する
ので、すぐれた特性を持つ、半導体レーザおよびアレー
を製作することが出来る。
ストをドライエツチングして、パターンエツジにストリ
エーションのない、シャープなドライエツチング用マス
クを製作する。その後、下層レジストをマスクにして、
活性層を含む発光領域をトライエッチして、垂直側面・
端面を有する平滑なストライプ状のメサを形成すること
が可能となり、導波路および端面の加工精度が向上する
ので、すぐれた特性を持つ、半導体レーザおよびアレー
を製作することが出来る。
以下本発明の一実施例を第１図から第３図により説明す
る。
る。
ＩｎＰ半導体基板１上に第１層ホトレジスト層２を２μ
ｍ乃至１０μｍの厚さで形成した（第１図（ａ））。こ
こで第１層ホトレジスト層２には０ＦＰＲ８００（東京
応化社：商品名）を用いた。
ｍ乃至１０μｍの厚さで形成した（第１図（ａ））。こ
こで第１層ホトレジスト層２には０ＦＰＲ８００（東京
応化社：商品名）を用いた。
２３０℃で２０分間熱処理した。次にケイ素化合物であ
る○ＣＤ（東京応化社：商品名）にオルトチタン酸を混
合した溶液を回転塗布し、２３０℃で２０分間熱処理し
、第１図（ｂ）に示すように中間層３を０．０８μｍの
膜厚で形成した。その後、上層ホトレジスト膜を１μｍ
の厚さで形成し、縮小投影装置で露光して第１図（ｃ）
に示すようなパターン４を形成した。
る○ＣＤ（東京応化社：商品名）にオルトチタン酸を混
合した溶液を回転塗布し、２３０℃で２０分間熱処理し
、第１図（ｂ）に示すように中間層３を０．０８μｍの
膜厚で形成した。その後、上層ホトレジスト膜を１μｍ
の厚さで形成し、縮小投影装置で露光して第１図（ｃ）
に示すようなパターン４を形成した。
しかし上層ホトレジスト層には第２図（ａ）に示すよう
なストリエーション５および定在波の影響で積層状の横
じま６が発生する。ストリエーションおよび定在波の影
響による積層状の横じまは１７０℃で２０分間加熱処理
することにより、第２図（ｂ）７に示すように解消出来
た。
なストリエーション５および定在波の影響で積層状の横
じま６が発生する。ストリエーションおよび定在波の影
響による積層状の横じまは１７０℃で２０分間加熱処理
することにより、第２図（ｂ）７に示すように解消出来
た。
中間層のケイ素化合物はＣＨＦ、とＣ２Ｆ、の混合ガス
によるドライエッチ加工により上層ホトレジストパター
ン４を中間層３に転写し第３図（ａ）に示すようなパタ
ーン３′を形成した。次に０２ガスにより下層ホトレジ
スト層３にパターン３′をドライエッチ加工により転写
し、第３図（ｂ）に示すように垂直性にすぐれたドライ
エツチングマスク２′を得た。このドライエツチングマ
スクは幅１μｍ、長さ１００μｍ、高さ３μｍ、ストリ
エーション±０．０１μｍ以下の高精度なホトレジパタ
ーンを得た。
によるドライエッチ加工により上層ホトレジストパター
ン４を中間層３に転写し第３図（ａ）に示すようなパタ
ーン３′を形成した。次に０２ガスにより下層ホトレジ
スト層３にパターン３′をドライエッチ加工により転写
し、第３図（ｂ）に示すように垂直性にすぐれたドライ
エツチングマスク２′を得た。このドライエツチングマ
スクは幅１μｍ、長さ１００μｍ、高さ３μｍ、ストリ
エーション±０．０１μｍ以下の高精度なホトレジパタ
ーンを得た。
その後第３図（ｃ）に示すように垂直なパターン２′を
マスクとしてＣＱ２ガスにより、基板１をドライエッチ
加工し、ストリエーションおよび定在波の横じまの影響
のない深さ５から１０μｍ。
マスクとしてＣＱ２ガスにより、基板１をドライエッチ
加工し、ストリエーションおよび定在波の横じまの影響
のない深さ５から１０μｍ。
幅１μｍ、長さ１００μｍの垂直な端面と側面１′をも
つストライプ状のメサを得た。埋込み成長により凸部が
平坦になるまで半導体層を形成し、既多層構造の上部と
下部にオーム電極を形成した。
つストライプ状のメサを得た。埋込み成長により凸部が
平坦になるまで半導体層を形成し、既多層構造の上部と
下部にオーム電極を形成した。
その後側々の素子をへき開により分離し、従来の半導体
レーザアレーよりも反射率が５％高い半導体レーザアレ
ーを得ることができた。
レーザアレーよりも反射率が５％高い半導体レーザアレ
ーを得ることができた。
本実施例において被加工材にＩｎＰ基板を用いたが、Ｓ
ｉ基板、ＧａＡｓ基板の材料でもかまわない。半導体基
板のみに限らず誘電体材料、金属材料にも適用可能であ
る。
ｉ基板、ＧａＡｓ基板の材料でもかまわない。半導体基
板のみに限らず誘電体材料、金属材料にも適用可能であ
る。
本発明によれば、三層構造の上層レジストパターン形成
後高温加熱処理することによりストリエーションおよび
定在波の影響による積層状の横じまを消去することによ
り、中間層および下層ホトレジストをドライ加工し、垂
直性のすぐれたドライエッチ用マスクを作成することが
出来る。上記マスクを用いてダブルヘテロ構造をもつＩ
ｎＰ結晶をトライエツチング加工することにより、側面
・端面の垂直性、平滑性にすぐ九たストライプ状の導波
路を形成することが出来、すぐれた特性を有する半導体
レーザ、レーザアレーを得ることが出来る。
後高温加熱処理することによりストリエーションおよび
定在波の影響による積層状の横じまを消去することによ
り、中間層および下層ホトレジストをドライ加工し、垂
直性のすぐれたドライエッチ用マスクを作成することが
出来る。上記マスクを用いてダブルヘテロ構造をもつＩ
ｎＰ結晶をトライエツチング加工することにより、側面
・端面の垂直性、平滑性にすぐ九たストライプ状の導波
路を形成することが出来、すぐれた特性を有する半導体
レーザ、レーザアレーを得ることが出来る。
第１図は本発明の一実施例のドライエッチ加工用三層構
造マスクの形成工程を示す断面図、第２図は従来例およ
び本発明は上層ホトレジスト層の状態を示す斜視図、第
３図は半導体レーザアレーをドライエッチ加工する工程
を示した断面図であ第 図 （ρ （Ｃ） 第 茅 区 （ｂ） （Ｃ）
造マスクの形成工程を示す断面図、第２図は従来例およ
び本発明は上層ホトレジスト層の状態を示す斜視図、第
３図は半導体レーザアレーをドライエッチ加工する工程
を示した断面図であ第 図 （ρ （Ｃ） 第 茅 区 （ｂ） （Ｃ）
Claims (1)
- 【特許請求の範囲】 １、半導体素子の製造方法において被加工基板上に第１
層有機物層、第２層化合物層あるいは金属層、第３層ホ
トレジスト層にパターン形成後、パターンエッジに生じ
るストリエーシヨンおよびパターン側面に発生する積層
状横じまの凹凸が消滅するまで加熱処理を行なった後に
、順次前記第２層、第１層に所望なパターンを転写し、
被加工基板上に垂直側面を有するマスクを形成し、しか
る後にドライエッチング法を用い垂直な半導体端面を加
工することを特徴とする半導体素子の製造方法。 ２、半導体基板上にバッファー層、第１クラッド層、レ
ーザ活性層、第２クラッド層を形成する工程と既ダブル
ヘテロ構造内に凸部から成るストライプを有する発光領
域を形成する工程において、既構造上に第１項記載の半
導体のドライエッチング加工用のマスク材を被着する工
程と、既マスクを除いた半導体表面を結晶ドライエッチ
ング加工して、半導体結晶にストライプ状の凸部を形成
する工程と、ストライプ状の凸部周辺を埋込み、かつ埋
込み表面が平坦になるまで半導体層を形成する工程と、
既多層構造の上部および下部にオーム性電極を形成する
工程とを含む半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24713290A JPH04127157A (ja) | 1990-09-19 | 1990-09-19 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24713290A JPH04127157A (ja) | 1990-09-19 | 1990-09-19 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127157A true JPH04127157A (ja) | 1992-04-28 |
Family
ID=17158911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24713290A Pending JPH04127157A (ja) | 1990-09-19 | 1990-09-19 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04127157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017147314A (ja) * | 2016-02-17 | 2017-08-24 | 東京エレクトロン株式会社 | パターン形成方法 |
-
1990
- 1990-09-19 JP JP24713290A patent/JPH04127157A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017147314A (ja) * | 2016-02-17 | 2017-08-24 | 東京エレクトロン株式会社 | パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04127157A (ja) | 半導体素子の製造方法 | |
| JPH05315703A (ja) | 半導体レーザの製造方法 | |
| JP2639933B2 (ja) | 半導体レーザの製造方法 | |
| JP2000068591A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| JPH01215086A (ja) | 半導体レーザの製造方法 | |
| JPH0774142A (ja) | 半導体装置の製造方法 | |
| JP2627292B2 (ja) | エッチング方法 | |
| JPS6390879A (ja) | 半導体レ−ザの製造方法 | |
| JPH02119285A (ja) | 半導体レーザの製造方法 | |
| JPS6349918B2 (ja) | ||
| JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH07312456A (ja) | 量子細線の作製方法 | |
| JPS5967680A (ja) | 光双安定素子 | |
| JP2534304B2 (ja) | Ｒｉｂｅによるエッチドミラ―の形成方法 | |
| JPH01147883A (ja) | 半導体レーザの製造方法 | |
| JPH02224218A (ja) | 半導体装置用基板 | |
| JPS61276284A (ja) | 埋込型半導体レ−ザの製造方法 | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JPH0430198B2 (ja) | ||
| JPS62139378A (ja) | 半導体レ−ザの製造方法 | |
| JPS62183590A (ja) | 埋込み型半導体レ−ザ素子の製造方法 | |
| JPH10290042A (ja) | 半導体発光素子及びその製造方法 | |
| JP2002313783A (ja) | 多角形半導体リングレーザの作製方法及び多角形半導体リングレーザ、多角形半導体リングレーザジャイロ | |
| JPH0282679A (ja) | 半導体発光装置の製造方法 |