JPS61276284A - 埋込型半導体レ−ザの製造方法 - Google Patents
埋込型半導体レ−ザの製造方法Info
- Publication number
- JPS61276284A JPS61276284A JP11700285A JP11700285A JPS61276284A JP S61276284 A JPS61276284 A JP S61276284A JP 11700285 A JP11700285 A JP 11700285A JP 11700285 A JP11700285 A JP 11700285A JP S61276284 A JPS61276284 A JP S61276284A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- width
- layer
- multilayer semiconductor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
埋込型半導体レーザにおける活性領域形成のための逆メ
サ形成エツチングにおいて、 逆メサの両側外部のエツチングが逆メサ側面の形成に先
行するようにし、且つ側面の指位置が活性層に達しない
ようにすることにより、活性層の側面が（１１１）Ａ面
になるのを回避して活性層側面部の漏洩電流を低減させ
ながら、活性層の幅の制御を容易にしたものである。
サ形成エツチングにおいて、 逆メサの両側外部のエツチングが逆メサ側面の形成に先
行するようにし、且つ側面の指位置が活性層に達しない
ようにすることにより、活性層の側面が（１１１）Ａ面
になるのを回避して活性層側面部の漏洩電流を低減させ
ながら、活性層の幅の制御を容易にしたものである。
本発明は、埋込型半導体レーザの製造方法に係り、特に
、その活性領域形成のための逆メサ形成方法に関す。
、その活性領域形成のための逆メサ形成方法に関す。
半導体レーザは、光を媒体にして多量の情報を扱う光通
信や情報処理の光信号源として多用されるようになって
きた。
信や情報処理の光信号源として多用されるようになって
きた。
このように使用される半導体レーザには、活性領域を逆
メサ形成エツチングにより形成されるＢＨレーザ（Ｂｕ
ｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｌａ５ｅ
ｒ）があるが、一層の特性向上例えば発撮しきい値電流
を低減させ、然も製造が容易であることが望まれている
。
メサ形成エツチングにより形成されるＢＨレーザ（Ｂｕ
ｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｌａ５ｅ
ｒ）があるが、一層の特性向上例えば発撮しきい値電流
を低減させ、然も製造が容易であることが望まれている
。
第２図は従来の方法により製造されたＢＨレーザの代表
例を示す側断面図である。
例を示す側断面図である。
同図において、１はｎ型インジウム燐（ＩｎＰ）の基板
、２はｎ型１ｎＰのクラッド層、３はインジウムガリウ
ム砒素燐（ＩｎＧａＡｓＰ）の活性層、４はｐ型ＩｎＰ
のクラッド層、５はｐ型１ｎＧａＡｓＰのコンタクト層
、６は２〜５で形成される帯状の逆メサで、活性層３が
ダブルヘテロ接合をなす活性領域となる。
、２はｎ型１ｎＰのクラッド層、３はインジウムガリウ
ム砒素燐（ＩｎＧａＡｓＰ）の活性層、４はｐ型ＩｎＰ
のクラッド層、５はｐ型１ｎＧａＡｓＰのコンタクト層
、６は２〜５で形成される帯状の逆メサで、活性層３が
ダブルヘテロ接合をなす活性領域となる。
また、７と８はそれぞれ逆メサ６の両側を埋めるｐ型１
ｎＰとｎ型１ｎＰの電流制限層、９と１０は金属の電極
である。
ｎＰとｎ型１ｎＰの電流制限層、９と１０は金属の電極
である。
このＢＨレーザは、電流制限層７と８が形成する逆方向
のＰ−Ｎ接合と、電流制限Ｎ７とクラッド層２の接合の
立ち上がり電圧がクラフト層４と２との間より高いこと
の作用により、電極９と１０との間の電流を活性層３に
集中させて発振しレーザ光を発する。
のＰ−Ｎ接合と、電流制限Ｎ７とクラッド層２の接合の
立ち上がり電圧がクラフト層４と２との間より高いこと
の作用により、電極９と１０との間の電流を活性層３に
集中させて発振しレーザ光を発する。
上記レーザの製造において活性領域形成のため逆メサ６
の形成が行われるが、逆メサ６の形成手順は第３図（ａ
ｌ （ｂ）の工程順側断面図に示す如くである。
の形成が行われるが、逆メサ６の形成手順は第３図（ａ
ｌ （ｂ）の工程順側断面図に示す如くである。
即ち〔図（ａ）参照〕、基板１上に、クラッド層２、活
性層３、クラッド層４、コンタクト層５を順次積層成長
し、コンタクト層５上の＜ＯＩＤ方向に逆メサ６の幅に
相当する幅を有しエツチングのマスクとなる帯状のマス
ク１１を形成する。マスク１１の材料には、コンタクト
層５に対して密着性の良い材料例えば二酸化シリコン（
ＳｉＯ２）などを使用する。
性層３、クラッド層４、コンタクト層５を順次積層成長
し、コンタクト層５上の＜ＯＩＤ方向に逆メサ６の幅に
相当する幅を有しエツチングのマスクとなる帯状のマス
ク１１を形成する。マスク１１の材料には、コンタクト
層５に対して密着性の良い材料例えば二酸化シリコン（
ＳｉＯ２）などを使用する。
次いで〔回申）参照〕、マスク１１をマスクにしブロム
メタノールを用いてクラッド層２まで一気にエツチング
し逆メサ６を形成する。このエツチングでは、逆メサ６
が逆三角形状になるようにその側面が各層の接合面に対
して略５５度の角度をなしてエツチングが進み（６を逆
メサと称するのはこのためである）括１２が生ずるが、
括１２の位置がクラフト層２の中に来るようにして活性
領域を形成する。
メタノールを用いてクラッド層２まで一気にエツチング
し逆メサ６を形成する。このエツチングでは、逆メサ６
が逆三角形状になるようにその側面が各層の接合面に対
して略５５度の角度をなしてエツチングが進み（６を逆
メサと称するのはこのためである）括１２が生ずるが、
括１２の位置がクラフト層２の中に来るようにして活性
領域を形成する。
この後は逆メサ６の両側を電流制限層７と８で埋め、マ
スク１１を除去し、電極９とｌＯを形成して第２図図示
のレーザを完成する。
スク１１を除去し、電極９とｌＯを形成して第２図図示
のレーザを完成する。
上述した活性領域の形成方法で形成された活性層３の側
面３ａは、上記略５５度をなして（１１１）Ａ面になる
。
面３ａは、上記略５５度をなして（１１１）Ａ面になる
。
このことは、当該レーザの特性を低下させる、即ち発振
に寄与しない漏洩電流が活性層３の側面３８部に発生し
て発振しきい値電流を増大させる、問題がある〔例えば
、文献、“１．３＃ｍ ＩｎＧａＡｓＰエツチドメサＢ
Ｈレーザの発振しきい値電流に対する活性層の位置の影
響（Ｅｆｆｅｃｔ ｏｆ ａｃｔｉｖｅ ｌａｙｅｒｐ
ｌａｃｅｍｅｎｔ ｏｎ ｔｈｅ ｔｈｒｅｓｈｏｌｄ
ｃｕｒｒｅｎｔ ｏｆ １．３−μｍ ＩｎＧａＡ
ｓＰ ｅｔｃｈｅｄ ｍｅｓａ ｂｕｒｉｅｄ
ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｌａｓｅｒｓ）”＋
Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、、Ｖｏｌ、４５＋Ｎ
ｏ、４＋Ａｕｇｕｓｔ１９８４、Ｐ。３３７〕 。
に寄与しない漏洩電流が活性層３の側面３８部に発生し
て発振しきい値電流を増大させる、問題がある〔例えば
、文献、“１．３＃ｍ ＩｎＧａＡｓＰエツチドメサＢ
Ｈレーザの発振しきい値電流に対する活性層の位置の影
響（Ｅｆｆｅｃｔ ｏｆ ａｃｔｉｖｅ ｌａｙｅｒｐ
ｌａｃｅｍｅｎｔ ｏｎ ｔｈｅ ｔｈｒｅｓｈｏｌｄ
ｃｕｒｒｅｎｔ ｏｆ １．３−μｍ ＩｎＧａＡ
ｓＰ ｅｔｃｈｅｄ ｍｅｓａ ｂｕｒｉｅｄ
ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｌａｓｅｒｓ）”＋
Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、、Ｖｏｌ、４５＋Ｎ
ｏ、４＋Ａｕｇｕｓｔ１９８４、Ｐ。３３７〕 。
同文献によれば、第４図の側断面図に示す如く、活性層
３が逆メサ６の括１２の位置より下に、即ち括１２の位
置がクラッド層４の中に来るようにすることにより、活
性ｒｒ１３の側面３ａが（１１１）Ａ面になるのを回避
して上記漏洩電流を低減させることが出来ることを指摘
している。
３が逆メサ６の括１２の位置より下に、即ち括１２の位
置がクラッド層４の中に来るようにすることにより、活
性ｒｒ１３の側面３ａが（１１１）Ａ面になるのを回避
して上記漏洩電流を低減させることが出来ることを指摘
している。
しかしながら、従来方法のエツチングにより形成される
逆メサ６の括１２の下側近傍の面１３は、各層接合面に
対し略２５度程度と傾斜が緩いため、第４図図示のよう
に構成した場合には、活性層３の側面が面１３に位置し
て、活性領域形成における活性層３の幅の制御が困難で
ある問題がある。
逆メサ６の括１２の下側近傍の面１３は、各層接合面に
対し略２５度程度と傾斜が緩いため、第４図図示のよう
に構成した場合には、活性層３の側面が面１３に位置し
て、活性領域形成における活性層３の幅の制御が困難で
ある問題がある。
第１図（ａ）〜（Ｉ１１）は本発明の方法によるＢＨレ
ーザ製造の実施例を示す工程順側断面図である。
ーザ製造の実施例を示す工程順側断面図である。
上記問題点は、第１図に示される如く、半導体基板ｌ上
にダブルヘテロ接合をなす活性層３を含む多層半導体層
（図（ａ）図示の２から５までの層）を成長し、 該多層半導体層の表面に対して密着性の高い第一の材料
からなる第一のマスク１１ｂを該多層半導体層上に接し
て帯状に形成し、更に該第一の材料より密着性の低い第
二の材料からなる第二のマスク（１４ａ）を該多層半導
体層の第一のマスク（１１ｂ）両側部分および該第一の
マスク ｍｂ）に接して帯状に形成（図（Ｃ１図示）し
、 第一および第二のマスク１１ｂ 、 １４ａをマスクに
したエツチングにより、上面の幅が第一のマスク１１ｂ
の幅に規制され且つ側面の括１２位置が活性層３より該
上面側にある逆メサ６ａを形成（図（ｄ１図示）する本
発明の製造方法によって解決される。
にダブルヘテロ接合をなす活性層３を含む多層半導体層
（図（ａ）図示の２から５までの層）を成長し、 該多層半導体層の表面に対して密着性の高い第一の材料
からなる第一のマスク１１ｂを該多層半導体層上に接し
て帯状に形成し、更に該第一の材料より密着性の低い第
二の材料からなる第二のマスク（１４ａ）を該多層半導
体層の第一のマスク（１１ｂ）両側部分および該第一の
マスク ｍｂ）に接して帯状に形成（図（Ｃ１図示）し
、 第一および第二のマスク１１ｂ 、 １４ａをマスクに
したエツチングにより、上面の幅が第一のマスク１１ｂ
の幅に規制され且つ側面の括１２位置が活性層３より該
上面側にある逆メサ６ａを形成（図（ｄ１図示）する本
発明の製造方法によって解決される。
上記第一および第二のマスク１１ｂ 、１４ａを用いて
エツチングした場合には、上記多層半導体層の第二のマ
スク１４ａに接する部分がエツチングされ第一のマスク
１１ｂに接する部分はエツチングされないようにするこ
とが出来る。
エツチングした場合には、上記多層半導体層の第二のマ
スク１４ａに接する部分がエツチングされ第一のマスク
１１ｂに接する部分はエツチングされないようにするこ
とが出来る。
その場合、図（ｄ）の鎖線に示す如く、エツチング進行
面１５がマスク１１ｂに到達する以前は、多層半導体層
の第二のマスク１４ａに接する部分のエツチングがその
外側の部分より遅れ、逆メサ６ａ形成領域の両側の部分
が共にエツチングされ、エツチング進行面１５がマスク
１１ｂに到達した以後は、逆メサ６ａを形成しながらエ
ツチングが継続するので、逆メサ６ａの括１２の下側近
傍の面１３ａは、従来方法による場合の相当する面１３
（第４図図示）より傾斜が急になる。
面１５がマスク１１ｂに到達する以前は、多層半導体層
の第二のマスク１４ａに接する部分のエツチングがその
外側の部分より遅れ、逆メサ６ａ形成領域の両側の部分
が共にエツチングされ、エツチング進行面１５がマスク
１１ｂに到達した以後は、逆メサ６ａを形成しながらエ
ツチングが継続するので、逆メサ６ａの括１２の下側近
傍の面１３ａは、従来方法による場合の相当する面１３
（第４図図示）より傾斜が急になる。
従って、第４図図示に相当する構成、即ち活性層３の側
面３ａが（１１１）Ａ面になるのを回避すべく括１２の
位置を活性ＦＪ３より上側にした際の活性領域形成にお
いて、活性層３の幅の制御が従来より容易になる。
面３ａが（１１１）Ａ面になるのを回避すべく括１２の
位置を活性ＦＪ３より上側にした際の活性領域形成にお
いて、活性層３の幅の制御が従来より容易になる。
かくして、活性層３側面部の漏洩電流を低減させて発振
しきい値電流を低減させた半導体レーザを容易に製造す
ることが可能になる。
しきい値電流を低減させた半導体レーザを容易に製造す
ることが可能になる。
以下に第１図を用いて本発明の方法によるＢＨレーザ製
造の実施例を説明する。この図で第２図と同一部分は同
一符号を付しである。
造の実施例を説明する。この図で第２図と同一部分は同
一符号を付しである。
先ず〔図（ａ）参照〕、基板１上に、クラッド層２（厚
さ４μｍ程度）、活性層３ （厚さ０．１５μｍ程度）
、クラッドＮ４ （厚さ２μｍ程度）、コンタクト層
５ （厚さ約０．５μｍ程度）を順次積層成長し、その
上にコンタクト層５に対して密着性が良く第一のマスク
１１ｂを形成するための材料例えば５ｉ０２の被着膜１
１ａ（厚さ０．２μｍ程度）を例えばＣＶＤ法などによ
り被着する。更にその上に、レジストを用いて幅約６μ
ｍの帯状膜１４（厚さ１μｍ程度）をコンタクト層５表
面の＜０１１＞方向に形成する。
さ４μｍ程度）、活性層３ （厚さ０．１５μｍ程度）
、クラッドＮ４ （厚さ２μｍ程度）、コンタクト層
５ （厚さ約０．５μｍ程度）を順次積層成長し、その
上にコンタクト層５に対して密着性が良く第一のマスク
１１ｂを形成するための材料例えば５ｉ０２の被着膜１
１ａ（厚さ０．２μｍ程度）を例えばＣＶＤ法などによ
り被着する。更にその上に、レジストを用いて幅約６μ
ｍの帯状膜１４（厚さ１μｍ程度）をコンタクト層５表
面の＜０１１＞方向に形成する。
帯状膜１４の形成は、通常のホトレジスト加工技術を用
いれば良い。また被着膜１１ａの材料は、窒化シリコン
（Ｓｉ３ Ｎａ ）または燐珪酸ガラス（ＰＳＧ）であ
っても良い。
いれば良い。また被着膜１１ａの材料は、窒化シリコン
（Ｓｉ３ Ｎａ ）または燐珪酸ガラス（ＰＳＧ）であ
っても良い。
次いで〔図（′ｂ）参照〕、帯状膜１４をマスクにして
被着膜１１ａを選択的にエツチングする。この際エツチ
ング時間を長くして帯状膜１４領域を占める被着膜１１
ａの両側もサイドエッチして幅約４μｍの第一のマスク
１１ｂを形成する。このためのエツチング液は例えば緩
衝弗酸液〔弗化アンモニウム（ＮＨ４Ｆ） 十弗酸（
ＨＦ））などで良い。
被着膜１１ａを選択的にエツチングする。この際エツチ
ング時間を長くして帯状膜１４領域を占める被着膜１１
ａの両側もサイドエッチして幅約４μｍの第一のマスク
１１ｂを形成する。このためのエツチング液は例えば緩
衝弗酸液〔弗化アンモニウム（ＮＨ４Ｆ） 十弗酸（
ＨＦ））などで良い。
上記サイドエッチは、帯状膜１４の両側から同じ割合で
進行するので、マスク１１ｂの中心は帯状膜１４の中心
に合致する。
進行するので、マスク１１ｂの中心は帯状膜１４の中心
に合致する。
次いで〔図（Ｃ１参照〕、帯状膜１４を形成するレジス
トのポストベーク温度例えば１２０℃程度で乾燥し帯状
膜１４とコンタクト層５の間などに残った水分を十分に
除去してから、例えば２００℃１０分程度の加熱を加え
て帯状膜１４を軟化させ、そのコンタクト層５との対向
面をコンタクト層５に接触させて第二のマスク１４ａを
形成する。言うまでもなくマスク１１ｂとマスク１４ａ
の中心は合致している。
トのポストベーク温度例えば１２０℃程度で乾燥し帯状
膜１４とコンタクト層５の間などに残った水分を十分に
除去してから、例えば２００℃１０分程度の加熱を加え
て帯状膜１４を軟化させ、そのコンタクト層５との対向
面をコンタクト層５に接触させて第二のマスク１４ａを
形成する。言うまでもなくマスク１１ｂとマスク１４ａ
の中心は合致している。
次いで〔図（ｄｉ参照〕、マスク１４ａをマスクにし従
来と同様にブロムメタノールを用いてエツチングし一気
に逆メサ６ａを形成する。この際のエツチングは、マス
ク１４ａがレジストからなりコンタクトＮ５に対する密
着性が十分でないため、先に説明したように、上面の幅
がマスクＩｌｂによって規制された逆メサ６ａを形成す
るように進行する。そこで逆メサ６ａ側面の括１２の位
置がクラフト層４内の活性層３近傍になるところでエツ
チングを止め−る。さすれば、括１２の下側近傍の面１
３ａの傾斜は略４５度程度になり、活性層３の側面は面
１３ａに位置する。
来と同様にブロムメタノールを用いてエツチングし一気
に逆メサ６ａを形成する。この際のエツチングは、マス
ク１４ａがレジストからなりコンタクトＮ５に対する密
着性が十分でないため、先に説明したように、上面の幅
がマスクＩｌｂによって規制された逆メサ６ａを形成す
るように進行する。そこで逆メサ６ａ側面の括１２の位
置がクラフト層４内の活性層３近傍になるところでエツ
チングを止め−る。さすれば、括１２の下側近傍の面１
３ａの傾斜は略４５度程度になり、活性層３の側面は面
１３ａに位置する。
従って、活性領域形成は第４図図示構成と同様でありな
がら、活性層３の幅の制御は遥かに容易になる。
がら、活性層３の幅の制御は遥かに容易になる。
次いで〔図＋８１参照〕、マスク１４ａを除去した後、
従来と同様に逆メサ６ａの両側を電流制限層７と８で埋
め、マスク１１ｂを除去し、電極９と１０を形成して、
所望のＢＨレーザを完成する。
従来と同様に逆メサ６ａの両側を電流制限層７と８で埋
め、マスク１１ｂを除去し、電極９と１０を形成して、
所望のＢＨレーザを完成する。
このようにして製造されたレーザは、これと対比させる
第２図図示レーザと比較して、発振しきい値電流が約２
０ｍＡ低減して特性が一段と向上した。
第２図図示レーザと比較して、発振しきい値電流が約２
０ｍＡ低減して特性が一段と向上した。
この向上はさきに述べた漏洩電流の低減に起因している
ことは改めて説明するまでもない。
ことは改めて説明するまでもない。
以上説明したように、本発明の構成によれば、埋込型半
導体レーザにおける活性領域形成のための逆メサ形成に
おいて、活性層の側面が（１１１）へ面になるのを回避
して活性層側面部の漏洩電流を低減させながら、活性層
の幅の制御を容易にすることが出来、特性の優れた半導
体レーザを製造歩留り良く提供するのを可能にさせる効
果がある。
導体レーザにおける活性領域形成のための逆メサ形成に
おいて、活性層の側面が（１１１）へ面になるのを回避
して活性層側面部の漏洩電流を低減させながら、活性層
の幅の制御を容易にすることが出来、特性の優れた半導
体レーザを製造歩留り良く提供するのを可能にさせる効
果がある。
第１図（ａ）〜（ｅ）は本発明の方法によるＢＨレーザ
製造の実施例を示す工程順側断面図、 第２図は従来の方法により製造されたＢＨレーザの代表
例を示す側断面図、 第３図（ａ） （ｂ）はその活性領域形成を示す工程順
側断面図、 第４図は第２図図示レーザーザに対する対策案を示す側
断面図、である。 図において、 ■は基板、 ２．４はクラッド層、 ３は活性層、 ５はコンタクト層、 ６．６ａは逆メサ、 ７．８は電流制限層、 ９．１０は電極、 １１はマスク、 １１ａは被着膜、 １１ｂは第一のマスク、 １２は括、 １３．１３ａは１２の下側近傍の面、 １４は帯状膜、 １４ａは第二のマスク、 １５はエツチング進行面、である。 検明プ１こ族イタ・１の工らｒ呈−Ｎ財イＱ・＋！耐Ｃ
≧丁革１図 従来例の対重（示す イ斐り ＃ｄ１テ ロミ１ 革４図
製造の実施例を示す工程順側断面図、 第２図は従来の方法により製造されたＢＨレーザの代表
例を示す側断面図、 第３図（ａ） （ｂ）はその活性領域形成を示す工程順
側断面図、 第４図は第２図図示レーザーザに対する対策案を示す側
断面図、である。 図において、 ■は基板、 ２．４はクラッド層、 ３は活性層、 ５はコンタクト層、 ６．６ａは逆メサ、 ７．８は電流制限層、 ９．１０は電極、 １１はマスク、 １１ａは被着膜、 １１ｂは第一のマスク、 １２は括、 １３．１３ａは１２の下側近傍の面、 １４は帯状膜、 １４ａは第二のマスク、 １５はエツチング進行面、である。 検明プ１こ族イタ・１の工らｒ呈−Ｎ財イＱ・＋！耐Ｃ
≧丁革１図 従来例の対重（示す イ斐り ＃ｄ１テ ロミ１ 革４図
Claims (1)
- 【特許請求の範囲】 １）半導体基板（１）上にダブルヘテロ接合をなす活性
層（３）を含む多層半導体層を成長し、該多層半導体層
の表面に対して密着性の高い第一の材料からなる第一の
マスク（１１ｂ）を該多層半導体層上に接して帯状に形
成し、 該第一の材料より密着性の低い第二の材料からなる第二
のマスク（１４ａ）を該多層半導体層の該第一のマスク
（１１ｂ）両側部分および該第一のマスク（１１ｂ）に
接して帯状に形成し、 該第一および第二のマスク（１１ｂ、１４ａ）をマスク
にして該多層半導体層をエッチングし、上面の幅が該第
一のマスク（１１ｂ）の幅に規制され且つ側面の括（１
２）位置が該活性層（３）より該上面側にある逆メサ（
６ａ）を形成することを特徴とする埋込型半導体レーザ
の製造方法。 ２）上記多層半導体層上に上記第一の材料の被着膜（１
１ａ）を形成し、 その上に上記第二の材料で上記第二のマスク（１４ａ）
の幅に相当する幅を有する帯状膜（１４）を形成し、 該帯状膜（１４）をマスクにして該被着膜（１１ａ）を
選択的に上記第一のマスク（１１ｂ）の幅になるまでエ
ッチングし、 しかる後、該帯状膜（１４）を軟化させ該多層半導体層
との対向面を該多層半導体層に接しせしめて、該第一お
よび第二のマスク（１１ｂ、１４ａ）を形成することを
特徴とする特許請求の範囲第１項記載の埋込型半導体レ
ーザの製造方法。 ３）上記第一の材料は、二酸化シリコン、窒化シリコン
、燐珪酸ガラスの中の一つであることを特徴とする特許
請求の範囲第１項または第２項記載の埋込型半導体レー
ザ。 ４）上記第二の材料は、レジストであることを特徴とす
る特許請求の範囲第１項から第３項の何れかに記載の埋
込型半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11700285A JPS61276284A (ja) | 1985-05-30 | 1985-05-30 | 埋込型半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11700285A JPS61276284A (ja) | 1985-05-30 | 1985-05-30 | 埋込型半導体レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276284A true JPS61276284A (ja) | 1986-12-06 |
Family
ID=14701029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11700285A Pending JPS61276284A (ja) | 1985-05-30 | 1985-05-30 | 埋込型半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276284A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183590A (ja) * | 1986-02-07 | 1987-08-11 | Nec Corp | 埋込み型半導体レ−ザ素子の製造方法 |
| KR100939865B1 (ko) | 2007-05-04 | 2010-01-29 | 엘에스전선 주식회사 | 언더 컷 비율이 향상된 메사 구조의 제작방법 |
-
1985
- 1985-05-30 JP JP11700285A patent/JPS61276284A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183590A (ja) * | 1986-02-07 | 1987-08-11 | Nec Corp | 埋込み型半導体レ−ザ素子の製造方法 |
| KR100939865B1 (ko) | 2007-05-04 | 2010-01-29 | 엘에스전선 주식회사 | 언더 컷 비율이 향상된 메사 구조의 제작방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61276284A (ja) | 埋込型半導体レ−ザの製造方法 | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPS6077486A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2550717B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPS59108386A (ja) | 半導体発光装置 | |
| JPH0437598B2 (ja) | ||
| JPS59231885A (ja) | 光半導体装置 | |
| JP2999520B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0770779B2 (ja) | 半導体レーザの製造方法 | |
| JPH0243791A (ja) | 埋め込み型半導体レーザ素子 | |
| JPS62165384A (ja) | 半導体発光装置の製造方法 | |
| JPH0680861B2 (ja) | 半導体発光装置の製造方法 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS5896791A (ja) | 半導体発光装置の製造方法 | |
| JPH0244792A (ja) | 半導体発光装置の製造方法 | |
| JPH0744312B2 (ja) | 埋め込み型半導体レーザの製造方法 | |
| JPH02156591A (ja) | 半導体レーザ | |
| JPS6132589A (ja) | 半導体レ−ザ装置 | |
| JPS6062181A (ja) | 半導体発光素子の製造方法 | |
| JPH0243789A (ja) | 埋込型半導体レーザ素子の製造方法 | |
| JPS62139381A (ja) | 半導体発光素子 | |
| JPS61139084A (ja) | 半導体装置の製造方法 | |
| JPH0590709A (ja) | 半導体レーザ装置及びその製造方法 |