JPH04122112A

JPH04122112A - 可変遅延線

Info

Publication number: JPH04122112A
Application number: JP2243524A
Authority: JP
Inventors: Mitsunori Kaneko; 金子　光徳; Yukinori Miyake; 三宅　幸則
Original assignee: Hirose Electric Co Ltd
Current assignee: Hirose Electric Co Ltd
Priority date: 1990-09-13
Filing date: 1990-09-13
Publication date: 1992-04-22
Also published as: US5177457A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、コンピュータ装置等において各構成素子間に
て高速度で信号を伝送する場合等における信号伝送のタ
イミング調整等のために使用される可変遅延線に関する
ものである。

従来の技術この種の可変遅延線としては、従来、大別して次の３つ
の型のものがあった。

（１）　　半導体素子を利用したもの。

（２）グランド線と信号線を対峙させて信号線から固定
の中間タップを引き出したもの。

（３）グランド線と信号線とを対峙させて信号線に対し
て摺動可能なタップを設けたもの。

（１）項の可変遅延線は、パッケージ内の回路基板にプ
ログラム可能な遅延ライン半導体素子や出力バッファ半
導体素子等を搭載してなり、駆動用電源および駆動コン
）ｏ−ラにて遅延量を可変できるようにしたものである
。

（２）項の可変遅延線は、パッケージ内に、添付図面の
第８図に略示するように、グランド１と信号線２とを対
峙させて設け、パッケージの両側縁から突出するように
して、信号線２の一端に接続する入力端子■と、信号Ｍ
２の中間部に接続する中間タップ端子■、■、■、■お
よび■と、グランド線１に接続するグランド端子■と、
信号線２の他端に接続する出力端子■とをもうけてなる
ものであり、中間タップ端子■、■、■、■および■の
中から使用する中間タップ端子を選択することにより、
遅延量を選択できるようにしたものである。

〔３）項の可変遅延線は、パッケージ内に、添付図面の
第９図に略示するように、グランド３と信号線４とを対
峙させて設け、且つ信号線４にそって信号入力線５を設
け、さらに、信号線３と信号入力線５との間に渡してこ
れらに対して摺動可能とし、しかもパッケージ外から移
動可能なようにしたタップ６を設け、また、パッケージ
の両側縁から突出するようにして、信号人力線５の一端
に接続する入力端子７、信号線４の一端に接続する出力
端子８およびグランド線３に接続するグランド端子９を
設けてなるものであり、タップ６を移動調節することに
より遅延量を可変できるようにしたものである。

発明が解決しようとする課題前記（１）項の従来の可変遅延線は、駆動用電源が必要
であり、回路も複雑となり、その上、駆動を制御するた
めの駆動コントローラが必要であり、全体として高価な
ものとなってしまっており、しかも、半導体を使用して
いるため周波数特性も良くなかった。

前記（２）項の従来の可変遅延線は、複数の固定中間タ
ップのうちの１つの中間タップを使用するものなので、
不整合要素が多く存在するようになり、周波数特性が期
待できない。例えば、中間タップ端子■を使用する場合
には、第８図に示すように、点線枠１０内にある中間タ
ップ端子■および■と、点線枠１１内にあるグランド線
１の一部分、信号線２の一部分および中間タップ端子■
および■とが不整合要素となり、それらによる容量、イ
ンダクタンスの浮動のために、周波数特性がどうしても
悪くなってしまっていた。

前記（３）項の従来の可変遅延線もまた、使用時に不整
合要素が多く存在するようになり、周波数特性が期待で
きない。例えば、第９図に示すようなタップ６の位置に
て使用する場合には、点線枠１２内にある信号入力線５
の一部分と、点線枠１３内にある信号線４の一部分およ
びグランド線３の一部分とが不整合要素となり、それら
による容量、インダクタンスの浮動のために、周波数特
性がどうしても悪くなってしまっていた。その上、この
摺動型のものでは、摺動させたタップ６の位置を正確に
把握することが難しく、遅延量を正確に知ることが難し
い。

本発明の目的は、前述したような従来の問題点を解消し
、高周波性能に優れ超高速遅延線としても使用できるよ
うな可変遅延線を提供することである。

課題を解決するための手段本発明による可変遅延線は、入力端子と、出力端子と、
複数個の遅延素子と、これら遅延素子のうちの１つまた
はそれ以上の遅延素子を前記入力端子と前記出力端子と
の間に選択的に直列に接続する切り換え手段とを備え、
切り換え手段を操作することにより、選択された各遅延
素子による遅延量に基づく総遅延量を与えることができ
る。

実施例次に、添付図面の第１図から第７図に基づいて、本発明
の実施例について本発明をより詳細に説明する。

第１図は、本発明の一実施例としての可変遅延線の拡大
横断面図である。第１図に示されるように、この実施例
の可変遅延線２０は、パッケージ用ハウジングを構成す
る絶縁本体２１および絶縁カバー２２を備えている。絶
縁本体２１の内底壁には、回路基板２３が配置される。

絶縁カバー２２には、はぼ中央部にそって間隔を開けて
３つの開口部２４Ａ、２４Ｂ、２４Ｃが形成されている
。また、絶縁カバー２２には、開口Ｒ２４Ａ。

２４Ｂ、２４Ｃ内にて各々矢印Ｐ方向に移動可能なよう
にして、それぞれつまみ部材２５Ａ、２５Ｂ、２５Ｃが
取り付けられている。各つまみ部材２５Ａ、２５Ｂ、２
５Ｃの各々の下端には、それぞれ１対の可動接点２６Ａ
１および２６Ａ２．２６Ｂ、および２６Ｂ２．２６Ｃ，
および２６Ｃ２が並設されている。これらつまみ部材の
１つを、第２図に拡大平面図にて示している。これらの
可動接点は、整合をとるた杓に、マイクロストリップラ
インに相当する幅に設計しておく必要がある。

さらに、絶縁本体２１の両側縁から突出するようにして
、入力端子２７と、出力端子２８とが設けられている。

第３図は、回路基板２３を示す拡大概略平面図であり、
この第３図に示されるように、回路基板２３には、入力
端子２７の一端を接続する入力端子接続用導体３１と、
出力端子２８の一端を接続する出力端子接続用導体３２
と、遅延素子の各々を間に接続する３対の遅延素子接続
用固定接点３３Ａ、及び３３Ａ２．３３Ｂ、及び３３Ｂ
２．３３Ｃ１及び３３Ｃ２と、これら遅延素子接続用固
定接点対の各々に対応しているがそれら遅延素子接続用
固定接点対から電気的に分離されていて且つ入力端子接
続用導体と出力端子接続用導体との間に直列に接続され
うるように配置された複数個の直列接続用固定接点３４
Ａ、３４Ｂ、３４Ｃ１３５Ａ、、３５Ａ、、３５Ｂ、、
３５Ｂ２．３５Ｃ１，３５Ｃ２とが設けられている。第
３図によく示されるように、直列接続用固定接点３５Ａ
１は、入力端子接続用導体３１に接続されており、直列
接続用固定接点３５Ｃ２は、出力端子接続用導体３２に
接続されており、直列接続用固定接点３５Ａ２と直列接
続用固定接点３５Ｂ。

とは互いに接続されており、同様に、直列接続用固定接
点３５Ｂ２と直列接続用固定接点３５Ｃ。

とは互いに接続されている。

また、遅延素子接続用固定接点対３３Ａ１及び３３Ａ２
、直列接続用固定接点３４Ａ並びに直列接続用固定接点
対３５Ａ１及び３５Ａ２は、つまみ部材２５Ａの１対の
可動接点２６Ａ、及び２６Ａ２のそれぞれによって接触
される位置に配置されており、同様に、遅延素子接続用
固定接点対３３Ｂ１及び３３Ｂ、、直列接続用固定接点
３４Ｂ並びに直列接続用固定接点対３５８１及び３５Ｂ
２は、つまみ部材２５Ｂの１対の可動接点２６Ｂ１及び
２６Ｂ２のそれぞれによって接触される位置に配置され
ており、また、遅延素子接続用固定接点対３３Ｃ１及び
３３Ｃ，、直列接続用固定接点３４Ｃ並びに直列接続用
固定接点対３５Ｃ１及び３５Ｃ２は、つまみ部材２５Ｃ
の１対の可動接点２６Ｃ１及び２６Ｃ２のそれぞれによ
って接触されうる位置に配置されている。

さらにまた、遅延素子接続用固定接点３３Ａ１と遅延素
子接続用固定接点３３Ａ２との間には、第１の遅延素子
３６Ａが接続されており、同様に、遅延素子接続用固定
接点３３Ｂ１と遅延素子接続用固定接点３３Ｂ２との間
には、第２の遅延素子３６Ｂが接続されており、また、
遅延素子接続用固定接点３３Ｃ１と遅延素子接続用固定
接点３３Ｃ２との間には、第３の遅延素子３６Ｃが接続
されている。これら遅延素子３６Ａ、３６Ｂ。

３６Ｃは、実装スペースの制約を受ける以外は、任意の
ものでよく、回路基板上に電極を描いたようなものでも
、立体的にキャパシタンスとインダクタンスとを形成し
たようなものでもよい。

次に、この実施例の可変遅延線２０の使用例について説
胡する。つまみ部材２５Ａ、２５Ｂ。

２５Ｃが第１図に示すような位置にあるときには、その
各可動接点対２６Ａ１及び２６Ａ２．２６Ｂ。

及び２６Ｂ２．２６Ｃ，及び２６Ｃ２は、それぞれ対応
する直列接続用固定接点３４Ａ、３４Ｂ、３４Ｃと、直
列接続用固定接点３５Ａ、及び３５Ａ、、３５Ｂ＋及び
３５Ｂ２．３５Ｃ，及び３５Ｃ２とを接続する。一方、
第１図に示す位置から矢印Ｐに示す左方向へつまみ部材
２５Ａ、２５Ｂ、２５Ｃを移動させたときには、その各
可動接点対２６Ａ１及び２６Ａ２．２６Ｂ、及び２６Ｂ
、、２６Ｃ，及び２６Ｃ２は、それぞれ対応する遅延素
子接続用固定接点対３３Ａ１及び３３Ａ２．３３Ｂ、及
び３３Ｂ２．３３Ｃ，及び３３Ｃ２と、直列接続用固定
接点３４Ａ、３４Ｂ、３４Ｃとを接続する。今、つまみ
部材２５Ａを第１図に示すような位置とし、つまみ部材
２５Ｂおよび２５Ｃを第１図に示す位置から左側へ移動
させて使用する場合には、各可動接点は、第３図におい
て各固定接点上に・符号を付して示すような位置にて各
固定接点に接触することになる。従って、この使用状態
では、入力端子２７と出力端子２８との間には、第２の
遅延素子３６Ｂと第３の遅延素子３６Ｃとが直列に接続
されることになり、固定接点はほとんど遅延時間を持た
ないので、この可変遅延線の遅延量は、第２の遅延素子
３６Ｂによる遅延量と、第３の遅延素子３６Ｃによる遅
延量との総和に等しいものとなる。

このような使用状態においては、不整合部分は、第３図
において点線枠３７内にある、直列接続用固定接点３５
Ｂ、の一部分、直列接続用固定接点３５Ｂ２の一部分、
直列接続用固定接点３５Ｃ１の一部分、直列接続用固定
接点３５Ｃ２の一部分のみであるので、従来に比べては
るかに少ないので、高周波特性の改良された可変遅延線
であることが明らかである。

このようにして、この実施例の可変遅延線２０は、つま
み部材２５Ａ、２５Ｂ、２５Ｃを操作することにより、
第１の遅延素子３６Ａ、第２の遅延素子３６Ｂおよび第
３の遅延素子３６Ｃの任意の組合わせによる種々な遅延
量を与えることができる。

第４図は、本発明の別の実施例としての可変遅延線を示
す拡大横断面図であり、第５図は、その概略平面図であ
る。第４図に示されるように、この実施例の可変遅延線
４０は、パッケージ用ハウジングを構成する絶縁本体４
１および絶縁カバー４２を備えている。絶縁本体４１の
内底壁には、回路基板４３が配置される。絶縁カバー４
２には、はぼ中央部にそって間隔を開けて３つの開口部
４４Ａ、４４Ｂ、４４Ｃが形成されている。また、絶縁
カバー４２には、開口部４４Ａ、４４Ｂ。

４４Ｃ内にて各々矢印Ｐ方向に移動可能なようにして、
それぞれつまみ部材４５Ａ、４５８１４５Ｃが取り付け
られている。各つまみ部材４５Ａ、４５Ｂ、４５Ｃの各
々の下端には、第６図の部分拡大側面図によく示される
ように、それぞれ１対の可動接点枢着脚部４５Ａ１及び
４５Ａ２．４５Ｂ、及び４５Ｂ、、４５Ｃ，及び４５Ｃ
２が並設されており、そして、これら各可動接点枢着脚
部の下端には、各可動接点４６Ａ、４６Ｂ。

４６Ｃ，４６Ｄの各対応する端部が枢着されている。こ
れらの可動接点は、整合をとるために、マイクロストリ
ップラインに相当する幅に設計しておく必要がある。さ
らに、絶縁本体４１の両側縁から突出するようにして、
入力端子４７と、出力端子４８とが設けられている。

第７図は、回路基板４３上に設けられる固定接点の配置
を示す拡大概略平面図であり、この第７図に示されるよ
うに、回路基板４３には、入力端子４７の一端を接続す
る入力端子接続用導体５１と、出力端子４８の一端を接
続する出力端子接続用導体５２と、遅延素子の各々を間
に接続する６対の遅延素子接続用固定接点５３Ａ＋およ
び５３Ａ２．５３Ｂ、及び５３Ｂ、　、５３Ｃ，及び５
３Ｃ２，５３Ｄ、及び５３Ｄ２．５３Ｅ、及び５３Ｅ、
、５３Ｆ、及び５３Ｆ２と、これら遅延素子接続用固定
接点対の各々の間に対応しているがそれら遅延素子接続
用固定接点対から電気的に分離されていて且つ入力端子
接続用導体と出力端子接続用導体との間に直列に接続さ
れうるように配置された３個の直列接続用固定接点５４
Ａ、５４Ｂ、５４Ｃとが設けられている。第５図によく
示されるように、入力端子接続用導体５１には、可動接
点４６Ａの一端が枢着接続されており、出力端子接続用
導体５２には、可動接点４６Ｄの一端が枢着接続されて
いる。

また、遅延素子接続用固定接点対５３Ａ１及び５３Ａ２
、直列接続用固定接点５４Ａ並びに遅延素子接続用固定
接点対５３Ｂ、及び５３Ｂ２は、つまみ部材４５Ａの１
対の可動接点枢着用脚部４５Ａ、＃よび４５Ａ２の下端
部のそれぞれによって接触される位置に配置されており
、同様に、遅延素子接続用固定接点対５３Ｃ３及び５３
Ｃ２、直列接続用固定接点５４Ｂ並びに遅延素子接続用
固定接点対５３Ｄ１及び５３Ｄ２は、つまみ部材４５Ｂ
の１対の可動接点枢着用脚部４５Ｂ１および４５Ｂ２の
下端部のそれぞれによって接触される位置に配置されて
おり、また、遅延素子接続用固定接点対５３Ｅ、及び５
３Ｅ２、直列接続用固定接点５４Ｃ並びに遅延素子接続
用固定接点対５３Ｆ１及び５３Ｆ２は、つまみ部材４５
Ｃの１対の可動接点枢着用脚部４５Ｃ１および４５Ｃ２
の下端部のそれぞれによって接触される位置に配置され
ている。

さらにまた、遅延素子接続用固定接点５３Ａ１と遅延素
子接続用固定接点５３Ａ２との間には、第１の遅延素子
５６Ａが接続されており、同様に、遅延素子接続用固定
接点５３Ｂ１と遅延素子接続用固定接点５３Ｂ２との間
には、第２の遅延素子５６Ｂが接続されており、また、
遅延素子接続用固定接点５３Ｃ１と遅延素子接続用固定
接点５３Ｃ２との間には、第３の遅延素子３６Ｃが接続
されている。さらにまた、遅延素子接続用固定接点５３
Ｄ１と遅延素子接続用固定接点５３Ｄ２との間には、第
４の遅延素子５６Ｄが接続されており、同様に、遅延素
子接続用固定接点５３Ｅ１と遅延素子接続用固定接点５
３Ｅ２との間には、第５の遅延素子５６Ｅが接続されて
おり、また、遅延素子接続用固定接点５３Ｆ１と遅延素
子接続用固定接点５３Ｆ２との間には、第６の遅延素子
３６Ｆが接続されている。これら遅延素子５６Ａ１５６
Ｂ、５６Ｃ，５６Ｄ、５６Ｅ、５６Ｆは、実装スペース
の制約を受ける以外は、任意のものでよく、回路基板上
に電極を描いたようなものでも、立体的にキャパシタン
スとインダクタンスとを形成したようなものでもよい。

次に、この実施例の可変遅延線４０の使用例について説
明する。つまみ部材４５Ａ、４５Ｂ。

４５Ｃが第４図に示すような位置にあるときには、その
各可動接点枢着脚部の下端部は、各対応する可動接点の
端部を、それぞれ対応する遅延素子接続用固定接点５３
Ａ、　、５３Ａ、、５３Ｃ，，５３Ｃ，，５３Ｃ，，５
３Ｅ、　、５３Ｅ２に接続する。また、第４図に示す位
置から矢印Ｐ方向へつまみ部材４５Ａ、４５Ｂ、４５Ｃ
を開口部４４Ａ、４４Ｂ、４４Ｃの中央位置まで移動さ
せた状態では、その各可動接点枢着脚部の下端部は、各
対応する可動接点の端部を、それぞれ対応する直列接続
用固定接点５４Ａ、５４Ｂ、５４Ｃに接続する。さらに
また、第４図に示す位置から矢印Ｐ方向へつまみ部材４
５Ａ、４５Ｂ、４５Ｃを開口部４４Ａ、４４Ｂ、４４Ｃ
の右端位置まで移動させた状態では、その各可動接点枢
着脚部の下端部は、各対応する可動接点の端部を、それ
ぞれ対応する遅延素子接続用固定接点５３Ｂ１．５３Ｂ
２．５３Ｄ、、５３Ｄ、、５３Ｆ、、５３Ｆ２に接続す
る。今、つまみ部材４５Ａを第４図に示すような位置と
し、つまみ部材４５Ｂを、開口部の中央位置とし、つま
み部材４５Ｃを開口部の右端位置とする場合には、各可
動接点４６Ａ、４６Ｂ。

４６Ｃの各端部は、第７図において各固定接点上に・符
号を付して示すような位置にて各固定接点に接触するこ
とになる。従って、この使用状態では、入力端子４７と
出力端子４８との間には、第１の遅延素子５６Ａと第６
の遅延素子５６Ｆとが直列に接続されることになり、固
定接点はほとんど遅延時間を持たないので、この可変遅
延線の遅延量は、第１の遅延素子５６Ａによる遅延量と
、第６の遅延素子５６Ｆによる遅延量との総和に等しい
ものとなる。

このような使用状態においては、不整合部分は全くない
ので、高周波特性の改良された可変遅延線であることが
明らかである。

このようにして、この実施例の可変遅延線４０は、つま
み部材４５Ａ、４５Ｂ、４５Ｃを操作することにより、
第１の遅延素子５６Ａから第６の遅延素子５６Ｆのうち
の任意の組合わせによる種々な遅延量を与えることがで
きる。すなわち、この第４図から第７図の実施例では、
つまみ部材３個を設け３極切り換えとし、６個の遅延素
子を設けたことにより、３Ｘ３通りの遅延量を選択的に
与えることができる。

なお、この実施例では、接点間の距離が切り換え時によ
って異なるが、可動接点４６Ａ、４６Ｂ４６Ｃにバネ性
を持たせているので、この距離の変化は、各可動接点の
伸縮の程度により吸収させることができる。このような
可動接点の伸縮のため、各可動接点の回路基板に対する
高さが変わりインピーダンスが乱れるが、この距離は従
来の不整合部に比べ、電気長がはるかに短く、また、イ
ンピーダンスが乱れるだけで、完全不整合でないため、
従来のものに比べてはるかに高周波特性が良い。

また、第１図に示した実施例では、つまみ部材の数を３
個、遅延素子の数を３個とし、第４図の実施例では、つ
まみ部材の数を３個、遅延素子の数を６個としたが、本
発明は、これらに限定されるものでなく、つまみ部材の
数、遅延素子の数は必要に応じて適宜任意に選択できる
ものである。

発明の効果本発明の可変遅延線は、前述したような構成であるため
、次のような効果を得ることができる。

（１）使用時における不整合部分を従来よりはるかに少
なくできるため、高周波特性に優れ、高速信号に対応で
きるものとすることができる。

（２〕　　手動切り換えとしているために、複雑な回路
やコントローラが不要で、価格を低減できる。

（３）外見はデイツプスイッチと同じ形状とすることが
でき、つまみ部材の位置から容易に遅延量を計算できる
。

（４）第４図の実施例では、バネ性のある可動接点を真
上から押す構造としているため、他の部分は束縛を受け
ずに接点間隔に応じて可動接点を伸縮でき、つまみ部材
によって直接的に位置が決まり、より確実に切り換えが
できる。

（５）第４図の実施例では、接点の片方づつをつまみ部
材によって連結するようにしているので、遅延素子を自
由に選択できる。

【図面の簡単な説明】

第１図は、本発明の一実施例としての可変遅延線の拡大
横断面図、第２図は、第１図の可変遅延線のつまみ部材
の１つを示す拡大平面図、第３図は、第１図の可変遅延
線の回路基板上の固定接点の配置を示す拡大平面図、第
４図は、本発明の別の実施例としての可変遅延線を示す
拡大横断面図、第５図は、第４図の可変遅延線の概略平
面図、第６図は、第４図の可変遅延線のつまみ部材の部
分を示す部分拡大側面図、第７図は、第４図の可変遅延
線の回路基板上に配設される固定接点の配置を示す拡大
平面図、第８図は、従来の可変遅延線の一例を示す概略
図、第９図は、従来の可変遅延線の別の例を示す概略図
である。２０・・・・・・可変遅延線、２１・・・・・・絶縁本
体、２２・・・・・・絶縁カバー、２３・・・・・・回
路基板、２４Ａ、２４Ｂ、２４Ｃ・・・・・・開口部、
２５Ａ、２５Ｂ、２５Ｃ・・・・・・つまみ部材、２６
Ａ、〜２６Ｃ２・・・・・・可動接点、２７・・・・・
・入力端子、２８・・・・・・出力端子、３１・・・・
・・入力端子接続用導体、３２・−・・・・出力端子接
続用導体、３３Ａ１〜３３Ｃ２・・・・・・遅延素子接
続用固定接点、３４Ａ、３４Ｂ、３４Ｃ・・・・・・直
列接続用固定接点、３５Ａ１〜３５Ｃ２・・・・・・直
列接続用固定接点、３６Ａ、３６Ｂ、３６Ｃ・・・・・
・遅延素子。第１図第３図第４図第７図ロヒ５２陀５１第８図

Claims

【特許請求の範囲】

（１）入力端子と、出力端子と、複数個の遅延素子と、
これら遅延素子のうちの１つまたはそれ以上の遅延素子
を前記入力端子と前記出力端子との間に選択的に直列に
接続する切り換え手段とを備えることを特徴とする可変
遅延線。
（２）前記入力端子および出力端子は、パッケージ用ハ
ウジングから引き出されており、該パッケージ用ハウジ
ング内には、回路基板が配設されており、該回路基板に
は、前記入力端子の一端を接続する入力端子接続用導体
と、前記出力端子の一端を接続する出力端子接続用導体
と、前記遅延素子の各々を間に接続する複数対の遅延素
子接続用固定接点と、該遅延素子接続用固定接点対の各
々に対応しているがそれら遅延素子接続用固定接点対か
ら電気的に分離されていて且つ前記入力端子接続用導体
と前記出力端子接続用導体との間に直列に接続されうる
ように配置された複数個の直列接続用固定接点とが設け
られており、前記パッケージ用ハウジングには、それに
対して摺動自在に複数個のつまみ部材が取り付けられて
おり、該つまみ部材の各々には、前記遅延素子接続用固
定接点の１つと前記直列接続用固定接点の１つとの間ま
たは前記直列接続用固定接点の１つと前記直列接続用固
定接点の別の１つとの間を電気的に接続するための可動
接点が設けられており、前記切り換え手段は、前記遅延
素子接続用固定接点、前記直列接続用固定接点、前記つ
まみ部材および前記可動接点によって構成されている請
求項（１）記載の可変遅延線。