JP2695787B2 - Voltage-current conversion circuit - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は入力電圧に比例した電流を出力する電圧−
電流変換回路に係り、特に入力電圧の値が低い領域にお
ける出力電流値のばらつきの発生を抑制するようにした
改良に関する。 （従来の技術） 入力電圧に比例した電流を出力する電圧−電流変換回
路（以下、V/I変換回路と称する）として、従来では第
５図に示すような差動増幅回路を使用したものが良く知
られている。このV/I変換回路では、差動増幅回路50の
出力端子にNPNトランジスタ51のベースが接続され、こ
のトランジスタ51のコレクタには出力電流Ioutを得るた
めの電流出力端子52が設けられる。また、トランジスタ
51のエミッタとアース電圧GNDとの間には抵抗53が接続
され、差動増幅回路50の非反転入力端子（＋）には入力
電圧Vinが入力され、さらに反転入力端子（−）にはト
ランジスタ51のエミッタ電圧が帰還される。 このような構成のV/I変換回路ではトランジスタ51の
エミッタ電位が入力電圧Vinと等しくなるように差動増
幅回路50が動作するので、抵抗53の値をＲとすると、理
論的には電流出力端子52に入力電圧Vinに比例した電流I
out（Iout＝Vin/R）が得られる。 ところが、実際には差動増幅回路50の低電圧入力範囲
における出力のばらつきの影響により、第６図の特性図
に示すように入力電圧Vinが低い領域では出力電流Iout
にばらつきが発生し、図中の破線で示すように出力電流
を０の値から変換することができないという問題があ
る。 （発明が解決しようとする問題点） このように従来では入力電圧が低い領域で出力電流に
ばらつきが発生し、出力電流の値を０から変換できない
という問題がある。 この発明は上記のような事情を考慮してなされたもの
であり、その目的は、出力電流の値を０から変換できる
電圧−電流変換回路を提供することにある。 ［発明の構成］ （問題点を解決するための手段） この発明の電圧−電流変換回路は、非反転入力端子、
反転入力端子及び出力端子を有し、非反転入力端子に入
力電圧が供給される差動増幅回路と、上記差動増幅回路
の出力端子にベースが、第１の電源にコレクタが、上記
差動増幅回路の反転入力端子にエミッタがそれぞれ接続
された第１のトランジスタと、上記第１のトランジスタ
のエミッタと第２の電源との間に接続された第１の抵抗
と、コレクタを電流出力端子とし、上記第１のトランジ
スタと同一極性の第２のトランジスタと、上記第２のト
ランジスタのエミッタと第２の電源との間に接続された
第２の抵抗と、上記第１、第２のトランジスタのベース
相互間に接続されたインピーダンス手段と、上記第２の
トランジスタのベースと上記第２の電源との間に接続さ
れた定電流源とから構成されている。 さらにこの発明の電圧−電流変換回路は、非反転入力
端子、反転入力端子及び出力端子を有し、非反転入力端
子に入力電圧が供給される差動増幅回路と、上記差動増
幅回路の出力端子にベースが、第１の電源にコレクタ
が、上記差動増幅回路の反転入力端子にエミッタがそれ
ぞれ接続された第１のトランジスタと、上記第１のトラ
ンジスタのエミッタと第２の電源との間に接続された第
１の抵抗と、コレクタを電流出力端子とし、ベースが上
記第１のトランジスタのベースに接続され、上記第１の
トランジスタと同一極性の第２のトランジスタと、上記
第２のトランジスタのエミッタと第２の電源との間に接
続された第２の抵抗と、上記第１の電源と上記第２のト
ランジスタのエミッタとの間に接続された定電流源とか
ら構成されている。 （作用） この発明の電圧−電流変換回路では、インピーダンス
手段に電流手段による電流を流し、第２のトランジスタ
のベース電位を所定電位、例えばそのベース，エミッタ
間電圧に相当する電位だけ低下させることにより、出力
電流に現われる第２のトランジスタのベース，エミッタ
間電圧によるばらつきが補償される。 さらにこの発明の電圧−電流変換回路では、第２の抵
抗に電流手段による電流を流し、第２のトランジスタの
エミッタ電位を所定電位、例えばそのベース，エミッタ
間電圧に相当する電位だけ上昇させることにより、出力
電流に現われる第２のトランジスタのベース，エミッタ
間電圧によるばらつきが補償される。 （実施例） 以下、図面を参照してこの発明の実施例を説明する。 第１図はこの発明の電圧−電流変換回路の第１の実施
例による構成を示す回路図である。図において、差動増
幅回路10の出力端子にはNPNトランジスタ11のベースが
接続されている。このトランジスタ11のコレクタは電源
電圧V_CCに接続され、エミッタは抵抗12を介してアース
電圧GNDにそぞれぞれ接続されている。上記差動増幅回
路10の非反転入力端子（＋）には入力電圧Vinが入力さ
れ、反転入力端子（−）にはトランジスタ11のエミッタ
電圧が帰還される。 さらに上記差動増幅回路10の出力端子にはインピーダ
ンス素子13の一端が接続されており、このインピーダン
ス素子13の他端には上記トランジスタ11と特性が等価な
NPNトランジスタ14のベースが接続されている。このト
ランジスタ14のコレクタには出力電流Ioutを得るために
電流出力端子15が設けられており、エミッタは上記抵抗
12と等価な値を持つ抵抗16を介してアース電圧GNDに接
続されている。さらに、上記トランジスタ14のベースア
ース電圧GNDとの間には定電流源17が接続されている。 このような構成において、インピーダンス手段13に定
電流源17による電流が流れることにより、インピーダン
ス手段13の両端間には所定の電位差が発生する。従っ
て、トランジスタ11のベース電位に比べ、トランジスタ
14のベース電位は上記電位差分だけ低下したものとな
る。ここで、上記インピーダンス手段13の両端間の電位
差の値が所定値、例えばNPNトランジスタのベース，エ
ミッタ間電圧Vbeとなるように、インピーダンス手段13
における抵抗値及び定電流源17の値が設定されているな
らば、トランジスタ14は差動増幅回路10の出力端子の電
圧が上記電圧Vbe以上に上昇してからコレクタ電流が流
れ始める。すなわち、出力端子15からの出力電流Ioutの
値は入力電圧VinがVbeのときに０となり、電流Ioutは０
から出力されることになる。従って、この実施例回路に
よれば、差動増幅回路10の低電圧入力範囲における出力
のばらつきの影響により出力電流Ioutが０以外の値から
出力されるという状況が解消される。 また、トランジスタ14はトランジスタ11と特性が等価
にされ、かつ抵抗16の値が抵抗12と等価にされているの
で、入力電圧VinがVbe以上になるとトランジスタ14には
従来と同様に入力電圧Vinに比例したコレクタ電流、す
なわち、出力電流Ioutが流れる。 このように上記実施例回路では出力電流Ioutの値０か
ら変換することができる。 第２図はこの発明の電圧−電流変換回路の第２の実施
例による構成を示す回路図である。上記第１図の実施例
回路では差動増幅回路10の低電圧入力範囲における出力
のばらつきの影響を補償するためにインピーダンス手段
13と定型流源17を設けるようにしているが、この実施例
回路ではトランジスタ14のエミッタと電源電圧V_CCとの
間に定電流源18を接続することによりこれを実現するよ
うにしたものである。 この実施例回路では、抵抗16に定電流源18による電流
が流れることにより、抵抗16の両端間には所定の電位差
が発生する。従って、トランジスタ14のベース電位は、
トランジスタ14のベース，エミッタ間電圧Vbeよりも上
記電位差分だけ上昇したものとなる。従って、上記抵抗
16の両端間の電位差の値がトランジスタ14のベース，エ
ミッタ間電圧Vbeと一致するように、インピーダンス手
段13における抵抗値及び定電流源17の値が設定されてい
るならば、トランジスタ14はそのベース電位がベース，
エミッタ間電圧Vbe以上に上昇してからコレクタ電流が
流れ始める。すなわち、出力端子15からの出力電流Iout
の値は入力電圧VinがVbeのときに０となり、この実施例
回路の場合にも差動増幅回路10の低電圧入力範囲におけ
る出力のばらつきの影響が補償される。 第３図は上記第１の実施例回路において、差動増幅回
路10を詳細な構成の一例を他の回路と共に示した回路図
である。差動増幅回路10には差動対を構成するPNPトラ
ンジスタ21,22、定電流源23及びトランジスタ21,22のコ
レクタ負荷である抵抗24,25からなる差動増幅器26が設
けられている。上記トランジスタ21のベースには入力電
圧Vinを供給するための非反転入力端子27が設けられ、
トランジスタ22のベース前記トランジスタ11のエミッタ
電位を帰還するための反転入力端子28が設けられてい
る。 電源電圧V_CCとアース電圧GNDとの間に直列接続された
定型流源29、ダイオード30、抵抗31と、ダイオード30の
アノードにベースが共通接続された２個のNPNトランジ
スタ32,33で、ダイオード30を基準側とするカレントミ
ラー回路34が構成される。そして、上記トランジスタ32
のエミッタは上記差動増幅器26のトランジスタ22のコレ
クタに、トランジスタ33のエミッタは差動増幅器26のト
ランジスタ21のコレクタにそれぞれ接続されている。 また、電源電圧V_CCには２個のPNPトランジスタ35,36
のエミッタが共通接続されており、両トランジスタ35,3
6のベースは共通接続され、かつ一方のトランジスタ35
のベース，コレクタ間が接続されてカレントミラー回路
37が構成される。このカレントミラー回路37の基準側で
あるトランジスタ35のコレクタは上記カレントミラー回
路34の一方の出力側であるトランジスタ32のコレクタ
に、カレントミラー回路37の出力側であるトランジスタ
36のコレクタは上記カレントミラー回路34の他方の出力
側であるトランジスタ33のコレクタにそれぞれ接続され
ている。 さらに、上記カレントミラー回路37の出力側トランジ
スタ36のコレクタには出力用のPNPトランジスタ38のベ
ースが接続されている。このトランジスタ38のエミッタ
は電源電圧V_CCに接続され、コレクタには差動増幅回路1
0としての出力端子39が設けられる。なお、上記トラン
ジスタ38のベース，コレクタ間に接続されているコンデ
ンサ40は発振防止用のものである。ここでは、前記イン
ピーダンス素子13として抵抗13′が使用されている。な
お、差動増幅回路10として上記構成以外のものを使用す
ることも可能である。 第４図は上記第１図及び第２図それぞれの実施例回路
における入出力特性を示す曲線図である。図示するよう
に、入力電圧inには所定電圧の不感帯Ｚが発生し、この
不感帯の存在により入力電圧Vinが上記所定電圧である
前記トランジスタベース，エミッタ電圧Vbe以上に上昇
した時点から始めて出力電流Ioutが流れ始める。 なお、上記各実施例回路において、各抵抗の値を適宜
設定してゲインGvと入力インピーダンスRinを計算した
ところ、Gvが53.2dB、Rinが1.6MΩとなり、非常に高い
入力インピーダンスを持つことがわかる。 ［発明の効果］ 以上説明したようにこの発明によれば、出力電流の値
を０から変換できる電圧−電流変換回路を提供すること
ができる。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a voltage-output device that outputs a current proportional to an input voltage.
The present invention relates to a current conversion circuit, and more particularly to an improvement that suppresses the occurrence of variation in output current value in a region where the value of an input voltage is low. (Prior Art) As a voltage-current conversion circuit (hereinafter referred to as a V / I conversion circuit) for outputting a current proportional to an input voltage, a circuit using a differential amplifier circuit as shown in FIG. Well known. In this V / I conversion circuit, the base of an NPN transistor 51 is connected to the output terminal of the differential amplifier circuit 50, and the collector of the transistor 51 is provided with a current output terminal 52 for obtaining an output current Iout. Also transistors
A resistor 53 is connected between the emitter of 51 and the ground voltage GND, an input voltage Vin is input to the non-inverting input terminal (+) of the differential amplifier circuit 50, and a transistor is connected to the inverting input terminal (-). The emitter voltage of 51 is fed back. In the V / I conversion circuit having such a configuration, the differential amplifier circuit 50 operates so that the emitter potential of the transistor 51 becomes equal to the input voltage Vin. Current I proportional to the input voltage Vin at terminal 52
out (Iout = Vin / R) is obtained. However, in practice, the output current Iout is low in the region where the input voltage Vin is low as shown in the characteristic diagram of FIG.
And the output current cannot be converted from a value of 0 as shown by a broken line in the figure. (Problems to be Solved by the Invention) As described above, in the related art, there is a problem that the output current varies in a region where the input voltage is low, and the value of the output current cannot be converted from 0. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a voltage-current conversion circuit capable of converting an output current value from zero. [Structure of the Invention] (Means for Solving the Problems) The voltage-current conversion circuit of the present invention comprises a non-inverting input terminal,
A differential amplifier circuit having an inverting input terminal and an output terminal, wherein an input voltage is supplied to a non-inverting input terminal; a base is connected to an output terminal of the differential amplifier circuit; a collector is connected to a first power supply; A first transistor having an emitter connected to the inverting input terminal of the amplifier circuit, a first resistor connected between the emitter of the first transistor and a second power supply, and a collector serving as a current output terminal A second transistor having the same polarity as the first transistor, a second resistor connected between the emitter of the second transistor and a second power supply, and a second transistor connected to the first and second transistors. It comprises impedance means connected between the bases, and a constant current source connected between the base of the second transistor and the second power supply. Furthermore, a voltage-current conversion circuit according to the present invention has a non-inverting input terminal, an inverting input terminal, and an output terminal, a differential amplifier circuit in which an input voltage is supplied to the non-inverting input terminal, and an output of the differential amplifier circuit. A first transistor having a base connected to the terminal, a collector connected to the first power supply, and an emitter connected to the inverting input terminal of the differential amplifier circuit, respectively, between the emitter of the first transistor and the second power supply; A first resistor connected to the first transistor, a collector serving as a current output terminal, a base connected to the base of the first transistor, a second transistor having the same polarity as the first transistor, and the second transistor And a second resistor connected between the first power supply and the second power supply, and a constant current source connected between the first power supply and the emitter of the second transistor. (Operation) In the voltage-current conversion circuit of the present invention, the current by the current means is caused to flow through the impedance means to lower the base potential of the second transistor by a predetermined potential, for example, a potential corresponding to the base-emitter voltage. The variation due to the base-emitter voltage of the second transistor which appears in the output current is compensated. Further, in the voltage-current conversion circuit according to the present invention, the current by the current means is caused to flow through the second resistor, and the emitter potential of the second transistor is raised by a predetermined potential, for example, a potential corresponding to the base-emitter voltage. The variation due to the base-emitter voltage of the second transistor which appears in the output current is compensated. (Example) Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a voltage-current conversion circuit according to a first embodiment of the present invention. In the figure, the base of an NPN transistor 11 is connected to the output terminal of the differential amplifier circuit 10. The collector of the transistor 11 is connected to the power supply voltage V _CC , and the emitter is connected to the ground voltage GND via the resistor 12. The input voltage Vin is input to the non-inverting input terminal (+) of the differential amplifier circuit 10, and the emitter voltage of the transistor 11 is fed back to the inverting input terminal (-). Further, one end of an impedance element 13 is connected to the output terminal of the differential amplifier circuit 10, and the other end of the impedance element 13 has characteristics equivalent to those of the transistor 11 described above.
The base of the NPN transistor 14 is connected. The collector of the transistor 14 is provided with a current output terminal 15 for obtaining an output current Iout.
It is connected to the ground voltage GND via a resistor 16 having a value equivalent to 12. Further, a constant current source 17 is connected between the transistor 14 and the base ground voltage GND. In such a configuration, when a current flows from the constant current source 17 to the impedance means 13, a predetermined potential difference is generated between both ends of the impedance means 13. Therefore, compared to the base potential of the transistor 11, the transistor
The base potential of 14 is reduced by the above potential difference. Here, the impedance means 13 is set so that the value of the potential difference between both ends of the impedance means 13 becomes a predetermined value, for example, the voltage Vbe between the base and the emitter of the NPN transistor.
, The collector current of the transistor 14 starts flowing after the voltage of the output terminal of the differential amplifier circuit 10 rises to the voltage Vbe or more. That is, the value of the output current Iout from the output terminal 15 becomes 0 when the input voltage Vin is Vbe, and the current Iout becomes 0
Will be output. Therefore, according to the circuit of this embodiment, the situation where the output current Iout is output from a value other than 0 due to the influence of the output variation in the low voltage input range of the differential amplifier circuit 10 is solved. In addition, since the transistor 14 has the same characteristics as the transistor 11 and the value of the resistor 16 is equivalent to the resistor 12, when the input voltage Vin becomes equal to or higher than Vbe, the transistor 14 is connected to the input voltage Vin in the same manner as before. A proportional collector current, that is, an output current Iout flows. As described above, the circuit of the embodiment can convert the output current Iout from the value 0. FIG. 2 is a circuit diagram showing a configuration of a voltage-current conversion circuit according to a second embodiment of the present invention. In the circuit of the embodiment shown in FIG. 1, the impedance means is used for compensating the influence of the output variation in the low voltage input range of the differential amplifier circuit 10.
Although the circuit 13 and the fixed current source 17 are provided, the circuit of this embodiment realizes this by connecting the constant current source 18 between the emitter of the transistor 14 and the power supply voltage V _CC. is there. In the circuit of this embodiment, a predetermined potential difference is generated between both ends of the resistor 16 when the current from the constant current source 18 flows through the resistor 16. Therefore, the base potential of the transistor 14 is
The voltage becomes higher than the voltage Vbe between the base and the emitter of the transistor 14 by the potential difference. Therefore, the above resistance
If the resistance value of the impedance means 13 and the value of the constant current source 17 are set such that the value of the potential difference between both ends of the transistor 16 matches the voltage Vbe between the base and the emitter of the transistor 14, the transistor 14 Potential is base,
The collector current starts flowing after the voltage between the emitters rises to Vbe or more. That is, the output current Iout from the output terminal 15
Is 0 when the input voltage Vin is Vbe, and also in the case of the circuit of this embodiment, the influence of the output variation in the low voltage input range of the differential amplifier circuit 10 is compensated. FIG. 3 is a circuit diagram showing an example of a detailed configuration of the differential amplifier circuit 10 together with other circuits in the circuit of the first embodiment. The differential amplifier circuit 10 is provided with a differential amplifier 26 including PNP transistors 21 and 22 forming a differential pair, a constant current source 23, and resistors 24 and 25 that are collector loads of the transistors 21 and 22. A non-inverting input terminal 27 for supplying an input voltage Vin is provided at the base of the transistor 21.
A base of the transistor 22 is provided with an inverting input terminal 28 for feeding back the emitter potential of the transistor 11. A fixed current source 29, a diode 30, and a resistor 31 connected in series between the power supply voltage V _CC and the ground voltage GND, and two NPN transistors 32 and 33 whose bases are commonly connected to the anode of the diode 30 include a diode. A current mirror circuit 34 having 30 as a reference side is configured. And the transistor 32
Is connected to the collector of the transistor 22 of the differential amplifier 26, and the emitter of the transistor 33 is connected to the collector of the transistor 21 of the differential amplifier 26. Also, two PNP transistors 35 and 36 are connected to the power supply voltage V _CC.
Are commonly connected, and both transistors 35, 3
The bases of 6 are connected together and one transistor 35
Current mirror circuit between base and collector
37 are configured. The collector of the transistor 35 which is the reference side of the current mirror circuit 37 is connected to the collector of the transistor 32 which is one output side of the current mirror circuit 34 and the transistor which is the output side of the current mirror circuit 37.
The collector of the transistor 36 is connected to the collector of the transistor 33 on the other output side of the current mirror circuit 34. Further, the base of an output PNP transistor 38 is connected to the collector of the output transistor 36 of the current mirror circuit 37. The emitter of this transistor 38 is connected to the power supply voltage V _CC , and the collector is connected to the differential amplifier 1
An output terminal 39 as 0 is provided. The capacitor 40 connected between the base and the collector of the transistor 38 is for preventing oscillation. Here, a resistor 13 ′ is used as the impedance element 13. Note that it is also possible to use a configuration other than the above configuration as the differential amplifier circuit 10. FIG. 4 is a curve diagram showing the input / output characteristics of the circuit of the embodiment shown in FIGS. As shown in the drawing, a dead zone Z of a predetermined voltage is generated in the input voltage in, and the output current Iout starts from a point in time when the input voltage Vin rises above the transistor base and emitter voltage Vbe which is the predetermined voltage due to the presence of the dead band. Begins to flow. In each of the above-described circuits, when the values of the respective resistors were appropriately set and the gain Gv and the input impedance Rin were calculated, it was found that Gv was 53.2 dB, Rin was 1.6 MΩ, and the input impedance was very high. . [Effects of the Invention] As described above, according to the present invention, it is possible to provide a voltage-current conversion circuit that can convert the value of an output current from zero.

【図面の簡単な説明】 第１図はこの発明の第１の実施例構成を示す回路図、第
２図はこの発明の第２の実施例構成を示す回路図、第３
図は上記第１の実施例回路全体を詳細に示す回路図、第
４図は上記各実施例回路の特性を示す曲線図、第５図は
従来の回路図、第６図は上記従来回路の特性を示す曲線
図である。 10……差動増幅回路、11,14……トランジスタ、12,16…
…抵抗、13……インピーダンス素子、15……電流出力端
子端、17,18……定電流源。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the present invention, and FIG.
FIG. 4 is a circuit diagram showing the entire circuit of the first embodiment in detail, FIG. 4 is a curve diagram showing the characteristics of the circuits of the above embodiments, FIG. 5 is a conventional circuit diagram, and FIG. FIG. 4 is a curve diagram showing characteristics. 10 …… Differential amplifier circuit, 11,14 …… Transistor, 12,16…
... resistor, 13 ... impedance element, 15 ... current output terminal end, 17, 18 ... constant current source.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小鹿 和繁 東京都渋谷区渋谷１丁目13番９号 渋谷 たくぎんビルトスバックコンピュ−タ− システム株式会社内 (72)発明者 重松 奈奈 東京都港区新橋３丁目３番９号 東芝オ ーディオ・ビデオエンジニアリング株式 会社内 (56)参考文献 特開 昭58−215108（ＪＰ，Ａ) 特開 昭58−16396（ＪＰ，Ａ) 特開 昭62−81107（ＪＰ，Ａ) 特公 昭45−35123（ＪＰ，Ｂ１)   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Kazushige Oka               1-13-9 Shibuya, Shibuya-ku, Tokyo Shibuya               Takugin built back computer               System Co., Ltd. (72) Inventor Nana Shigematsu               Toshiba O 3-3-9, Shimbashi, Minato-ku, Tokyo               Audio Video Engineering Stock               In company                (56) References JP-A-58-215108 (JP, A)                 JP-A-58-16396 (JP, A)                 JP-A-62-81107 (JP, A)                 Tokiko 45-35123 (JP, B1)

Claims (1)

(57)【特許請求の範囲】 １．非反転入力端子、反転入力端子及び出力端子を有
し、非反転入力端子に入力電圧が供給される差動増幅回
路と、 上記差動増幅回路の出力端子にベースが、第１の電源に
コレクタが、上記差動増幅回路の反転入力端子にエミッ
タがそれぞれ接続された第１のトランジスタと、 上記第１のトランジスタのエミッタと第２の電源との間
に接続された第１の抵抗と、 コレクタを電流出力端子とし、上記第１のトランジスタ
と同一極性の第２のトランジスタと、 上記第２のトランジスタのエミッタと第２の電源との間
に接続された第２の抵抗と、 上記第１、第２のトランジスタのベース相互間に接続さ
れたインピーダンス手段と、 上記第２のトランジスタのベースと上記第２の電源との
間に接続された定電流源 とを具備したことを特徴とする電圧−電流変換回路。 ２．前記インピーダンス手段が抵抗で構成されている特
許請求の範囲第１項に記載の電圧−電流変換回路。 ３．非反転入力端子、反転入力端子及び出力端子を有
し、非反転入力端子に入力電圧が供給される差動増幅回
路と、 上記差動増幅回路の出力端子にベースが、第１の電源に
コレクタが、上記差動増幅回路の反転入力端子にエミッ
タがそれぞれ接続された第１のトランジスタと、 上記第１のトランジスタのエミッタと第２の電源との間
に接続された第１の抵抗と、 コレクタを電流出力端子とし、ベースが上記第１のトラ
ンジスタのベースに接続され、上記第１のトランジスタ
と同一極性の第２のトランジスタと、 上記第２のトランジスタのエミッタと第２の電源との間
に接続された第２の抵抗と、 上記第１の電源と上記第２のトランジスタのエミッタと
の間に接続された定電流源 とを具備したことを特徴とする電圧−電流変換回路。(57) [Claims] A differential amplifier circuit having a non-inverting input terminal, an inverting input terminal, and an output terminal, wherein an input voltage is supplied to the non-inverting input terminal; a base at an output terminal of the differential amplifier circuit; A first transistor having an emitter connected to the inverting input terminal of the differential amplifier circuit, a first resistor connected between the emitter of the first transistor and a second power supply, and a collector A current output terminal, a second transistor having the same polarity as the first transistor, a second resistor connected between the emitter of the second transistor and a second power supply, A voltage source comprising: impedance means connected between bases of the second transistor; and a constant current source connected between the base of the second transistor and the second power supply. Flow conversion circuit. 2. 2. The voltage-current conversion circuit according to claim 1, wherein said impedance means comprises a resistor. 3. A differential amplifier circuit having a non-inverting input terminal, an inverting input terminal, and an output terminal, wherein an input voltage is supplied to the non-inverting input terminal; a base at an output terminal of the differential amplifier circuit; A first transistor having an emitter connected to the inverting input terminal of the differential amplifier circuit, a first resistor connected between the emitter of the first transistor and a second power supply, and a collector , A current output terminal, a base connected to the base of the first transistor, a second transistor having the same polarity as the first transistor, and a second transistor connected between an emitter of the second transistor and a second power supply. A voltage-current conversion circuit comprising: a connected second resistor; and a constant current source connected between the first power supply and an emitter of the second transistor.