JPH04116750A

JPH04116750A - Ｄｍａメモリ転送装置

Info

Publication number: JPH04116750A
Application number: JP23839090A
Authority: JP
Inventors: Shinichi Oshige; 大重　真一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-09-06
Filing date: 1990-09-06
Publication date: 1992-04-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、コンピュータやワードプロセッサーなどに用
いられ、ダイレクトメモリアクセス（以下、ＤＭＡと記
す）コントローラで制御されるメモリとメモリ間の高速
データ転送に関する。

従来の技術近年、コンピュータやワードプロセッサーなどの内部間
のデータ転送（たとえばフロッピーディスクドライブ、
ハードディスクドライブのデータ転送など）を行う場合
、一般にＣＰＵを用いず高速なデータ転送が可能なりＭ
Ａコントローラを用いて行われている。ＤＭＡコントロ
ーラは入出力ボート（以下Ｉ１０と記す）−メモリおよ
びメモ・リーメモリの転送が可能で、転送先のアドレス
を指定するとくメモリーメモリ転送の場合は転送元アド
レスも指定する）その後は自動的にアドレスをインクリ
メントし、設定した回数のデータ転送が終わるとその終
了を知らせてくれる。

また、近ごろではコンピュータなどで使われるアプリケ
ーションの容量に応じて使用するメモリの容量も増加の
一途をたどっているのが現状である。

そこで、近年パーソナルコンピュータなどに使われるメ
モリコントロール回路の手法の一つにインターリーブ方
式がある。

この手法は、ＤＲＡＭなどのリフレッシュメモリを使用
して高速動作をさせる場合にメモリをいくっかのバンク
に分けて、それぞれが別々に動作できるようにして、あ
るメモリアクセスサイクルの次が別のバンクへのメモリ
アクセスサイクルであった場合には、別のバンクへのア
クセスサイクルのなかに前のバンクのりカバリ−タイム
をとこの手法により、膨大なメモリを使うアプリケーシ
ョンへの高速動作を確保しようとするものである。

第４図は、従来の２バンクメモリ転送にインターリーブ
方式を用いたＤＭＡメモリ転送装置の構成を示すブロッ
ク図である。図かられかるように２つのバンクは互いに
独立であり、それぞれ別個に動作することが可能である
。

第５図は、その動作を示すタイミングチャートである。

図において、中央処理装置（以下ＣＰＵと記す）の２サ
イクルがメモリ自体の１サイクルになる。つまり、バン
クＯへのアクセスをしている間にバンク１のメモリのプ
リチャージをとり、続いてすぐにバンク１へのアクセス
があった場合には、バンク１へのアクセスの間にバンク
０のブノチャーシを稼ぐ動作である。

つまり、インターリーブがヒツトするとＣＰＵから見る
といつも０ウエイトで動作しているわけである。

発明が解決しようとする課題このような従来のＤＭＡメモリ転送方法においては、イ
ンターリーブを用いて高速化しても、第４図に示したよ
うに、メモリーメモリ転送はｌ１０−メモリ転送と比較
すると、ＤＭＡコントローラのチャネルを２つ使用する
という不合理と、第６図に示すように転送元のメモリの
アドレスと転送先のメモリのアドレスをそれぞれバスに
出力しなければならないという性質から、サイクルは２
回にわたり、転送時間が２倍かかるという問題点があっ
た。

また、メモリはいくつかのバンクに分けられ、それぞれ
別々に動けるにもかかわらず、現在のＤＭＡでのメモリ
ーメモリ転送は、一つのサイクルで−つのバンクにしか
アクセスに行かないという大きな無駄があった。

本発明は上記問題を解決するもので、一つのＤＭＡＣが
１サイクルで転送元と転送先の両方のバンクをアクセス
するＤ　Ｍ　Ａメモリ転送装置を提供することを目的と
する。

課題を解決するための手段本発明は上記目的を達成するために、データを入出力す
るデータバスを少な（とも有する中央処理装置ＣＰＵと
、前記データバスを共有する複数の独立したメモリバン
クと、前記メモリバンクのデータの入出力を前記ＣＰＵ
と独立して制御するダイレクトメモリアクセスコントロ
ーラＤＭＡＣとを備えたメモリ装置において、前記ＤＭ
ＡＣの出力する許可信号ＤＡＣＫのタイミングでインク
リメントするアドレス信号を発生するアドレス手段を設
け、前記ＣＰＵは初期設定動作で使用するメモリバンク
の指定と前記ＤＭＡＣの圧）するアドレス信号の開始ア
ドレスと前記アドレス手段の出力するアドレスの開始ア
ドレスとをそれぞれ設定し、その設定後において、前記
ＤＭＡＣは転送元メモリバンクに前記許可信号ＤＡＣＫ
とアドレスを供給し、前記ＤＡＣＫのタイミングでアド
レスをインクリメントしながら転送元のデータを開始ア
ドレスから順次に前記データバスに読み出すとともに、
前記転送先メモリバンクは前記ＤＡＣＫと前記アドレス
手段のアドレス出力とを入力し、そのアドレスが前記Ｄ
ＡＣＫのタイミングでインクリメントされることにより
、転送元がデータバスにデータを乗せるに同期してその
データを取り込み、開始アドレスから順次書き込むもの
とするＤＭＡメモリ転送装置とする。

作用本発明は上記した構成により、転送元バンクのデータが
ＣＰＵのデータバスのＩ１０端子を経由して転送先バン
クに転送される（ＣＰＵは読み込まない）ことで、メモ
リーメモリ転送があたかもメモリー１１０転送のように
実行される。ＣＰＵの初期条件設定動作により、ＤＭＡ
Ｃの出力するアドレスの開始アドレスとアドレス手段の
出力するアドレスの開始アドレスを設定する。設定以降
はＣＰＵはバスをＤＭＡＣに開放して制御を離れ、ＤＭ
ＡＣがアドレス信号と許可信号ＤＡＣＫを転送元メモリ
バンクに入力し、ＤＡＣＫのタイミングでインクリメン
トするアドレスでデータを開始アドレスから順次データ
バスに出力するとともに、転送先メモリバンクは前記ア
ドレス手段のインクリメントするアドレスを与えられな
がら、バス上のデータを取り込んで開始アドレスから順
次記録する。

実施例以下、本発明の一実施例のＤＭＡメモリ転送装置につい
て、図面を参照しながら説明する。第１図は本発明の一
実施例のＤＭＡメモリ転送装置の構成を示すブロック図
であり、第２図は本発明の実施例におけるメモリバンク
の構成を示すブロック図である。第１図および第２図に
おいて構成要素を説明すると、１はデータバス３を備え
た中央処理装置ＣＰＵであり、２は前記ＣＰＵと独立し
てバンクメモリ１０〜１５のデータ入出力を制御できる
ＤＭＡＣである。バンクメモリ１０〜１５はそれぞれ独
立して動作できる（制御が独立している〉メモリで、メ
モリーメモリ間転送においては、その内の任意の一つが
転送元となり、他の内の一つが転送先となる。アドレス
手段２０におけるロード機能付きカウンタ１６は前記Ｃ
ＰＵの初期設定により、そのカウント初期値がロードし
て設定され゛るカウンタで、そのカウント値がアドレス
としてアドレスセレクタ１７に出力される。セレクタ１
７はシステムのアドレスバスとカウンタ１６の出力の２
種類の入力の切り替えをＤＭＡコントローラ２からの許
可信号９により行なってローカルアドレス１９を出力す
る。２１はＣＰＵおよびＤＭＡコントローラからのアク
セスを受けてメモリに対してＲＡＳ、ＣＡＳ、コマンド
を発生するメモリコントローラ回路である。また、６は
ＣＰＵからのアクセスでどのバンクをＩ１０経由でＤＭ
Ａ転送を行うかをセットするＤＭＡバンクレジスタ、７
は前記ＤＭＡバンクレジスタにセットされた値によりＤ
ＭＡコントローラがらの許可信号（ＤＡＣＫ信号）８の
タイミングで、各メモリバンクへＤＡＣＫ信号をだすＤ
ＭＡバンクセレクタである。

以上の構成要素による装置の各構成要素の関連動作につ
いて、転送元メモリから転送先メモリにデータ転送を行
う例で、以下に説明する。

転送元メモリバンクを１０とし、転送先メモリバンクを
１３とすると、転送先メモリ１３の開始アドレスをロー
ド機能付きカウンタ１６にＣＰＵＩより初期値として設
定する。ＤＭＡバンクレジスタ６には、メモリバンク１
３を選ぶためにそのコードをかく。また、ＤＭＡコント
ローラ２にはメモリー１１０転送のモード指定と転送元
先アドレスをＣＰＵより設定する。このとき、転送先メ
モリ１３はＩｌｏとして扱われ、ＤＭＡコントローラ２
からソフトによる転送要求信号（使用するチャネルは１
つ）が出力されると、ＤＭＡコントローラ２はバスを獲
得したのちに、許可信号４（ＤＡＣＫ）が返される。Ｄ
ＭＡバンクセレクタ７はＤＭＡバンクレジスタ６にセッ
トされたコードをデコードして、ＤＡＣＫによりそのタ
イミングでメモリバンク１３に対して転送要求信号９（
ローカルＤＡＣＫ）を出力する。この信号を用いてセレ
クタ１７を切り替え、転送先メモリ１３のローカルアド
レスにロード機能付カウンタのカウンタ１６の初期値が
出力される。また、システムアドレスバスにはＤＭＡコ
ントローラ２より転送元先アドレスが出力されている。

上記した動作により、メモリバンクａはデータを出力し
、メモリバンクｅはＤＡＣＫ信号によりデータを書き込
む。

一方、１回目の転送サイクルが終了して許可信号がネゲ
ートされると、そのエツジでカウンタ１６が１だけ繰り
上げられ、カウンタ出力１８は先はどの値に１を加えた
ものになる。２回目の転送が始まると１回目と同じ手順
でローカルアドレス１９には開始アドレスに＋１したア
ドレスが出力され、アドレスバスにはＤＭＡコントロー
ラ２により＋１されたアドレスが出力されて２回目のサ
イクルが終了する。以下、同様に転送サイクルとともに
アドレスバス、ローカルアドレスバスが繰り上げられ、
目的のメモリーメモリ転送が終了する。

このように本発明の実施例のＤＭＡメモリ転送装置によ
れば、転送先のアドレス発生手段としてメモリバンクに
ロード機能付きカウンタを設け、ＣＰＵの初期設定で書
き込み開始アドレスをカウンタに設定し、ＤＭＡＣのＤ
ＡＣＫ信号のタイミングにより転送元のアドレスに合わ
せてインクリメントするものとし、また、バンクセレク
ト手段としてＤＭＡバンクレジスタとＤＭＡセレクタと
を設け、ＣＰＵの初期設定で転送先にＤＡＣＫ信号を選
択的に与えるものとすることで、ＤＭＡ　Ｃは転送元の
アドレスを指定するだけでメモリーメモリ転送ができ、
一つのＤＭＡＣにより１サイクルでメモリーメモリ転送
が可能となる。

なお、転送元アドレスをカウンタで設定し、転送先アド
レスをＤＭＡＣで設定してもよいことはいうまでもない
。

発明の効果以上の実施例から明らかなように、複数のバンクメモリ
のデータバスをＣＰＵの同一データパスに接続し、アド
レス手段を設け、前記アドレス手段はＣＰＵの初期設定
で転送元（または転送先）アドレスの開始アドレスを設
定され、ＤＭＡＣの許可信号（ＤＡＣＫ）のタイミング
インクリメントしてアドレスを与え、ＤＭＡＣは転送元
（または転送先）の開始アドレスをＣＰＵで初期され、
許可信号（ＤＡＣＫ）のタイミングでインクリメントし
てアドレスを与えるものとすることで、っのＤＭＡＣが
転送元または転送先アドレスを指定するだけでメモリー
メモリ転送が１サイクルで可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例のＤＭＡメモリ転送装置の構
成を示すブロック図、第２図は本発明の一実施例におけ
るメモリバンクの構成を示すブロック図、第３図は本発
明の実施例の動作を示すタイミングチャート、第４図は
従来のインターリーブ方式を使用したＤＭＡメモリ転送
装置の構成を示すブロック図、第５図は同装置のメモリ
ーメモリ転送の動作を示すタイミングチャート、第６図
は同装置のメモリー１１０転送の動作を示すタイミング
チャートである。１・・・・・・中央処理装置ＣＰＵ、２・・・・・・ダ
イレクトメモリコントローラＤＭＡＣｌ３・・・・・・
アドレスバス、５・・・・・・データバス、８，９・・
・・・・許可信号ＤＡＣＫ、１０〜１５・・・・・・メ
モリバンク、２０・・・・・・アドレス手段。代理人の氏名　弁理士小鍜治明　ほか２６第図２Ｏ−７）”Ｌス＋すλ Ｂ、’ｒ−訂引ＨＤ木に第図第図Ｉｖイクルイ寸４フル

Claims

【特許請求の範囲】

（１）データを入出力するデータバスを少なくとも有す
る中央処理装置ＣＰＵと、前記データバスを共有する複
数の独立したメモリバンクと、前記メモリバンクのデー
タの入出力を前記ＣＰＵと独立して制御するダイレクト
メモリアクセスコントローラＤＭＡＣとを備えたメモリ
装置において、前記ＤＭＡＣの出力する許可信号ＤＡＣ
Ｋのタイミングでインクメントするアドレス信号を発生
するアドレス手段を設け、前記ＣＰＵは初期設定動作で
使用するメモリバンクの指定と前記ＤＭＡＣの出力する
アドレス信号の開始アドレスと前記アドレス手段の出力
するアドレスの開始アドレスとをそれぞれ設定し、その
設定後において、前記ＤＭＡＣは転送元メモリバンクに
前記許可信号ＤＡＣＫとアドレスを供給し、前記ＤＡＣ
Ｋのタイミングでアドレスをインクリメントしながら転
送元のデータを開始アドレスから順次に前記データバス
に読み出すとともに、前記転送先メモリバンクは前記Ｄ
ＡＣＫと前記アドレス手段のアドレス出力とを入力し、
そのアドレスが前記ＤＡＣＫのタイミングでインクリメ
ントされることにより、転送元がデータバスにデータを
乗せるに同期してそのデータを取り込み、開始アドレス
から順次書き込むものとするＤＭＡメモリ転送装置。
（２）アドレス手段をロード機能付カウンタとアドレス
セレクタとで構成し、前記ロード機能付カウンタはカウ
ント値をアドレスとして出力し、ＣＰＵの初期設定でカ
ウント開始値を設定され、カウント出力がＤＡＣＫ信号
のタイミングでインクリメントするものとし、前記アド
レスセレクタは前記カウンタの出力とアドレスバスのア
ドレスとを入力し、前記ＤＡＣＫ信号のタイミングによ
り前記カウント出力をアドレスバスのアドレスの代わり
にメモリに供給するものとする請求項（１）記載のＤＭ
Ａメモリ転送装置。
（３）ＤＭＡＣが転送先メモリバンクのアドレスを制御
し、アドレス手段が転送元メモリバンクのアドレスを制
御するものとする請求項（１）または（２）記載のＤＭ
Ａメモリ転送装置。
（４）請求項（１）ないし（３）記載のＤＭＡメモリ転
送装置において、ＤＭＡバンクレジスタとＤＭＡバンク
セレクタを設け、前記ＤＭＡバンクレジスタはＣＰＵの
初期設定で使用するメモリバンクを指定するコードが設
定されるものとし、前記ＤＭＡバンクセレクタは前記バ
ンクレジスタの指定するメモリバンクにＤＡＣＫ信号を
出力するものとするＤＭＡメモリ転送装置。