JPH04115368A - Bundle wire detecting device - Google Patents
Bundle wire detecting deviceInfo
- Publication number
- JPH04115368A JPH04115368A JP2236585A JP23658590A JPH04115368A JP H04115368 A JPH04115368 A JP H04115368A JP 2236585 A JP2236585 A JP 2236585A JP 23658590 A JP23658590 A JP 23658590A JP H04115368 A JPH04115368 A JP H04115368A
- Authority
- JP
- Japan
- Prior art keywords
- pin pairs
- pin
- bundle wire
- angle
- pairs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 4
- 239000000284 extract Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 3
- 230000001174 ascending effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は束線検出装置、特にプリント基板の束線の自動
配線設計に適用しうる束線検出装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a bundled wire detection device, and particularly to a bundled wire detection device that can be applied to automatic wiring design of bundled wires on a printed circuit board.
従来の束線検出装置は、ＣＰＵ、メモリ、ＣＲＴ、キー
ボードおよびポインティングデバイスで構成されるコン
ピュータ上で動作するＣＡＤシステムと、プリント基板
上のピンペアをＣＲＴ上に表示する工程と、プリント基
板設計者が目視で束線と認識したピンペア群をポインテ
ィングデバイスで指定す手段とを含んで構成される。Conventional bundled wire detection devices require a CAD system that operates on a computer consisting of a CPU, memory, CRT, keyboard, and pointing device, a process for displaying pin pairs on a printed circuit board on a CRT, and a printed circuit board designer. and means for specifying, with a pointing device, a group of pin pairs that are visually recognized as bundled wires.
第６図はＣＰＵ、メモリ、ＣＲＴ、キーボードおよびポ
インティングデバイスで構成される従来の束線検出装置
を含むコンピュータ上で動作するＣＡＤシステムの構成
図である。第６図においてメモリ６１はＣＡＤシステム
のプログラムおよびピンペアデータを含むプリント基板
データを記憶する部分、ＣＰＵ６２はメモリ６１内のＣ
ＡＤプログラムを実行する部分、キーボード６３および
ポインティングデバイス６４はプリント基板設計者の入
力を受付ける部分、ＣＲＴ６５はプリント基板データを
表示する部分である。FIG. 6 is a block diagram of a CAD system operating on a computer including a conventional wire bundle detection device composed of a CPU, memory, CRT, keyboard, and pointing device. In FIG. 6, a memory 61 is a part that stores CAD system programs and printed circuit board data including pin pair data, and a CPU 62 is a part of the memory 61 that stores printed circuit board data including programs and pin pair data.
The keyboard 63 and pointing device 64 are the parts that execute the AD program, the parts that accept input from the printed circuit board designer, and the CRT 65 is the part that displays the printed circuit board data.
第７図は第６図の従来の束線検出装置においてプリント
基板上のピンペアをＣＲＴ上に表示した模式図である。FIG. 7 is a schematic diagram in which pin pairs on a printed circuit board are displayed on a CRT in the conventional wire bundle detection device shown in FIG.
ＣＰ［Ｊ６２はＣＲＴ６５にメモリ６１内のピンペアデ
ータを含むプリント基板データを表示する。ピン８ｏ、
８１．８２．８３．８４．８５．８６．８７．８８．８
９はプリント基板上の部品ピン、ピンペア７ｏ、７１．
７２．７３．７４．７５．７６．７７．７８．７９はプ
リント基板上で配線が必要な２点間をその間を結ぶ線分
で表示したものである。CP[J62 displays printed circuit board data including pin pair data in memory 61 on CRT 65. pin 8o,
81.82.83.84.85.86.87.88.8
9 are component pins on the printed circuit board, pin pairs 7o, 71.
72, 73, 74, 75, 76, 77, 78, 79 are displayed by line segments connecting two points on the printed circuit board that require wiring.
第８図は第６図従来の束線検出装置においてプリント基
板設計者が目視で束線と認識したピンペア群をポインテ
ィングデバイスで指定した模式図である。第８図におい
てプリント基板設計者はＣＲＴ６５に表示されたピンペ
ア７ｏがら７９を目視で確認し、束線と認識したビンペ
ア７２．７３．７４．７５．７６の始点であるピン８２
．８３．８４．８５．８６をポインティングデバイス６
４で束線指定枠９０を指定してＣＰＵ６２に検出した束
線の情報を与える。FIG. 8 is a schematic diagram in which a printed circuit board designer uses a pointing device to designate a group of pin pairs that are visually recognized as bundled wires in the conventional wire bundle detection device shown in FIG. In FIG. 8, the printed circuit board designer visually confirmed 79 among the pin pairs 7o displayed on the CRT 65, and pin 82, which is the starting point of the bin pair 72, 73, 74, 75, 76, which was recognized as a bundle line.
．． 83.84.85.86 pointing device 6
4, the wire bundle designation frame 90 is designated and information on the detected wire bundle is provided to the CPU 62.
上述した従来の束線検出装置は、自動配線の前に人手で
束線の指定を行わなければならず、束線の指定をプリン
ト基板設計者が目視で行うため束線の検出に人手の工数
がかかるという欠点がある。The conventional bundled wire detection device described above requires manual designation of bundled wires before automatic wiring, and since the bundled wires are designated visually by the printed circuit board designer, it takes a lot of manual labor to detect bundled wires. The disadvantage is that it takes a lot of time.
本発明の束線検出装置は、ＣＰＵ、メモリ、ＣＲＴ、キ
ーボードおよびポインティングデバイスを有して構成さ
れるコンピュータ上で動作するＣＡＤシステムに含まれ
る束線検出装置において、プリント基板上のピンペアを
部品単位に抽出するピンペア抽出手段と、この部品から
ピンペアをＸ軸からの角度の小さい順にソートするソー
ト手段と、束線と認める隣り合うビンペアの角度差を入
力する角度差入力手段と、前記ソート手段でソートした
隣り合うピンペアの角度差が前記角度差入力手段から入
力した角度差より小さいピンペアを束線としてグループ
化するグループ化手段とを含むことにより構成される。The bundled wire detection device of the present invention is a bundled wire detection device included in a CAD system that operates on a computer including a CPU, memory, CRT, keyboard, and pointing device. a sorting means for sorting pin pairs from this component in descending order of angle from the X-axis; and an angle difference input means for inputting an angular difference between adjacent pairs of bins recognized as bundled lines; and a grouping means for grouping pin pairs whose angle difference between sorted adjacent pin pairs is smaller than the angle difference input from the angle difference input means as a bundle line.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の構成図で、ピンペア抽出手
段１１、角度算定手段１２、ピンペアソート手段１３お
よび束線グループ化手段１４を含んで構成され、第６図
のＣＡＤシステムに付加された場合を示している。従っ
て本実施例の各手段はプログラムにより構成されＣＡＤ
プログラムと共にメモリ６１に格納される。またメモリ
６１にはプリント基板データも格納され、ＣＰＵ６２に
よりメモリ６１のＣＡＤプログラムが動作されてＣＲＴ
６５にこのプリント基板データが表示され、キーボード
６３またはボインティングデーバイス６４によるＣＡＤ
システム操作者の束線検出プログラムを起動する入力を
受け、メモリ６１のプリント基板データを操作して束線
を検出する。FIG. 1 is a block diagram of an embodiment of the present invention, which includes pin pair extraction means 11, angle calculation means 12, pin pair sorting means 13, and wire bundle grouping means 14. The case where it is added is shown. Therefore, each means of this embodiment is configured by a program and CAD
It is stored in the memory 61 along with the program. The memory 61 also stores printed circuit board data, and the CPU 62 operates the CAD program in the memory 61 to
This printed circuit board data is displayed on 65, and CAD using keyboard 63 or pointing device 64 is displayed.
Upon receiving an input from the system operator to start the bundled wire detection program, the printed circuit board data in the memory 61 is operated to detect bundled wires.
第２図はプリント基板上のピンペアを部品単位に抽出す
る第１図のピンペア抽出手段１１を説明するための図で
ある。ピンペア抽出手段１１は部品２１のピン２０１．
２０２．２０３．２０４．２０５．２０６．２０７の中
心座標とビンペアの端点座標とが一致するピンペア２１
１．２１２．２１３．２１４．２１５．２１６．２１７
を部品２１のピンペアとして抽出する。第２図において
ビンペア２２１．２２２．２２３は部品２２のピン２３
１．２３２．２３３を始点とするため部品２１のビンペ
アとしては抽出しない。FIG. 2 is a diagram for explaining the pin pair extracting means 11 of FIG. 1 which extracts pin pairs on a printed circuit board for each component. The pin pair extracting means 11 extracts pins 201 .
Pin pair 21 where the center coordinates of 202.203.204.205.206.207 and the end point coordinates of the bin pair match
1.212.213.214.215.216.217
is extracted as a pin pair of component 21. In FIG. 2, the bin pair 221.222.223 is the pin 23 of the component 22
Since 1.232.233 is the starting point, it is not extracted as a bin pair of component 21.
第３図および第４図はぞれぞれ部品がらのビンペアをＸ
軸からの角度の小さい順にソートするための角度算定手
段１２およびピンペアソート手段１３を説明するための
図である。第３図において角度３１，３２．３３．３４
．３５．３６．３７はそれぞれピンペア２１１．２１２
．２１３．２１４．２１５．２１６．２１７が始点とす
る部品２１のピン２０１．２０２．２０３．２０５．２
０５．２０６．２０７を通るＸ軸となす角度で、角度算
定手段１２によって算出される。ピンペアソート手段１
３はピンペア２１１．２１２．２１３．２１４．２１５
．２１６．２１７を角度３１．３２．３３．３４．３５
．３６．３７の小さい順にソートし、メモリ６１に第４
図に示すデータを作成する。第４図においてメモリ１１
に作成された配列４１の各構成要素はピンペア２１１と
角度３１、ピンペア２１２と角度３２、・・・ピンペア
２１７と角度３７を関連付けて角度の小さい順に、ピン
ペア２１３．２１２．２１１．２１４．２１７．２１６
．２１５の順番で並べられている。Figures 3 and 4 show bin pairs of parts respectively.
FIG. 3 is a diagram for explaining angle calculation means 12 and pin pair sorting means 13 for sorting in descending order of angle from the axis. In Fig. 3 angles 31, 32, 33, 34
．． 35, 36, 37 are pin pairs 211, 212 respectively
．． Pin 201.202.203.205.2 of part 21 with starting point 213.214.215.216.217
05.206.207, and is calculated by the angle calculation means 12. Pin pair sorting means 1
3 is pin pair 211.212.213.214.215
．． 216.217 to angle 31.32.33.34.35
．． 36.37 sorted in descending order and stored in memory 61 as the fourth
Create the data shown in the figure. In FIG. 4, memory 11
Each component of the array 41 created in 213, 212, 211, 214, 217, . 216
．． They are arranged in the order of 215.
第５図は第１図の束線グループ化手段１４がソートされ
た隣り合うピンペアの角度差が限界値として入力された
角度差以内であるピンペアを束線としてグループ化する
手段を説明するための図である。限界値としての角度差
はキーボード６３からＣＡＤシステム操作者により入力
された値を用いる。グループ化手段１４は第５図におけ
る配列４１の隣り合う構成要素の角度差である（角度３
３−角度３２）、（角度３２−角度３１）、（角度３１
−角度３４）、（角度３４−角度３７）、（角度角度３
７−角度３６）、（角度３６−角度３５）、（３６０°
−角度３５十角度３３）を計算し、その値が限界値以内
である構成要素のピンペアを束線を構成するグループと
して検出する０例えば角度差の限界値が５°、（角度３
３−角度３２）が３°、（角度３２−角度３１）が４°
、（角度３１−角度３４）が３０°、（角度３４−角度
３７）が９０°、（角度３７−角度３６）が３°、（角
度３６−角度３５）が４°、（３６０度−角度３５＋角
度３３）が２２６°と仮定すると、ピンペア２１１．２
１２．２１３を第１グループ、ピンペア２１４を第５グ
ループ、ピンペア２１５．２１６．２１７を第３グルー
プとグループ化する。束線は２本以上のピンペアからな
るピンペアグループであるので、ピンペア２１１．２１
２．２１３と、ピンペア２１５．２１６．２１７の２グ
ループを束線として検出する。FIG. 5 is a diagram illustrating a means for grouping pin pairs as bundled wires, in which the angle difference between sorted adjacent pin pairs is within the angle difference input as a limit value, by the wire bundle grouping means 14 of FIG. 1. It is a diagram. The value input by the CAD system operator from the keyboard 63 is used as the angular difference as the limit value. The grouping means 14 is the angular difference between adjacent components of the array 41 in FIG.
3 - Angle 32), (Angle 32 - Angle 31), (Angle 31
- angle 34), (angle 34 - angle 37), (angle angle 3
7 - Angle 36), (Angle 36 - Angle 35), (360°
- Calculate the angle 35 + angle 33) and detect the component pin pair whose value is within the limit value as a group constituting the wire bundle 0 For example, if the limit value of the angle difference is 5°, (angle 3
3 - Angle 32) is 3°, (Angle 32 - Angle 31) is 4°
, (angle 31 - angle 34) is 30 degrees, (angle 34 - angle 37) is 90 degrees, (angle 37 - angle 36) is 3 degrees, (angle 36 - angle 35) is 4 degrees, (360 degrees - angle 35 + angle 33) is 226°, pin pair 211.2
12.213 is grouped as a first group, pin pair 214 is grouped as a fifth group, and pin pair 215.216.217 is grouped as a third group. A wire bundle is a pin pair group consisting of two or more pin pairs, so pin pair 211.21
Two groups of pin pairs 2.213 and 215.216.217 are detected as bundled wires.
以上説明したように本発明の束線検出装置は、同一方向
へ向うピンペアを一定の限界内の方向角度差から選択し
てグループ化して束線の検出を行うため、自動配線の前
に人手で束線の指定を行う必要がなく、束線の指定をプ
リント基板設計者が目視で行うための人手の工数を必要
としなくなるという効果がある。As explained above, the wire bundle detection device of the present invention selects and groups pin pairs facing in the same direction based on the direction angle difference within a certain limit to detect bundled wires. There is no need to specify bundled wires, and the printed circuit board designer does not need to manually designate bundled wires visually.
第１図は本発明の一実施例の構成図、第２図は第１図の
ピンペア抽出手段を説明するための図、第３図は、第１
図の角度算定手段を説明するための図、第４図は第１図
のピンペアソート手段を説明するための図、第５図は第
１図の束線グループ化手段を説明するための図、第６図
は従来の束線検出装置を含むＣＡＤシステムの構成図、
第７図は第６図の束線検出装置がプリント基板上のピン
ペアをＣＲＴ上に表示した模式図、第８図は第７図のＣ
ＲＴ上の模式図にピンペア群を指定した模式図である。
１１・・・ピンペア抽出手段、１２・・・角度算定手段
、１３・・ピンペアソート手段、１４・・・束線グルー
プ化手段、６３・・・メモリ、６２・・・ＣＰＵ、６３
・・・キーボード、６４・・・ポインティングデバイス
、６５・・・ＣＲＴ。FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a diagram for explaining the pin pair extraction means of FIG. 1, and FIG.
4 is a diagram for explaining the pin pair sorting means in FIG. 1, and FIG. 5 is a diagram for explaining the wire bundle grouping means in FIG. 1. , FIG. 6 is a configuration diagram of a CAD system including a conventional wire bundle detection device,
Figure 7 is a schematic diagram of the wire bundle detection device shown in Figure 6 displaying pin pairs on a printed circuit board on a CRT, and Figure 8 is a schematic diagram of the CRT shown in Figure 7.
It is a schematic diagram in which pin pair groups are specified in the schematic diagram on RT. DESCRIPTION OF SYMBOLS 11... Pin pair extraction means, 12... Angle calculation means, 13... Pin pair sorting means, 14... Wire bundle grouping means, 63... Memory, 62... CPU, 63
...keyboard, 64...pointing device, 65...CRT.
Claims (1)
ングデバイスを有して構成されるコンピュータ上で動作
するＣＡＤシステムに含まれる束線検出装置において、
プリント基板上のピンペアを部品単位に抽出するピンペ
ア抽出手段と、この部品からピンペアをＸ軸からの角度
の小さい順にソートするソート手段と、束線と認める隣
り合うピンペアの角度差を入力する角度差入力手段と、
前記ソート手段でソートした隣り合うピンペアの角度差
が前記角度差入力手段から入力した角度差より小さいピ
ンペアを束線としてグループ化するグループ化手段とを
含むことを特徴とする束線検出装置。In a wire bundle detection device included in a CAD system that operates on a computer configured with a CPU, memory, CRT, keyboard, and pointing device,
A pin pair extraction means for extracting pin pairs on a printed circuit board for each component, a sorting means for sorting pin pairs from this component in descending order of the angle from the X axis, and an angular difference for inputting the angular difference between adjacent pin pairs that are recognized as bundled lines. input means;
A wire bundle detection device comprising: a grouping means for grouping pin pairs as bundle wires in which the angle difference between adjacent pin pairs sorted by the sorting means is smaller than the angle difference input from the angle difference input means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236585A JPH04115368A (en) | 1990-09-06 | 1990-09-06 | Bundle wire detecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236585A JPH04115368A (en) | 1990-09-06 | 1990-09-06 | Bundle wire detecting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04115368A true JPH04115368A (en) | 1992-04-16 |
Family
ID=17002816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236585A Pending JPH04115368A (en) | 1990-09-06 | 1990-09-06 | Bundle wire detecting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04115368A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204349A (en) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | Layout design program, recording medium with the same program recorded, layout design method and layout design device |
| US8832630B2 (en) | 2011-07-28 | 2014-09-09 | Fujitsu Limited | Apparatus and method for aiding in designing electronic circuits |
-
1990
- 1990-09-06 JP JP2236585A patent/JPH04115368A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204349A (en) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | Layout design program, recording medium with the same program recorded, layout design method and layout design device |
| US8832630B2 (en) | 2011-07-28 | 2014-09-09 | Fujitsu Limited | Apparatus and method for aiding in designing electronic circuits |
| US9275183B2 (en) | 2011-07-28 | 2016-03-01 | Fujitsu Limited | Apparatus and method for aiding in designing electronic circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856640B2 (en) | Logic schematic editor system | |
| JPH01131963A (en) | Automatic generating system for configuration connecting constitution | |
| GB2136173A (en) | Device traces flow of executed instructions | |
| JPH04115368A (en) | Bundle wire detecting device | |
| JP2542784B2 (en) | Automatic parts recognition device | |
| JPH04111074A (en) | Substrate circuit wiring processing device for packaging design of logic circuit | |
| JP3204715B2 (en) | Automatic wiring method | |
| JP2753090B2 (en) | Shortest distance and shortest route calculation device | |
| JP3248800B2 (en) | Circuit diagram creation device and circuit diagram creation method | |
| JPH04205473A (en) | Device for detecting wiring route correcting position | |
| JPH01106265A (en) | Method for specifying ordering of automatic wiring network | |
| JPH0311469A (en) | Circuit diagram generating system | |
| JPH04170680A (en) | Interactive type wiring route correcting device and its correcting method | |
| JPH03201069A (en) | Circuit module diagram processor | |
| JPH08287116A (en) | Electronic circuit diagram generating device | |
| JPH05189224A (en) | Management system for processing method | |
| JPH04165469A (en) | Circuit diagram display device | |
| CN110457720A (en) | The execution method that plate member checks device, checks device and checks system | |
| JPH02217967A (en) | Parts arrangement system for printed wiring board design system | |
| JPH07113929B2 (en) | Dimension inspection device | |
| JPH01226079A (en) | Image processing method, its device and image processing system having image processor | |
| JPH01197880A (en) | Circuit drawing displaying system | |
| JPH0581371A (en) | Drawing generating device | |
| JPH0581388A (en) | Graphic information display function insepcting system | |
| JP2000047716A (en) | Error information display method and sequencer control program generating device |