JPH08287116A - Electronic circuit diagram generating device - Google Patents

Electronic circuit diagram generating device

Info

Publication number
JPH08287116A
JPH08287116A JP7115120A JP11512095A JPH08287116A JP H08287116 A JPH08287116 A JP H08287116A JP 7115120 A JP7115120 A JP 7115120A JP 11512095 A JP11512095 A JP 11512095A JP H08287116 A JPH08287116 A JP H08287116A
Authority
JP
Japan
Prior art keywords
pin
name
circuit diagram
terminal
coordinates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7115120A
Other languages
Japanese (ja)
Inventor
Mitsunori Katsu
満徳 勝
Hiroyuki Mitsui
博之 三ツ井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP7115120A priority Critical patent/JPH08287116A/en
Publication of JPH08287116A publication Critical patent/JPH08287116A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE: To automatically and accurately arrange pins on a wired terminal by fetching terminal coordinates of selected wires and arranging the pins on the fetched coordinates. CONSTITUTION: An 'automatic pin arrangement mode' is set for pin arrangement and (n) wires 5 where the pins of a symbol 1 are arranged are picked with a mouse and selected in order, for example, from the left end to the right end. The terminal coordinates of the (n) selected wires are read sequentially and stores in a memory. At the same time, a discrimination between an input wire and an output wire is stored, wire by wire. Then text input for the pin names of the (n) selected wires is performed. The pin name length of the wire which is inputted firstly is inputted. A pin is arranged on the terminal coordinates of the 1st wire and the pin name is also arranged at a coordinate point at a previously set isolation distance from the coordinates. A similar processing is repeated thereafter to complete pin arrangement and pin name arrangement to all the (n) selected wire terminals.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、CAD装置等で実現さ
れる電気回路図作成装置に係り、特に先端にピン配置す
べき配線を選択することにより、その配線端末(先端)
にピンが自動配置され、配線端末の近傍にピン名が自動
配置されるようにした電気回路図作成装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electric circuit diagram generator realized by a CAD device or the like, and in particular, by selecting a wiring to be pin-disposed at the tip, its wiring terminal (tip).
The present invention relates to an electric circuit diagram creation device in which pins are automatically arranged and pin names are automatically arranged in the vicinity of wiring terminals.

【0002】[0002]

【従来の技術】従来の電気回路図作成用のCAD装置で
は、ライブラリから取り出された回路シンボル又は新た
に作成した回路シンボルをモニタ上で配置することより
その回路シンボルを配置し、このようにした配置した回
路シンボルの端子から配線を引き出して配置し、その配
線の端末に入力又は出力のピンを配置するとともに、そ
のピン配置された位置の近傍にピン名を配置して、回路
図を作成していた。
2. Description of the Related Art In a conventional CAD device for creating an electric circuit diagram, a circuit symbol taken out from a library or a newly created circuit symbol is arranged on a monitor to arrange the circuit symbol. Draw out the wiring from the terminal of the placed circuit symbol, place the input or output pin at the terminal of the wiring, and place the pin name near the position where the pin is placed to create the circuit diagram. Was there.

【0003】以下、詳しく説明する。図6はCAD装置
のシステムを示す図であって、このシステムは、コンピ
ュータ21、操作用のキーボード22、操作用のマウス
23、処理表示用のモニタ24、ワーク用等の内部標準
メモリ25、回路シンボルのデータ(ライブラリ)が格
納されるシンボルデータメモリ(又はハードディスク)
26、作成した或いは作成途中の回路データが格納され
るメモリ(又はハードディスク)27等からなる。
A detailed description will be given below. FIG. 6 is a diagram showing a system of a CAD device, which includes a computer 21, a keyboard 22 for operation, a mouse 23 for operation, a monitor 24 for processing display, an internal standard memory 25 for work and the like, a circuit. Symbol data memory (or hard disk) that stores symbol data (library)
26, a memory (or a hard disk) 27 in which circuit data created or in the process of being created is stored.

【0004】電気回路図作成の操作では、シンボルデー
タメモリ26内のシンボルライブラリから、例えば図5
に示すように、まず、回路シンボル11を取り出す。こ
のシンボル11には、端子名「I1」〜「I6」が付け
られた入力端子12、端子名「O1」〜「O6」の出力
端子13が備わっている。このシンボル11を取り出し
てモニタ装置24の画面の回路図面上で所定位置(座
標)に配置し、そのシンボル11の入力端子12の端子
名「I1」〜「I6」の端子から配線14を、また出力
端子13の端子名「01」〜「02」の端子から配線1
4を、おのおの必要長だけ引き出して配線し配置する。
In the operation of making an electric circuit diagram, for example, from the symbol library in the symbol data memory 26, as shown in FIG.
First, the circuit symbol 11 is taken out as shown in FIG. The symbol 11 is provided with an input terminal 12 having terminal names “I1” to “I6” and an output terminal 13 having terminal names “O1” to “O6”. The symbol 11 is taken out and placed at a predetermined position (coordinates) on the circuit diagram on the screen of the monitor device 24, and the wiring 14 is connected from the terminals of the input terminals 12 of the symbol 11 having terminal names “I1” to “I6”. Wiring 1 from the terminals with the terminal names "01" to "02" of the output terminal 13
Pull out 4 and wire and arrange the required length.

【0005】次に、端子名「I1」の配線14の先端を
マウス23でピックしてピン15の配置位置(座標)を
決め、入力ピン/出力ピンの区別(ピン属性)を指示
(例えば、このとき属性メニューを表示してこれを選
択)し、ピン名のテキスト入力を行なう。ここでは、ピ
ン属性を「入力ピン」とし、ピン名を「IN1」とす
る。これによって、ピン名「IN1」の入力ピン15が
設定される。
Next, the tip of the wire 14 having the terminal name "I1" is picked with the mouse 23 to determine the arrangement position (coordinates) of the pin 15, and the input pin / output pin distinction (pin attribute) is designated (for example, At this time, display the attribute menu and select it) and enter the text of the pin name. Here, the pin attribute is “input pin” and the pin name is “IN1”. As a result, the input pin 15 having the pin name "IN1" is set.

【0006】以後、ピン名「IN2」〜「IN6」の入
力ピン15について、またピン名「OUT1」、「OU
T2」の出力ピン16についても同様にその属性決定や
配置を行なう。
Thereafter, for the input pins 15 having the pin names "IN2" to "IN6", the pin names "OUT1", "OU"
Similarly, the attribute of the output pin 16 of "T2" is determined and arranged.

【0007】[0007]

【発明が解決しようとする課題】しかし、上記のような
ピン配置手法では、配線14の端末をピックする必要が
あるので、手間がかかり設計効率が悪くなる。これは、
端末にピン配置を行なう配線の数が多くなるほど顕著と
なる。
However, in the pin arrangement method as described above, it is necessary to pick the end of the wiring 14, which is troublesome and the design efficiency is deteriorated. this is,
This becomes more noticeable as the number of wirings for arranging pins on the terminal increases.

【0008】また、ピン配置する全ての配線14の端末
をピックする必要があるが、確実に配線端末をピックし
なければならず、1グリッドでもずれてしまうと配線1
4とピン15、16とが実際に結合されず、エラーとな
ってしまう。しかも、複数のピン配置する座標が相互に
近接するとテキスト入力したピン名が相互に重なり合っ
て見ずらくなる場合もある。
Further, it is necessary to pick the terminals of all the wirings 14 to be arranged in pins, but it is necessary to pick the wiring terminals surely, and if one grid is misaligned, the wiring 1
4 and the pins 15 and 16 are not actually coupled to each other, resulting in an error. Moreover, if the coordinates of a plurality of pins arranged are close to each other, the pin names input in text may overlap each other and may be difficult to see.

【0009】本発明の目的は、ピン配置およびピン名配
置が自動的に行なわれ、かつ見やすく正確な配置がで
き、設計効率を向上させることができるようにし、上記
した問題を解決した回路図作成装置を提供することであ
る。
An object of the present invention is to make a pin layout and a pin name layout automatically, to make the layout easy to see and to improve the design efficiency, and to make a circuit diagram solving the above problems. It is to provide a device.

【0010】[0010]

【課題を解決するための手段】第1の発明は、ライブラ
リから取り出された回路シンボル又は新たに作成した回
路シンボルをモニタ上で配置することより回路図上に該
回路シンボルを配置する手段と、該配置した回路シンボ
ルの1又は複数の端子から引き出された1又は複数の配
線を上記回路図上に配置する手段と、上記回路図上にお
いて上記配線の端末にピンを配置する手段と、上記回路
図上において上記ピン配置された位置の近傍にピン名を
配置する手段とを具備する電気回路図作成装置におい
て、上記1又は複数の配線を選択する手段と、該選択手
段により選択された上記1又は複数の配線の端末の上記
回路図面上での座標を取り込む手段とを設け、該座標取
り込み手段により取り込まれた座標上に上記ピン配置手
段によりピン配置を行ない、上記座標取り込み手段によ
り取り込まれた座標に基づいて上記ピン名配置手段によ
りピン名配置を行なうよう構成した。
According to a first aspect of the invention, means for arranging a circuit symbol retrieved from a library or a newly created circuit symbol on a monitor to arrange the circuit symbol on a circuit diagram, Means for arranging one or a plurality of wirings drawn from one or a plurality of terminals of the arranged circuit symbol on the circuit diagram, means for arranging a pin at a terminal of the wiring on the circuit diagram, and the circuit In an electric circuit diagram creating device comprising means for arranging a pin name near the position where the pins are arranged on the drawing, means for selecting the one or more wirings and the one selected by the selecting means. Alternatively, means for capturing the coordinates of the terminals of the plurality of wirings on the circuit diagram is provided, and the pin arrangement means arranges the pins on the coordinates captured by the coordinate acquisition means. No, and configured to perform pin name placed by the pin name positioning means on the basis of the coordinates acquired by the coordinate capture means.

【0011】第2の発明は、第1の発明において、上記
ピン名配置手段が、入力されたテキストと該テキストに
上記配線の選択順に応じて追い番により付けられる番号
とでピン名を設定し、これを配置するよう構成した。
In a second aspect based on the first aspect, the pin name arranging means sets a pin name based on the input text and a number added to the text by a serial number according to the selection order of the wiring. , Configured to place this.

【0012】第3の発明は、第1の発明において、上記
ピン名配置手段が、上記配線が引き出されたシンボルの
端子の名をそのままピン名として設定し、これを配置す
るよう構成した。
According to a third invention, in the first invention, the pin name arranging means sets the terminal name of the symbol from which the wiring is drawn out as it is as a pin name and arranges it.

【0013】第4の発明は、第1乃至第3の発明におい
て、ピン名配置手段が、隣接配置されるピン名が相互に
重なるとき、一方又は両方をずらして重ならないようピ
ン名配置するよう構成した。
According to a fourth aspect of the present invention, in the first to third aspects, the pin name arranging means arranges the pin names so that when adjacent pin names overlap each other, one or both of them are shifted so that they do not overlap. Configured.

【0014】[0014]

【作用】第1の発明では、座標取り込み手段により取り
込まれた座標上にピン配置が行われるので、配線端末に
自動的に正確にピンが配置されることになる。またピン
名配置についても配線端末の座標に基づいて自動的に行
なわれる。
In the first aspect of the invention, the pins are arranged on the coordinates captured by the coordinate capturing means, so that the pins are automatically and accurately disposed on the wiring terminals. Also, the pin name arrangement is automatically performed based on the coordinates of the wiring terminal.

【0015】第2の発明では、ピン名を1回テキスト入
力することにより、そのテキストに追い番を付けた複数
の異なった名称のピン名が設定され、これが自動配置さ
れるようになる。
According to the second aspect of the invention, by inputting the pin name once as text, a plurality of pin names having different names are set and the text is automatically arranged.

【0016】第3の発明では、シンボルの端子名が自動
的にピン名となるので、ピン名をテキスト入力する必要
がない。第4の発明では、ピン名の相互の重なりが防止
され、ピン名が正確に配置設定されるようになる。
In the third invention, the terminal name of the symbol automatically becomes the pin name, so that it is not necessary to input the pin name in text. In the fourth invention, the pin names are prevented from overlapping each other, and the pin names can be accurately arranged and set.

【0017】[0017]

【実施例】【Example】

[第1の実施例]以下、本発明の実施例を説明する。図
1は第1の実施例を説明するための図であって、(a)
はシンボルに配線が施された説明図、(b)はその配線
の端末にピン配置およびピン名配置が施された説明図で
ある。1はシンボルライブラリから取り出した又は新た
に作成した回路シンボル、2も同様の回路シンボルであ
る。シンボル1は出力端子3として端子名「O1」〜
「O9」の9個の端子を有する(なお、入力端子は省略
した。)。また、シンボル2は入力端子4として端子名
「I1」、「I2」の2個の端子を有し、出力端子3と
して端子名「OUT」の端子を有する。本実施例では、
このようにシンボル1、2を配置すること、その出力端
子3に配線5を設けることまでは、従来と同様の手法に
よる。
[First Embodiment] An embodiment of the present invention will be described below. FIG. 1 is a diagram for explaining the first embodiment, in which (a)
Is an explanatory diagram in which a symbol is wired, and (b) is an explanatory diagram in which a pin arrangement and a pin name arrangement are applied to terminals of the wiring. 1 is a circuit symbol taken out from the symbol library or newly created, and 2 is a similar circuit symbol. Symbol 1 is an output terminal 3 with a terminal name "O1"
It has nine terminals of “O9” (note that the input terminal is omitted). Further, the symbol 2 has two terminals with the terminal names “I1” and “I2” as the input terminal 4, and has a terminal with the terminal name “OUT” as the output terminal 3. In this embodiment,
The arrangement of the symbols 1 and 2 and the provision of the wiring 5 on the output terminal 3 thereof are performed in the same manner as the conventional method.

【0018】本実施例では、ピン配置およびピン名入力
について、自動ピン配置および自動ピン名配置を行な
う。図2のフローチャートを参照して説明する。ピン配
置を「自動ピン配置モード」(S1)に設定して、図1
(a)のシンボル1のピン配置を行なうn本(図1の例
ではn=9)の配線5の例えば左端のものから右端のも
のにかけて、マウスでその配線5をピックして順次選択
する(S2)。この配線5のピックは配線端末をピック
する場合に比べてはるかに容易であり、さらにこの配線
5のピック有効範囲を配線5の線上から所定距離だけ外
れた位置にまで広げておくことにより、より容易確実と
なる。
In this embodiment, automatic pin placement and automatic pin name placement are performed for pin placement and pin name input. This will be described with reference to the flowchart of FIG. Set the pin layout to "Automatic pin layout mode" (S1)
For example, from the left end to the right end of the n (n = 9 in the example of FIG. 1) wirings 5 for arranging the pins of the symbol 1 in (a), the wirings 5 are picked and sequentially selected by the mouse ( S2). Picking the wiring 5 is much easier than picking a wiring terminal, and by further expanding the picking effective range of the wiring 5 to a position deviating from the line of the wiring 5 by a predetermined distance, Easy and reliable.

【0019】これにより、その選択されたn本の配線の
端末(先端)の座標が選択順に読み込まれてメモリ25
に記憶される。また同時に、それらの配線を一括して入
力配線か出力配線かの区別(属性)も記憶される(S
3)。このときの属性決定はこの配線5がシンボル1の
出力端子3から引き出されていることから、これを認識
して行なわれる。次に選択したn本の各配線についてピ
ン名のテキスト入力を行なう(S4)。ここでは、「O
UT」を入力する。
As a result, the coordinates of the terminals (tips) of the selected n wirings are read in the selection order and stored in the memory 25.
Is stored. At the same time, the distinction (attribute) of the input wiring or the output wiring is collectively stored for these wirings (S).
3). At this time, the attribute is determined by recognizing the fact that the wiring 5 is drawn from the output terminal 3 of the symbol 1. Next, the pin name text is input for each of the selected n wirings (S4). Here, "O
Enter "UT".

【0020】その後に、上記ステップS2で最初に選択
した配線(例えば、図1(a)のシンボル1の端子名
「O1」から引き出された配線)について、そのピン名
長(ピン名のテキスト長)が取り込まれる。このとき取
り込まれるテキスト長は、上記ステップS4で設定した
ピン名である「OUT」に当該配線の選択順を示す
「1」が自動付加された「OUT1」の長さである。
After that, regarding the wiring initially selected in step S2 (for example, the wiring extracted from the terminal name "O1" of the symbol 1 in FIG. 1A), its pin name length (pin name text length) ) Is taken in. The text length fetched at this time is the length of “OUT1” in which “1” indicating the selection order of the wiring is automatically added to “OUT” which is the pin name set in step S4.

【0021】次に、ステップ7を経由してその1番目の
配線の端末の座標(ステップ3で記憶されている。)に
ピンが配置され、その座標に対して予め設定されたX、
Y方向の離間距離(システムの環境設定等で行なわれ
る。)だけ離れた座標点にピン名も配置される。図1の
(b)の6がピン配置されたピン、7がピン名配置され
たピン名である。
Next, via step 7, a pin is placed at the coordinates (stored in step 3) of the terminal of the first wiring, and X is preset for the coordinates.
Pin names are also placed at coordinate points that are separated by a distance in the Y direction (which is set by system environment setting or the like). In FIG. 1B, 6 is a pin having a pin arrangement, and 7 is a pin name having a pin name.

【0022】このようにしてステップ8においてピン配
置、およびピン名配置が行なわれると、ステップ9にお
いてm=m+1=2のインクリメントが行なわれる。
When the pin placement and the pin name placement are performed in this way in step 8 as described above, an increment of m = m + 1 = 2 is performed in step 9.

【0023】これにより、2番目の配線(図1の(a)
のシンボル1の端子名「O2」から引き出された配線)
について同様の処理がステップS5〜S6で行なわれ
る。このときはステップ6で得られるピン名長はm=1
のときと同じであるがその内容は「OUT2」である。
Thus, the second wiring ((a) in FIG. 1)
Wiring drawn from the terminal name "O2" of symbol 1)
The same process is performed in steps S5 to S6. In this case, the pin name length obtained in step 6 is m = 1.
However, the content is "OUT2".

【0024】次に、上記したようにピン配置座標から予
め設定した離間距離の座標にピン名「OUT2」を配置
したとき、既に配置したピン名「OUT1」に対して、
これが重なるか否かがステップ7で判定され、重ならな
い場合は2番目の配線端末へのピン配置およびピン名配
置が行なわれる。
Next, when the pin name "OUT2" is arranged at the coordinate of the preset distance from the pin arrangement coordinate as described above, with respect to the already arranged pin name "OUT1",
It is determined in step 7 whether or not they overlap, and if they do not overlap, pin arrangement and pin name arrangement are performed on the second wiring terminal.

【0025】しかし、ピン名「OUT2」が1番目のピ
ン名「OUT1」と重なる場合には、ステップS10に
おいてピン名の重ならない配置領域を探して、その領域
がある場合にピン名配置座標をその領域内の座標に変更
し(S11)、その変更座標にピン名「OUT2」を配
置する。なお、ピン配置はこれに係わらず2番目の配線
端末に対して行なわれる。
However, if the pin name "OUT2" overlaps with the first pin name "OUT1", the placement area where the pin names do not overlap is searched for in step S10, and if there is such an area, the pin name placement coordinates are determined. The coordinates are changed to those in the area (S11), and the pin name "OUT2" is placed at the changed coordinates. The pin arrangement is performed for the second wiring terminal regardless of this.

【0026】次に、ステップ9において3番目に選択さ
れた配線についての処理が指示され、同様な処理が繰り
返される。かくして、ステップS2で選択したn本すべ
ての配線端末へのピン配置およびピン名配置が完了する
と(m=n)、それがステップ5で判定されて、処理が
終了する。
Next, in step 9, the processing for the wiring selected third is instructed, and the same processing is repeated. Thus, when the pin arrangement and the pin name arrangement for all n wiring terminals selected in step S2 are completed (m = n), it is determined in step 5 and the process ends.

【0027】なお、ステップ10においてピン名配置領
域がない(NO)と判定された場合には、その配線につ
いてのピン配置およびピン名配置は行なわず、他に残っ
た配線端末のピン配置およびピン名配置の処理完了の後
に、従来と同様にマニュアルでピン配置およびピン名配
置を行なう。
If it is determined in step 10 that there is no pin name placement area (NO), the pin placement and pin name placement are not performed for that wiring, and the pin placement and pin placement of the remaining wiring terminals are not performed. After the name placement process is completed, the pin placement and pin name placement are performed manually as in the conventional case.

【0028】以上のようにしてシンボル1についての配
線端末のピン配置およびピン名配置が完了すると、次に
シンボル2について同様にピン配置およびピン名配置が
行なわれる。なお、配置しようとするピン名が既配置の
ピン名と重なるときは、前者のピン名ばかりでなく後者
のピン名もずらすようにしてもよい。
When the wiring terminal pin arrangement and the pin name arrangement for the symbol 1 are completed as described above, the pin arrangement and the pin name arrangement are similarly performed for the symbol 2. When the name of the pin to be arranged overlaps with the name of the already arranged pin, not only the former pin name but also the latter pin name may be shifted.

【0029】[第2の実施例]図3および図4は第2の
実施例を示すものである。上記第1の実施例では、配線
5の端末に配置するピンのピン名を、テキストにより入
力した内容に配線の選択順に対応した追い番を付したピ
ン名としたが、第2の実施例では、ピン名をピン名入力
(第1の実施例と同じ)と端子名自動入力とから選択で
きるようにした。このために、図2におけるステップS
3〜S6の間の点線で囲んで示す処理部分を、図4に点
線で囲んで示す処理内容に変更した。
[Second Embodiment] FIGS. 3 and 4 show a second embodiment. In the first embodiment described above, the pin name of the pin to be arranged at the terminal of the wiring 5 is a pin name in which the contents input by text are added with serial numbers corresponding to the selection order of the wiring, but in the second embodiment. The pin name can be selected from pin name input (same as in the first embodiment) and terminal name automatic input. To this end, step S in FIG.
The processing part surrounded by the dotted line between 3 and S6 is changed to the processing content surrounded by the dotted line in FIG.

【0030】この第2の実施例では、ステップS12に
おいて、「ピン名入力」が選択されると第1の実施例と
同様な処理が行なわれるが、「端子名自動入力」が選択
されると、図3の(b)に示すように、シンボル1の出
力端子3の端子名「O1」、「O2」、・・・・「O
9」がピン名7としてそのまま採用され、配置される。
この処理は、シンボル1を配置することにより、そのシ
ンボル1および端子の座標のみならず端子の属性、端子
名も登録されるので、その登録内容を取り出すことによ
り行なう。シンボル2について処理する際も同様であ
る。
In this second embodiment, when "pin name input" is selected in step S12, the same processing as in the first embodiment is performed, but when "terminal name automatic input" is selected. , (B) of FIG. 3, the terminal names “O1”, “O2”, ...
9 ”is directly adopted and arranged as the pin name 7.
This processing is performed by arranging the symbol 1 so that not only the coordinates of the symbol 1 and the terminal but also the attribute and terminal name of the terminal are registered. Therefore, the registered content is extracted. The same applies when processing the symbol 2.

【0031】[0031]

【発明の効果】以上から第1の発明によれば、ピンが配
線端末に自動的に正確に配置され、ピン名もその配線端
末の近傍に自動的に配置されるので、ピン数が増加して
も正確に効率よくピン配置ができ、第2の発明によれ
ば、ピン名を1回テキスト入力することにより、そのテ
キストに追い番を付けた複数の異なった名称のピン名が
設定されてこれが自動配置されるようになり、第3の発
明によれば、シンボルの端子名が自動的にピン名となる
ので、ピン名をテキスト入力する必要がなく、第4の発
明によれば、ピン名の相互の重なりが防止され、ピン名
が正確に表示設定されるようになる。
As described above, according to the first aspect of the present invention, since the pins are automatically and accurately arranged on the wiring terminal and the pin names are automatically arranged in the vicinity of the wiring terminal, the number of pins is increased. However, according to the second aspect of the present invention, by inputting the text of the pin name once, a plurality of differently named pin names are added to the text. According to the third invention, since the terminal names of the symbols are automatically changed to the pin names, it is not necessary to input the text of the pin names. According to the fourth invention, the pin names are automatically arranged. The names are prevented from overlapping with each other, and the pin names are displayed and set correctly.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1の実施例を説明するための図
で、(a)はシンボルに配線が施された説明図、(b)
はその配線の端末にピン配置およびピン名配置が施され
た説明図である。
FIG. 1 is a diagram for explaining a first embodiment of the present invention, in which (a) is an explanatory diagram in which a symbol is wired, and (b) is a diagram.
FIG. 4 is an explanatory diagram in which pin arrangement and pin name arrangement are applied to the terminals of the wiring.

【図2】 第1の実施例の処理のためのフローチャート
である。
FIG. 2 is a flowchart for the process of the first embodiment.

【図3】 本発明の第2の実施例を説明するための図
で、(a)はシンボルに配線が施された説明図、(b)
はその配線の端末にピン配置およびピン名配置が施され
た説明図である。
3A and 3B are diagrams for explaining a second embodiment of the present invention, FIG. 3A is an explanatory diagram in which symbols are wired, and FIG.
FIG. 4 is an explanatory diagram in which pin arrangement and pin name arrangement are applied to the terminals of the wiring.

【図4】 第2の実施例の処理のための一部のフローチ
ャートである。
FIG. 4 is a partial flowchart for the process of the second embodiment.

【図5】 従来のシンボルの端子からの配線の端末にピ
ン配置およびピン名配置を行なう場合の説明図である。
FIG. 5 is an explanatory diagram of a case where a pin arrangement and a pin name arrangement are performed at a terminal of wiring from a terminal of a conventional symbol.

【図6】 電気回路図作成装置としてのCAD装置のシ
ステムの構成を示す図である。
FIG. 6 is a diagram showing a system configuration of a CAD device as an electric circuit diagram creation device.

【符号の説明】[Explanation of symbols]

1、2:シンボル、3:出力端子、4:入力端子、5:
配線、6:ピン、7:ピン名。
1, 2: Symbol, 3: Output terminal, 4: Input terminal, 5:
Wiring, 6: pin, 7: pin name.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】ライブラリから取り出された回路シンボル
又は新たに作成した回路シンボルをモニタ上で配置する
ことより回路図上に該回路シンボルを配置する手段と、
該配置した回路シンボルの1又は複数の端子から引き出
された1又は複数の配線を上記回路図上に配置する手段
と、上記回路図上において上記配線の端末にピンを配置
する手段と、上記回路図上において上記ピン配置された
位置の近傍にピン名を配置する手段とを具備する電気回
路図作成装置において、 上記1又は複数の配線を選択する手段と、該選択手段に
より選択された上記1又は複数の配線の端末の上記回路
図面上での座標を取り込む手段とを設け、該座標取り込
み手段により取り込まれた座標上に上記ピン配置手段に
よりピン配置を行ない、上記座標取り込み手段により取
り込まれた座標に基づいて上記ピン名配置手段によりピ
ン名配置を行なうようにしたことを特徴とする電気回路
図作成装置。
1. A means for arranging a circuit symbol fetched from a library or a newly created circuit symbol on a monitor to arrange the circuit symbol on a circuit diagram,
Means for arranging one or a plurality of wirings drawn from one or a plurality of terminals of the arranged circuit symbol on the circuit diagram, means for arranging a pin at a terminal of the wiring on the circuit diagram, and the circuit In an electric circuit diagram creating device comprising means for arranging a pin name near the position where the pins are arranged on the drawing, means for selecting the one or a plurality of wirings and the one selected by the selecting means. Alternatively, there is provided means for taking in the coordinates of the terminals of a plurality of wirings on the circuit diagram, and the pins are arranged by the pin arrangement means on the coordinates taken in by the coordinate acquisition means, and the coordinates are taken in by the coordinate acquisition means. An electric circuit diagram creating device characterized in that pin name placement means performs pin name placement based on coordinates.
【請求項2】上記ピン名配置手段が、入力されたテキス
トと該テキストに上記配線の選択順に応じて追い番によ
り付けられる番号とでピン名を設定し、これを配置する
ことを特徴とする請求項1に記載の電気回路図作成装
置。
2. The pin name arranging means sets a pin name based on the input text and a number added by a serial number to the text according to the selection order of the wiring, and arranges the pin name. The electric circuit diagram preparation device according to claim 1.
【請求項3】上記ピン名配置手段が、上記配線が引き出
されたシンボルの端子の名をそのままピン名として設定
し、これを配置することを特徴とする請求項1に記載の
電気回路図作成装置。
3. The electric circuit diagram creation according to claim 1, wherein the pin name arranging means sets the name of the terminal of the symbol from which the wiring is drawn out as it is as a pin name and arranges it. apparatus.
【請求項4】上記ピン名配置手段が、隣接配置されるピ
ン名が相互に重なるとき、一方又は両方をずらして重な
らないようピン名配置することを特徴とする請求項1乃
至3に記載の電気回路図作成装置。
4. The pin name arranging means arranges the pin names so that when adjacent pin names overlap each other, one or both of them are displaced so that they do not overlap. Electric circuit diagram generator.
JP7115120A 1995-04-17 1995-04-17 Electronic circuit diagram generating device Withdrawn JPH08287116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7115120A JPH08287116A (en) 1995-04-17 1995-04-17 Electronic circuit diagram generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7115120A JPH08287116A (en) 1995-04-17 1995-04-17 Electronic circuit diagram generating device

Publications (1)

Publication Number Publication Date
JPH08287116A true JPH08287116A (en) 1996-11-01

Family

ID=14654756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7115120A Withdrawn JPH08287116A (en) 1995-04-17 1995-04-17 Electronic circuit diagram generating device

Country Status (1)

Country Link
JP (1) JPH08287116A (en)

Similar Documents

Publication Publication Date Title
JPH06252020A (en) Chip managing system and its input processing method and lot processing method
US6789243B2 (en) Interactive floor planner apparatus for circuit blocks
JPH08287116A (en) Electronic circuit diagram generating device
JP2848284B2 (en) Circuit design support method and device
JP3204715B2 (en) Automatic wiring method
JP2016099870A (en) Wiring topology display program, wiring topology display method, and information processing device
JP2773232B2 (en) CAD equipment
JP2861136B2 (en) Unconnected display method
JP2831738B2 (en) Wiring route search device
JPH06180730A (en) Circuit design supporting system
JP3248800B2 (en) Circuit diagram creation device and circuit diagram creation method
JP3761608B2 (en) Printed circuit board automatic placement and routing determination method and apparatus
JPH04106667A (en) Interactive parts arranging cad system
JPH0991319A (en) Picking-up and totalizing method for construction material of electric facility construction
JPH03201069A (en) Circuit module diagram processor
JP3212207B2 (en) Connection CAD system
JP2002008465A (en) Joint indication information generating power method and its device, memory medium possibly read by computer memorized joint indication information generating power program and joint graphic system
JPH09325973A (en) Line system analyzer
JP3111984B2 (en) Printed wiring board data analysis apparatus and printed wiring board data analysis method
JP2542784B2 (en) Automatic parts recognition device
JPH06196562A (en) Cad system for designing lsi
JP2006172370A (en) Interference noise check device, interference noise check method, and interference noise check program
JPH0470977A (en) Substrate internal layer data preparing system
JPS63231571A (en) Circuit feature extracting mechanism
JPH04165469A (en) Circuit diagram display device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020702