JPH04111296A - 半導体メモリ及びメモリ・セル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スクティノクＲＡＭ　（ＳＲＡＭ）、グイナ
ミノクＲＡＭ　　（ＤＲＡＭ）　　、ＦＲＯＭ、ＲＯＭ
等の半導体メモリ及びその半導体メモリに用いるメモリ
・セルに関する。

〔従来の技術〕

近年、半導体隻積技術が進歩するに従い、半導体メモリ
　（以下単にメモリとも称する。）の大容量化が進めら
れてきており、最近ではニーズの多様化に伴い単なる随
時読出しく又は随時読出し、随時書込み）機能を有する
メモリだけでなく、多機能なメモリが実用化されてきて
いる。

第４図は、多機能メモリの一例として、複数の選択線と
複数の読出し線を備えたメモリのうちの１つのメモリ・
セルを表した概略図である。

選ｉ尺線Ａによりここに表したメモリ・セル４０が選択
されると、このメモリ・セル４０に記憶されていたデー
タが読出しｙＡＡを経由して読み出され、選択線Ｂによ
りメモリ・セル４０が選択されるとこのメモリ・セル４
０に記憶されていたデクが読出し線Ｂを経由して読み出
される。

このように選択線、読出し線を複数系統備えることによ
り、複数ワードのデータを同時に読み出すことができ、
したがってメモリアクセスの高速化が可能となる。

〔発明が解決しようとする課題〕

上記のように複数系統の選択線、読出し線を備えたメモ
リは既に知られているが、従来の複数系統の選択線、読
み出し線を備えたメモリは全ての選択線がロウ方向に並
ぶメモリ・セルを選択するものであり、全ての読出し線
はこの選択されたロウ方向に並ぶメモリ・セルのデータ
をコラム方向に８売み出すものである。

しかし、例えば１つの半導体メモリに記憶されている多
数のワード情報のうち互いに対応するビットどおしを比
較する演算を行う必要が生しる場合がある。この場合、
従来の半導体メモリでは互いに対応するビットのみを読
み出すことはできず、１ワードずつ順次読み出した後、
互いに対応するビットどおしを比較する必要があり、こ
のような演算を行う場合に非常に煩雑な手続きを要し、
高速処理が困難であるという問題があった。上記のよう
に複数系統の選択線、読出し綿を備えた半導体メモリを
用いた場合であっても、この半導体メモリに記憶された
、データをワード単位で読み出すことに変わりなく、同
時に複数ワードのデータを読め出すことにより多少の高
速化は図れるが、木質的な解決は図られていない。

本発明は上記事情に基づいてなされたものであり、記憶
された多数のデータをワード単位で読み出すことができ
るとともに、多数のワードに跨って該多数のワードの互
いに対応するビットデータのみを読み出すこともできる
半導体メモリ及びその半導体メモリに用いるメモリ・セ
ルを提供することを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するための本発明のメモリ・セルはロ
ウ方向に選択する第１の選択線と、コラム方向に選択す
る第２の選択線と、前記第１の選択綿により選択された
ときにデータをコラム方向に読み出す第１の読み出し線
と、前記第２の選択線により選択されたときにデータを
ロウ方向に読み出す第２の読み出し線とに接続されたこ
とを特徴とするものである。

上記の目的を達成するための本発明の半導体メモリは、
ロウ方向とコラム方向とにそれぞれ多数個並ぶようにマ
トリックス状に配列されたメモリ・セルと前記メモリ・
セルをロウ方向に選択する第１の選択線群と、前記メモ
リ・セルをコラム方向に選択する第２の選択線群と、前
記第１の選択線群の信号により選択されたロウ方向に並
ぶメモリ・セルのデータを読み出す第１の読出し線群と
、前記第２の選択線群の信号により選択されたコラム方
向に並ぶメモリ・セルのデータを読み出す第２の読出し
線群とを備えたことを特徴とするものである。

（作用〕 本発明のメモリ・セルは前記の構成によって、ロウ方向
とコラム方向のいずれの方向にも選択することができ、
またロウ方向とコラム方向のいずれの方向にもデータを
読み出すことができる。

本発明の半導体メモリは前記の構成により、例えばロウ
方向に一列に並ぶメモリ・セルが１ワードを構成する場
合、該ワード単位のデータを読み出すことができる。ま
た、多数のワードの互いに対応するビットデータが記ｊ
ｌ＞されたコラム方向に一列に並ぶメモリ・セルのデー
タも一度に読み出すことができ、したがって多数のワー
ドの互いに対応するビットデータを比較する演算を行う
場合であっても読み出し動作は一度で済み、演算処理の
高速化を回ることができる。

〔実施例〕

以下、本発明の実施例について説明する。

第２図は半導体メモリにおいて多数のメモリ・セルがマ
トリックス状に配列された状態を模式的に表した図であ
る。

ロウ方向およびコラム方向にそれぞれｎ個およびｍ個の
メモリ・セルが配列されている。ここでｎは例えばｎ−
１６であり、ロウ方向に一列に並ぶメモリ・セルが１６
ビノトで構成された１ワードに対応している。またｍは
例えばｍ＝２５６であり、コラム方向に一列に並ぶメモ
リ・セルはｍワードに跨って互いに対応するビットメモ
リを構成している。

ここで本実施例の半導体メモリは、ロウ方向に並ぶ１６
個のメモリ・セルのデータをコラム方向に読み出すこと
ができるとともにコラム方向に並ぶ２５６個のメモリ・
セルのデータをロウ方向に読み出すことができるように
構成されている。

第１図は、第２図に示すようにマトリックス状に配列さ
れた多数のメモリ・セルのうちの１つを、このメモリ・
セルに接続された選択線および読出し線とともに表した
概略図である。

このメモリ・セル１０にはロウ方向に延びる第１の選択
ｖＡｌｌとコラム方向に延びる第２の選択線１２との２
木の選択線が接続されており、また読出し線についても
ロウ方向に延びる第２の続出し線Ｂとコラム方向に延び
る第２の読出し線１４との２木の読出し綿が接続されて
いる。ここで第１の選択線１１はこのメモリ・セル１０
を含みロウ方向に一列に並ぶｎ個のメモリ　セルに接続
されている。第１の選択線１１に所定の信号を印加する
ことにより、メモリ・セル１０乙こ記憶されているビッ
トデータが第１の続出し綿１４にあられれ、また、この
メモリ・セル１０を含ゐロウ方向に一列に並ぶｎ個のメ
モリ・セルのデータが、読出し綿１４を含む、コラム方
向に延びるｎ木の読み出し線（第１の読出し線群）にあ
られれる。

また、第２の選択線１２に所定の信号を印加することに
より、メモリ・セル】０およびこのメモリ・セル１０を
含みコラム方向に一列に並ぶｍ個のメモリ・セルに記憶
されているビットデータが第２の読出しｖＡ１３を含む
、ロウ方向に延びるｍ木の読出し線（第２の読出し線群
）にあられれる。

尚、このメモリ・セルを含む半導体メモリが書込み可能
なメモリである場合は、ロウ方向読出し線１３およびコ
ラム方向読出し線１４を書込み線としても用いるように
してもよい。

第３図は、ロウ方向とコラム方向との両方向に読み出し
を行うことができるように構成されたＳＲＡＭのメモリ
・セルの回路図である。尚、この回路で用いられている
トランジスタ２１，２２゜２３　２４　３２．３３は全
てＮチャンネル型トランジスタである。

第１のトランジスタ２１のゲート２１ａと第４のトラン
ジスタ２４のゲート２４ａはロウ方向に延びる第１の選
択線２５に接続され、これら第１および第４のトランジ
スタ２１．２４の各ドレイン２１ｂ、２４ｂはコラム方
向に延びる第１の読出し線（書込み線を兼ねる）２６．
２７にそれぞれ接続されている。また第１のトランジス
タ２１のソース２ＩＣは第２のトランジスタ２２のドレ
イン２２ｂおよび第３のトランジスタ２３のゲート２３
ａに接続されており、第４のトランジスタ２４のソース
２４Ｃは第３のトランジスタ２３のドレイン２３ｂおよ
び第２のトランジスタ２２のゲート２２ａに接続されて
いる。第２および第３のトランジスタ２２．２３の各ソ
ース２２ｃ、２３ｃは接地されている。

さらに、電源２８と第２のトランジスタ２２のドレイン
２２ｂとの間には第１のインピーダンス素子２９が接続
されており、電ｒＡ２８と第３のトランジスタ２３のド
レイン２３ｂとの間には第２のインピーダンス素子３０
が接続されている。

従来のｊコ常のＳＲＡＭのメモリ・セルの構成は以上ま
でであるが、本実施例ではさらにコラム方向に延びる第
２の選択線３１とロウ方向に延びる第２の読出し線（書
込み線を兼ねる）３４．３５が設けられている。第２の
選択線３１には第５のトランジスタ３２のゲート３２　
ａと第６のトランジスタ３３のゲート３３ａが接続され
、第２の読出しＬ’！３４．３５にはそれぞれ第５のト
ランジスタ３２のドレイン３２ｂおよび第６のトランジ
スタ３３のドレイン３３ｂが接続されている。また第５
のトランジスタ３２のソース３２ｃは第２のトランジス
タ２２のドレイン２２ｂに接続され、第６のトランジス
タ３３のソース３３ｃは第３のｌ・ランジスタ２３のド
レイン２３ｂに接続されている。

次に以上のように構成されたＳＲＡＭのメモリ、セルに
ビット情報を書き込む場合について説明する。ここでは
ロウ方向に並ぶメモリ・セル（第２図の横方向に並ぶｎ
個のメモリ・セル）に同時にビット情報を書き込む場合
について説明する。

この場合、先ず第１の選択線２５を１ルベルにすること
により、この第３図に示すメモリ・セル（及びこのメモ
リ　セルと同列に四つ方向に並ぶ全てのメモリ・セル）
が選択され、コラム方向に延びる第１の読出し線（書込
み線）２６．２７の一方をＨレベル、他方をＬレベルに
することによりこのメモリ・セルにビット情報が書きこ
まれる。

ここで読出し線（書込み線）２６がＬレベル、読出し線
（書込み線）２７がＨレベルとすると、先ず第１の選択
ｖＡ２５がＨレベルとなることにより第１および第４の
トランジスタ２１．２４がオン状態となっているため、
この状態で続出し線（書込み線）２６が１７レベル、読
出し線（書込み線）２７が１１レヘルとなるとＡ点がＨ
レベルとなる。

Ａ点が１（レベルとなると第２のトランジスタ２２がオ
ン状態となり、これによりＢ点が第２のトランジスタ２
２を介して接地された状態となってＢ点が１．レベルと
なる。Ｂ点がＬレベルとなることにより第３のトランジ
スタ２３はオフ状態となる。

この状態で第１の選択ＷＡ２５がＬレベルに戻ると、第
１および第４のトランジスタ２１．２４がオフ状態とな
り、Ａ点がＨレベル、Ｂ点がＬレベルの状態に保持され
る。

ここで第１および第２のインピーダンス素子２９．３０
は各トランジスタのリーク電流により」二記のメモリ状
態（Ａ点とＢ点の一方がＨレベル、他方がＩ、レベルと
なった状態）が時間の経過とともに変化してしまうこと
を防止するために、各トランジスタのリーク電流分だけ
電源２８から電流を補給するためのものであり、例えば
テラオーム程度の高インピーダンスの素子が用いられる
。尚、上記説明とは逆にＡ点をＬレベル、Ｂ点をＨレベ
ルの状態にするには、上記説明とは逆に読出し線（書込
み線）２６をＨレベル、読出し線（書込み線）２７をＬ
レベルとして書き込み動作を行えばよい。また、ここで
はロウ方向（第２図の横方向）に並ぶｎ個のメモリ・セ
ルに同時に各ビット情報を書き込む場合について説明し
たがコラム方向（第２図の縦方向）に並ぶｍ個のメモリ
・セルに同時に各ビット情報を書き込むことも可能であ
る。この場合上記の説明における第１の選択線２５、第
１の読出し線（書込み線）２６．２７に代えてそれぞれ
第２の選択線３１．第２の続出し線（書込み線）３４．
３５の信号を制御することにより、上記説明と同様にし
てＡ点とＢ点の一方にＨレベル、他方にＬレベルの信号
を書き込むことができる。

次に、このメモリ・セルに保持されたビット情報を読み
出す場合について説明する。ここではＡ点がＨレベル、
Ｂ点がＬレベルに保持されているものとし、コラム方向
（第２図の縦方向）に並ぶｍ個のメモリ・セルから同時
に各ビット情報を読み出す場合について説明する。この
場合、第２の選択綿３１をＨレベルとすることにより、
第３図に示すメモリ・セル（及びこのメモリ・セルと同
列にコラム方向に並ぶ全てのメモリ・セル）が選択され
、第３図に示すメモリ・セルについては第５および第６
のトランジスタ３２．３３がオン状態となり、これによ
りＡ点がＨレベル、Ｂ点がＬレベルのメモリ状態にある
ことがロウ方向に延びる第２の読出し線３４．３５を介
して読み出される。Ａ点がＬレベル、Ｂ点がＨレベルに
ある場合も同様に読み出され、また、第１の選択線２５
を１ルベルとして第１の読出し線２６．２７を介して読
み出すこともできる。

このようにロウ方向に延びる第１の選択綿２５とコラム
方向に延びる第２の選択線３１、およびコラム方向に延
びる第１の続出し線２６．２７とロウ方向に延びる第２
の選択線３４．３５を備えたことにより、１ワ一ド単位
のデータを読み出すことができ、また多数のワードに跨
がって互いに同一のビット（例えば多数のワードの各最
上位ピント等）を同時に読み出すことも可能となる。

向、第３図ではＳＲＡＭのメモリ・セルについて説明し
たカベ本発明の半導体メモリはＳＲＡＭに限られるもの
ではなく、半導体メモリ一般について本発明を適用する
ことができる。

〔発明の効果〕

以上説明したように本発明によれば、ロウ方向にデータ
を読み出す第１の選択線と第１の読出し線とを備えると
ともに、コラム方向にデータを読み出す第２の選択線と
第２の読出し線とを備えているので、コラム方向だけで
なくロウ方向にもデータを続み出すことが可能になり、
したがって、本発明のメモリ・セルを用いることにより
ワード単位でデータを読み出すだけでなく、各ワードの
特定のビットだけを一度に読み出すことができる半導体
メモリを実現できるメモリ・セルを提供することができ
る。

以上説明したように本発明によれば、ロウ方向に並ぶメ
モリ・セルのデータを読み出す第１の選択線群と第１の
読出し線群を備えるとともに、コラム方向に並ぶメモリ
・セルのデータを読み出す第２の選択線群と第２の読出
し線群を（ＡＨえているので、多数のデータをロウ方向
にも読み出すことができ、これにより例えば多数のワー
ドの互いに対応するビットどおしを比較する等の演算処
理を高速で行うことができる半導体メモリを提供するこ
とができる。

【図面の簡単な説明】

第１図はマトリックス状に配列された多数のメモリ・セ
ルのうちの１つを、メモリ・セルに接続されたｊｘ択線
および読出し線とともに表した概略図、第２図は半導体
メモリにおいて多数のメモリセルがマトリックス状に配
列された状態を模式的に表した図、第３Ｍはロウ方向と
コラム方向との両方向に読み出しを行うことができるよ
うに構成されたＳＲＡＭのメモリ・セルの回路図、第４
図は複数の選択線と複数の読出し線を備えた従来のメモ
リの１つのメモリ・セルを表した概略図である。 １０・・・メモリ・セル、 １１．２５・・・第１の選択線、 １２．３１・・・第２の選択線、 １３．３４．３５・・、第２の読出し線、１４．２６．
２７・・・第１の読出し線、２１　２２．２３．２４，
３２．３３・・・Ｎチャン２、ル型トランジスタ。 第１図

Claims (2)

【特許請求の範囲】
1. （１）ロウ方向に選択する第１の選択線と、コラム方向
   に選択する第２の選択線と、前記第１の選択線により選
   択されたときにデータをコラム方向に読み出す第１の読
   出し線と、前記第２の選択線により選択されたときにデ
   ータをロウ方向に読み出す第２の読出し線とに接続され
   たことを特徴とするメモリ・セル。
2. （２）ロウ方向とコラム方向にそれぞれ多数個並ぶよう
   にマトリックス状に配列されたメモリ・セルと、前記メ
   モリ・セルをロウ方向に選択する第１の選択線群と、前
   記メモリ・セルをコラム方向に選択する第２の選択線群
   と、前記第１の選択線群の信号により選択されたロウ方
   向に並ぶメモリ・セルのデータを読み出す第１の読出し
   線群と、前記第２の選択線群の信号により選択されたコ
   ラム方向に並ぶメモリ・セルのデータを読み出す第２の
   読出し線群とを備えてなることを特徴とする半導体メモ
   リ。