JPH0410743B2 - - Google Patents

Info

Publication number
JPH0410743B2
JPH0410743B2 JP60241159A JP24115985A JPH0410743B2 JP H0410743 B2 JPH0410743 B2 JP H0410743B2 JP 60241159 A JP60241159 A JP 60241159A JP 24115985 A JP24115985 A JP 24115985A JP H0410743 B2 JPH0410743 B2 JP H0410743B2
Authority
JP
Japan
Prior art keywords
wiring board
chip
sealing resin
resin layer
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60241159A
Other languages
English (en)
Other versions
JPS62101053A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60241159A priority Critical patent/JPS62101053A/ja
Publication of JPS62101053A publication Critical patent/JPS62101053A/ja
Publication of JPH0410743B2 publication Critical patent/JPH0410743B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明はICチツプを内蔵（モールド被覆）し
た構成を具備する薄型電子回路ユニツトに関す
る。
［発明の技術的背景］ 近年、ICカード、ゲームカード、薄型電卓等
の電子機器に使用するため、ICチツプを内蔵し
た薄型電子回路ユニツトの需要が増大しつつあ
る。
従来からこのような薄型電子回路ユニツトとし
ては、第４図に示すように表面に導体パターン
（図示を省略）が形成された、ガラス−エポキシ、
紙−エポキシ、紙−フエノール、ポリイミド等の
基材からなる配線基板１上の所定の位置に、IC
チツプ２をダイボンドし、これをAu線等ボンデ
イングワイヤ３で導体パターンと電気的に接続す
るとともに、このICチツプ２の外周面側をエポ
キシ樹脂やシリコーン樹脂のような封止用樹脂４
で封止した構造の回路ユニツトが用いられてい
た。
［背景技術の問題点］ しかしながら、このような構造の薄型電子回路
ユニツトにおいては、配線基板１を構成する基材
の熱膨張係数（1.0〜1.8×10-5／℃）と封止用樹
脂４の熱膨張係数（2.0〜6.0×10-5／℃）が大き
く異なり、しかも配線基板１の厚さが0.1〜0.8mm
と比較的薄いため、低温−高温の温度サイクルを
繰り返したり熱衝撃を加えた場合、配線基板１の
反り、復帰のサイクルが繰り返されることにな
る。そして、前記配線基板１のそり、復帰の繰り
返しにより、封止用樹脂層４内に埋めこまれたボ
ンデイングワイヤ３に張力や圧縮力が加わるた
め、接続不良や断線が生じるおそれがあつた。
［発明の目的］ 本発明はこのような問題を解決するためになさ
れたもので、温度変化による配線基板の反りなど
の変形が大幅に緩和され、接続不良などの発生が
抑えられた信頼性の高い薄型電子回路ユニツトを
提供することを目的とする。
［発明の概要］ すなわち本発明の薄型電子回路ユニツトは、表
面に導体パターンが形成された厚さ0.1〜0.8mmの
配線基板と、この配線基板面上に実装されたIC
チツプと、この実装されたICチツプの外週面側
を一体的に覆う封止用樹脂層と、この封止用樹脂
層面上に一体的に積層された厚さ0.1〜0.8mmの被
覆用基板とから成り、前記被覆用基板は配線基板
と同種の基材で構成したことにより、温度サイク
ルによる配線基板の変形を抑えボンデイングワイ
ヤに断線事故等をなくしたものである。
［発明の実施例］ 以下本発明を図面に示す実施例について説明す
る。
第１図は本発明の薄型電子回路ユニツトの一実
施例の断面図である。
この図において符号５は、ガラス−エポキシ、
紙−エポキシ、紙−フエノール、ポリイミド等の
フレキシブルな基材から成る厚さが0.1〜0.8mmの
配線基板を示している。この配線基板５の図示さ
れていない導体パターン上には、ICチツプ６が
搭載・実装されており、ICチツプ６のインナー
リードパツドと表面導体パターンとは、Au線や
Al線のようなボンデイングワイヤ７で電気的に
接続されている。
また、このようなICチツプ６の外周面を含む
配線基板５の実装面全体は、エポキシ樹脂、シリ
コーン樹脂等の封止用樹脂層８で被覆されてい
る。
さらに封止用樹脂層８上には、前記配線基板５
と同じ基材からなり厚さが0.1〜0.8mmの被覆用基
板９が積層・一体化されている。
このように構成される実施例の薄型電子回路ユ
ニツトにおいては、同じ基材からなる比較的薄く
て、一般的にフレキシブルな性状を呈する配線基
板５と被覆用基板９とで熱膨張係数の異なる封止
用樹脂層８を挟み込んだ構成を成しており、かつ
この封止用樹脂層８内にICチツプ６が埋設され
た構造になつている。したがつて、温度サイクル
や熱衝撃が加えられた場合、封止用樹脂層８を介
して対峙する配線基板５および被覆用基板９にそ
れぞれ生じる反りや変形は、互いに逆方向性を呈
するため相殺・緩和されて、前記反りや変形が大
幅に低減ないし抑止されるので、ボンデイングワ
イヤの接続部等に張力や圧縮力が加わり、接続不
良や断線が生じることが解消される。
次に本発明の別の実施例を第２図ないし第３図
にそれぞれ示す。これらの図において、第１図と
共通する部分には同じ符号を付し説明を省略す
る。
第２図に図示する構成においては、フレキシブ
ルな絶縁基板の少なくとも片面の全体に、導体膜
あるいは導体箔のような導体層１０が形成されて
被覆用基板９が構成されており、かつこの導体層
１０はGND電位に保されている。そして、この
実施例の薄型電子回路ユニツトにおいては、前記
の特長の他に耐ノイズ特性に優れているという利
点を有する。
また第３図に図示する構成の実施例では、封止
用樹脂層８が、配線基板全体ではなくICチツプ
６の周辺のみに被着・形成されており、その上に
ICチツプ６およびボンデイングワイヤ７を覆う
大きさの被覆用基板９が積層・一体化された構造
となつている。この実施例においては、材料コス
トおよびスペースをできるだけ節約しつつ初期の
目的を達成することができる。
なお、以上の実施例では１個のICチツプ６が
実装された例について説明したが、本発明はこの
ような実施例に限定されるものではなく、複数の
ICチツプ６が同じ配線基板５上に実装されたユ
ニツトについても同様に構成することができる。
［発明の効果］ 以上の説明から明らかなように、本発明の薄型
電子回路ユニツトは、熱膨張係数が比較的大きい
封止用樹脂層の内部にICチツプを封止し、その
両側にこれと熱膨張係数が異なりかつ同じ基材か
らなる配線基板と被覆用基板とを積層・一体化し
た構成を採つている。そして、前記配線基板と被
覆用基板とが、相互に封止用樹脂層熱膨張係数差
に起因する変形などを緩和ないし抑制するため、
温度サイクル等による配線基板の変形も大幅に低
減し、ボンデイングワイヤの断線等も解消され、
高い信頼性を保持・発揮する。
【図面の簡単な説明】
第１図ないし第３図はそれぞれ本発明の薄型電
子回路ユニツトの実施例の断面図、第４図は従来
の薄型電子回路ユニツトの断面図である。 １，５……配線基板、２，６……ICチツプ、
３，７……ボンデイングワイヤ、４，８……封止
用樹脂層、９……第２の基板、１０……導体層。

Claims (1)

  1. 【特許請求の範囲】 １ 表面に導体パターンが形成された厚さ0.1〜
    0.8mmの配線基板と、この配線基板面上に実装さ
    れたICチツプと、この実装されたICチツプの外
    周面側を一体的に覆う封止用樹脂層と、この封止
    用樹脂層面上に一体的に積層された厚さ0.1〜0.8
    mmの被覆用基板とから成り、前記被覆用基板は配
    線基板と同種の基材で構成されていることを特徴
    とする薄型電子回路ユニツト。 ２ 被覆用基板の片面あるいは両面の全体に導体
    層が形成され、かつこの導体層がGND電位に保
    たれていることを特徴とする特許請求の範囲第１
    項記載の薄型電子回路ユニツト。
JP60241159A 1985-10-28 1985-10-28 薄型電子回路ユニツト Granted JPS62101053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60241159A JPS62101053A (ja) 1985-10-28 1985-10-28 薄型電子回路ユニツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60241159A JPS62101053A (ja) 1985-10-28 1985-10-28 薄型電子回路ユニツト

Publications (2)

Publication Number Publication Date
JPS62101053A JPS62101053A (ja) 1987-05-11
JPH0410743B2 true JPH0410743B2 (ja) 1992-02-26

Family

ID=17070137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60241159A Granted JPS62101053A (ja) 1985-10-28 1985-10-28 薄型電子回路ユニツト

Country Status (1)

Country Link
JP (1) JPS62101053A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
JP5343315B2 (ja) * 2006-12-20 2013-11-13 富士通株式会社 実装構造及び半導体装置
JP6602255B2 (ja) * 2016-05-09 2019-11-06 オリンパス株式会社 医療機器用電子基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182854A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd レジン封止型半導体装置およびその製造方法
JPS5988853A (ja) * 1982-11-12 1984-05-22 Nec Corp Ｌｓｉパツケ−ジ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182854A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd レジン封止型半導体装置およびその製造方法
JPS5988853A (ja) * 1982-11-12 1984-05-22 Nec Corp Ｌｓｉパツケ−ジ

Also Published As

Publication number Publication date
JPS62101053A (ja) 1987-05-11

Similar Documents

Publication Publication Date Title
US6780677B2 (en) Process for mounting electronic device and semiconductor device
JP2816028B2 (ja) 半導体装置の製造方法
JPH10163386A (ja) 半導体装置、半導体パッケージおよび実装回路装置
US6734535B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
US20030173679A1 (en) Stacked dice standoffs
US20040089943A1 (en) Electronic control device and method for manufacturing the same
JPH07169872A (ja) 半導体装置及びその製造方法
WO2010087856A1 (en) Integrated-circuit attachment structure with solder balls and pins
US6368894B1 (en) Multi-chip semiconductor module and manufacturing process thereof
JP2000269369A (ja) 半導体装置
US6097085A (en) Electronic device and semiconductor package
US6201298B1 (en) Semiconductor device using wiring tape
US5530289A (en) Semiconductor device and method of manufacturing the same
JP3061059B2 (ja) Ｉｃパッケージ
US20070252263A1 (en) Memory package structure
JPH0410743B2 (ja)
JPH10116936A (ja) 半導体パッケージ
JP2004289017A (ja) 樹脂封止型半導体装置
JP2002289735A (ja) 半導体装置
JP2756791B2 (ja) 樹脂封止型半導体装置
JPH08172144A (ja) 半導体装置及びその製造方法
JP2712967B2 (ja) 半導体装置
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
JP2970595B2 (ja) Ｂｇａ型半導体装置
KR19980027872A (ko) 칩 카드

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term