JPH04106960A - Ｉｃチップ - Google Patents
ＩｃチップInfo
- Publication number
- JPH04106960A JPH04106960A JP2224605A JP22460590A JPH04106960A JP H04106960 A JPH04106960 A JP H04106960A JP 2224605 A JP2224605 A JP 2224605A JP 22460590 A JP22460590 A JP 22460590A JP H04106960 A JPH04106960 A JP H04106960A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- reverse
- lot number
- workabilities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 7
- 238000011156 evaluation Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000002474 experimental method Methods 0.000 abstract description 2
- 238000010330 laser marking Methods 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 4
- 238000009434 installation Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣチップに関し、特に、バンプ方式等のＩＣ
パターン面がマザーボード側へ向けて搭載されるような
ＩＣチップに関する。
パターン面がマザーボード側へ向けて搭載されるような
ＩＣチップに関する。
従来、個々のＩＣチップの表面には品名及びピン番号、
等を表示する文字、数字、記号又はマークが回路パター
ンの余白部分にパターンの１部として作り込まれていた
か、個々のＩＣチップの裏面には、特に何の表示も施さ
れていなかった。
等を表示する文字、数字、記号又はマークが回路パター
ンの余白部分にパターンの１部として作り込まれていた
か、個々のＩＣチップの裏面には、特に何の表示も施さ
れていなかった。
従って、バンブ方式等の搭載技術により、ＩＣチップを
その表面パターンがマザーボード側に向くように搭載し
た回路装置に於いては、装置全体としての動作チエツク
時に不具合が生じた場合に、搭載されたＩＣチップの品
名や搭載向きの確認が出来ず、特に同様のサイズのＩＣ
チップを多数用いたような場合には、単純な搭載ミスに
よるエラーであるのか、他の要因によるものかを特定す
るのが一段と難しくなるという欠点を有する。
その表面パターンがマザーボード側に向くように搭載し
た回路装置に於いては、装置全体としての動作チエツク
時に不具合が生じた場合に、搭載されたＩＣチップの品
名や搭載向きの確認が出来ず、特に同様のサイズのＩＣ
チップを多数用いたような場合には、単純な搭載ミスに
よるエラーであるのか、他の要因によるものかを特定す
るのが一段と難しくなるという欠点を有する。
第４図にその実例を示した。この従来例は、マザーボー
ド８上に多数の品名等の表示のないＩＣチップ９が搭載
されている混成集積回路であるが、組立後は品名、ロッ
ト番号、搭載方向が本当に正しいのかどうか、外見から
は分からず、確認の為には結局、もう−度引きはがして
接着用の樹脂等があればそれを洗浄して確認する他はな
い。
ド８上に多数の品名等の表示のないＩＣチップ９が搭載
されている混成集積回路であるが、組立後は品名、ロッ
ト番号、搭載方向が本当に正しいのかどうか、外見から
は分からず、確認の為には結局、もう−度引きはがして
接着用の樹脂等があればそれを洗浄して確認する他はな
い。
本発明のＩＣチップは、裏面に文字、数字、記号又はマ
ークもしくはこれらの組合せか表示されているというも
のである。
ークもしくはこれらの組合せか表示されているというも
のである。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示す平面図、第１図
（ｂ）は第１図（ａ）のＩＣチップ個片相当部分の拡大
図である。
（ｂ）は第１図（ａ）のＩＣチップ個片相当部分の拡大
図である。
パターン形成済ウェーハ裏面１１の各々のＩＣチップ相
当部分１３の領域に、品名１４．及びロット番号１５．
及び１ピンマーク１６が表示しである。これらの表示は
、例えば、ダイシング工程の前時点等プロセス上他に影
響を及ぼさないような時点で、レーザマーキング方式等
の方法により、各ＩＣチップの裏面相当位置に、品名１
口・ント番号、１ピンマーク等を書き込むことによって
実施される。線幅は約５０〜１１００Ｊｉ、文字サイズ
０．５〜１ｍｍ口で肉眼で容易に確認出来る程度が望ま
しいが、場合によっては、約幅１０〜５０μｍ程度１文
字サイズ０．１〜０１５ｍｍ口程度て゛光学顕微鏡で容
易に確認出来る程度でも良い。又、レーザ光による描画
又はフラッシュ時間は、１文字当り０１秒程度以下にす
ることは技術的に可能であるので、ＩＩＣ当り１秒程度
て処理することが可能である。又、この様な表示を施し
たＩＣチップ１９をバンプ接続技術を用いて多数搭載し
た回路基板１８に於いては、第２図に見られる如く、各
々のＩＣチップの表示内容が視覚的に整然と並ぶ格好と
なるのが判る。
当部分１３の領域に、品名１４．及びロット番号１５．
及び１ピンマーク１６が表示しである。これらの表示は
、例えば、ダイシング工程の前時点等プロセス上他に影
響を及ぼさないような時点で、レーザマーキング方式等
の方法により、各ＩＣチップの裏面相当位置に、品名１
口・ント番号、１ピンマーク等を書き込むことによって
実施される。線幅は約５０〜１１００Ｊｉ、文字サイズ
０．５〜１ｍｍ口で肉眼で容易に確認出来る程度が望ま
しいが、場合によっては、約幅１０〜５０μｍ程度１文
字サイズ０．１〜０１５ｍｍ口程度て゛光学顕微鏡で容
易に確認出来る程度でも良い。又、レーザ光による描画
又はフラッシュ時間は、１文字当り０１秒程度以下にす
ることは技術的に可能であるので、ＩＩＣ当り１秒程度
て処理することが可能である。又、この様な表示を施し
たＩＣチップ１９をバンプ接続技術を用いて多数搭載し
た回路基板１８に於いては、第２図に見られる如く、各
々のＩＣチップの表示内容が視覚的に整然と並ぶ格好と
なるのが判る。
第３図（ａ）、（ｂ）は本発明の詳細な説明するための
平面図及び部分拡大図である。ＩＣの特性選別時いわゆ
るペレットチエツク時に、それ以前に工程不良となった
もの及びベレットチエツク時に特性不良となったＩＣチ
ップの裏面相当位置に不良表示線２８を施すと、後工程
で不良ＩＣチップをパターン認識により識別し、誤搭載
を防ぐことが可能となる。
平面図及び部分拡大図である。ＩＣの特性選別時いわゆ
るペレットチエツク時に、それ以前に工程不良となった
もの及びベレットチエツク時に特性不良となったＩＣチ
ップの裏面相当位置に不良表示線２８を施すと、後工程
で不良ＩＣチップをパターン認識により識別し、誤搭載
を防ぐことが可能となる。
なお、この場合、不良でないＩＣチップには一実施例と
同様の表示を施しておく。
同様の表示を施しておく。
以上説明したように、本発明によれば、／＜ンプ方式等
のＩＣパターン面がマザーボード側へ向Ｇすて搭載され
るようなＩＣチ・ノブの裏面に品名等の表示を有してい
るので、単純な組立レベルでの不良が視覚的に容易に判
定出来る。
のＩＣパターン面がマザーボード側へ向Ｇすて搭載され
るようなＩＣチ・ノブの裏面に品名等の表示を有してい
るので、単純な組立レベルでの不良が視覚的に容易に判
定出来る。
最近では、マイクロバンプ方式等の樹脂を利用してソフ
トに接着する実装技術が急速に実用化されつつあり、そ
れに伴なってリプレースも非常Ｇこ容易となって来てい
る。従って、今後リプレースの対象となるＩＣチップを
搭載後に確定することの重要性は一段と大きくなる方向
にある。本発明は、その手段の１つを提供するものであ
り、本発明の表示を実施すれば、製品の不良解析時や、
リプレース時の大きなよりどころとなる以外に、誤搭載
を未然に防止する上でも大きな効果がある。
トに接着する実装技術が急速に実用化されつつあり、そ
れに伴なってリプレースも非常Ｇこ容易となって来てい
る。従って、今後リプレースの対象となるＩＣチップを
搭載後に確定することの重要性は一段と大きくなる方向
にある。本発明は、その手段の１つを提供するものであ
り、本発明の表示を実施すれば、製品の不良解析時や、
リプレース時の大きなよりどころとなる以外に、誤搭載
を未然に防止する上でも大きな効果がある。
又、品名、ロット番号、１ピンマーク以外に、不良テス
ト項目番号や、評価条件に対応する記号等をＩＣチップ
の裏面に表示すれば、実験・評価に於ける作業性も向上
する。
ト項目番号や、評価条件に対応する記号等をＩＣチップ
の裏面に表示すれば、実験・評価に於ける作業性も向上
する。
第１図（ａ）は本発明の一実施例を示すウェーハ全体の
平面図、第１図（ｂ）は同じ（ＩＣチップの裏面を示す
平面図、第２図は一実施例のＩＣチップを搭載した混成
集積回路の平面図、第３図（ａ＞は本発明の詳細な説明
するための平面図、第３図（ｂ）は第３図（ａ）の部分
拡大図、第４図は従来例のＩＣチップを搭載した混成集
積回路の平面図である。 １１．２ドパターン形成済ウェーハの裏面、１２．２２
・・・下層ＩＣチップ境界線、１３．２３・・・ＩＣチ
ップ個片相当部分、１４・・・品名、１５・・・ロット
番号、１６・・・１ビンマーク、２７・・・不良表示線
、８．１８・・・回路基板、９，１９・・・ＩＣチップ
。
平面図、第１図（ｂ）は同じ（ＩＣチップの裏面を示す
平面図、第２図は一実施例のＩＣチップを搭載した混成
集積回路の平面図、第３図（ａ＞は本発明の詳細な説明
するための平面図、第３図（ｂ）は第３図（ａ）の部分
拡大図、第４図は従来例のＩＣチップを搭載した混成集
積回路の平面図である。 １１．２ドパターン形成済ウェーハの裏面、１２．２２
・・・下層ＩＣチップ境界線、１３．２３・・・ＩＣチ
ップ個片相当部分、１４・・・品名、１５・・・ロット
番号、１６・・・１ビンマーク、２７・・・不良表示線
、８．１８・・・回路基板、９，１９・・・ＩＣチップ
。
Claims (1)
- 裏面に文字、数字、記号又はマークもしくはそれらの組
合せが表示されていることを特徴とするＩＣチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224605A JPH04106960A (ja) | 1990-08-27 | 1990-08-27 | Ｉｃチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224605A JPH04106960A (ja) | 1990-08-27 | 1990-08-27 | Ｉｃチップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04106960A true JPH04106960A (ja) | 1992-04-08 |
Family
ID=16816346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224605A Pending JPH04106960A (ja) | 1990-08-27 | 1990-08-27 | Ｉｃチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04106960A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956596A (en) * | 1995-11-06 | 1999-09-21 | Samsung Electronics Co., Ltd. | Method of forming and cleaning a laser marking region at a round zone of a semiconductor wafer |
| US6261919B1 (en) | 1998-10-09 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2004086856A1 (en) * | 2003-04-01 | 2004-10-14 | Min Young Song | A carrier for a pet |
| JP2006351772A (ja) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | 半導体チップの識別情報記録方法及び撮像装置 |
| US7279792B2 (en) | 2004-01-19 | 2007-10-09 | Casio Micronics Co., Ltd | Semiconductor device and method of manufacturing same |
-
1990
- 1990-08-27 JP JP2224605A patent/JPH04106960A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956596A (en) * | 1995-11-06 | 1999-09-21 | Samsung Electronics Co., Ltd. | Method of forming and cleaning a laser marking region at a round zone of a semiconductor wafer |
| US6261919B1 (en) | 1998-10-09 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| WO2004086856A1 (en) * | 2003-04-01 | 2004-10-14 | Min Young Song | A carrier for a pet |
| US7279792B2 (en) | 2004-01-19 | 2007-10-09 | Casio Micronics Co., Ltd | Semiconductor device and method of manufacturing same |
| JP2006351772A (ja) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | 半導体チップの識別情報記録方法及び撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278193B1 (en) | Optical sensing method to place flip chips | |
| JPS6010641A (ja) | 半導体装置の製造方法 | |
| KR20010105343A (ko) | 인쇄 회로 기판 상의 소자의 극성, 존재, 정렬 및 단락회로의 확인 방법 | |
| US20060243711A1 (en) | System and method for aligning a wafer processing system in a laser marking system | |
| US7649370B2 (en) | Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame | |
| US4914601A (en) | Method for profiling wafers and for locating dies thereon | |
| TW392235B (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| JPH04106960A (ja) | Ｉｃチップ | |
| JPH07335510A (ja) | 半導体装置およびその識別子付与方法およびその不良解析方法 | |
| JP2595962B2 (ja) | 半導体装置 | |
| JP2006502557A (ja) | ボール状のグリッドアレイｘ線方位マーク | |
| US6458608B1 (en) | Alignment check method on printed circuit board | |
| JP2952882B2 (ja) | Ｉｃウェハ及びｉｃの良否識別方法 | |
| JP2006339211A (ja) | 半導体装置ダイの選別方法及び半導体基板 | |
| JPS6024031A (ja) | 半導体ウエハプロ−バ | |
| JPH11237729A (ja) | マスクのペリクル構造、そのペリクルｉｄ識別装置及びそのペリクルｉｄ識別方法 | |
| JPS59136942A (ja) | 良品チツプ選別装置 | |
| JPH01212429A (ja) | 半導体素子 | |
| JPS6247142A (ja) | 半導体装置のマ−キング法 | |
| JPH04171709A (ja) | 半導体装置 | |
| US8164168B2 (en) | Semiconductor package | |
| JP2003273172A (ja) | マーキング方法 | |
| JPH0499045A (ja) | 半導体ウェーハ | |
| US6784002B1 (en) | Method to make wafer laser marks visable after bumping process | |
| JPS6399541A (ja) | 半導体ウエハプロ−バ装置 |