JPH04105405A - 遅延回路 - Google Patents
遅延回路Info
- Publication number
- JPH04105405A JPH04105405A JP22391590A JP22391590A JPH04105405A JP H04105405 A JPH04105405 A JP H04105405A JP 22391590 A JP22391590 A JP 22391590A JP 22391590 A JP22391590 A JP 22391590A JP H04105405 A JPH04105405 A JP H04105405A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- printed circuit
- terminals
- delay circuit
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 25
- 230000001934 delay Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、波形の時間調整、パルスの生成、線型量の補
償などの目的で使用される分布定数型遅延回路に関する
。
償などの目的で使用される分布定数型遅延回路に関する
。
本発明は、分布定数型の遅延回路において、マイクロス
トリップ形状の伝送線路が形成されたプリント基板を積
層して構成することにより、製造工程の簡略化を図るこ
とができるようにしたものである。
トリップ形状の伝送線路が形成されたプリント基板を積
層して構成することにより、製造工程の簡略化を図るこ
とができるようにしたものである。
従来の分布定数型遅延回路の構造を第７図に示す。フェ
ライト１２などの磁性材料の表面に内部導体１３をコイ
ル状に巻いてインダクタンスを増加させ、さらに内部導
体１３と外部導体１０の間に誘電体１１を配したもので
ある。
ライト１２などの磁性材料の表面に内部導体１３をコイ
ル状に巻いてインダクタンスを増加させ、さらに内部導
体１３と外部導体１０の間に誘電体１１を配したもので
ある。
このような従来の分布定数型遅延回路は、一般にインダ
クタンスＬの方が静電容量Ｃよりも大きくなるので、こ
の回路の持つ特性インピーダンスｚｏ＝Ｖ’Ｔ７てか高
くなり、その結果として、端末に存在する浮遊容量の影
響を受けやすく、遅延時間の長い遅延回路はど遅延可能
な信号周波数は低くなり、高周波信号の遅延ができなく
なる問題がある。また、フェライトの上にコイルを巻き
、さらにその上に誘電体を被せる構造のために、製造工
程が複雑になる問題がある。そしてこのような構造のた
めに、遅延時間を可変させることが困難である問題があ
る。
クタンスＬの方が静電容量Ｃよりも大きくなるので、こ
の回路の持つ特性インピーダンスｚｏ＝Ｖ’Ｔ７てか高
くなり、その結果として、端末に存在する浮遊容量の影
響を受けやすく、遅延時間の長い遅延回路はど遅延可能
な信号周波数は低くなり、高周波信号の遅延ができなく
なる問題がある。また、フェライトの上にコイルを巻き
、さらにその上に誘電体を被せる構造のために、製造工
程が複雑になる問題がある。そしてこのような構造のた
めに、遅延時間を可変させることが困難である問題があ
る。
本発明は、このような問題点を解決するもので、高周波
信号の遅延が可能であり、製造工程の簡略化および遅延
時間の可変化を図ることのできる遅延回路を提供するこ
とを目的とする。
信号の遅延が可能であり、製造工程の簡略化および遅延
時間の可変化を図ることのできる遅延回路を提供するこ
とを目的とする。
本発明は、信号が与えられる一つの端子と、この信号に
遅延を与える分布定数回路と、この分布定数回路を経由
する信号が与えられる別の端子とを備えた遅延回路にお
いて、マイクロストリップ形状の伝送線路が分布定数回
路として形成され、この伝送線路の両端のそれぞれに電
気的に接続された導電路をなすスルーホールをもち、そ
の複数枚が積層されるプリント基板を備えたことを特徴
とする。
遅延を与える分布定数回路と、この分布定数回路を経由
する信号が与えられる別の端子とを備えた遅延回路にお
いて、マイクロストリップ形状の伝送線路が分布定数回
路として形成され、この伝送線路の両端のそれぞれに電
気的に接続された導電路をなすスルーホールをもち、そ
の複数枚が積層されるプリント基板を備えたことを特徴
とする。
ここで、上記端子の一方にかかわるスルーポールは、上
記プリント基板ごとに異なる位置に設けられ、このスル
ーホールを上記端子の一方に電気的に切り換え接続する
切換手段を備えることが望まれる。
記プリント基板ごとに異なる位置に設けられ、このスル
ーホールを上記端子の一方に電気的に切り換え接続する
切換手段を備えることが望まれる。
プリント基板上に形成し伝送線路の特性インピーダンス
は、線路幅およびグランドまでの間隔で定まる。これに
より、高周波信号の遅延を実現する。また、切換器で回
路長を変化させて遅延時間を可変設定することができる
。
は、線路幅およびグランドまでの間隔で定まる。これに
より、高周波信号の遅延を実現する。また、切換器で回
路長を変化させて遅延時間を可変設定することができる
。
以下、本発明の一実施例を図面を参照して説明する。第
１図から第６図は、この実施例の構造を示す図である。
１図から第６図は、この実施例の構造を示す図である。
第１図は１層目および２層目となるプリント基板の表側
であり、第２図はこのプリント基板の裏側である。１お
よび２は各プリント基板の伝送線路端子である。伝送線
路端子１および２は、各々スルーホールである。３はプ
リント基板間グランド接続用スルーホールである。４は
切替器出力端子である。５はインダクタンス成分となる
伝送線路をマイクロストリップの形状で作成したもので
ある。第３図は第１図のＡ−Ａ’の断面図であり、６は
第１図に示した面であり、７は第２図に示した面である
。８は各面の間を絶縁するために用いる絶縁体（誘電体
）である。第４図は３層目および４層目となるプリント
基板の表側であり、裏側は第２図と同じくなる。このよ
うな各プリント基板を第５図に示すように多層化し、各
プリント基板のスルーホールを接続する。
であり、第２図はこのプリント基板の裏側である。１お
よび２は各プリント基板の伝送線路端子である。伝送線
路端子１および２は、各々スルーホールである。３はプ
リント基板間グランド接続用スルーホールである。４は
切替器出力端子である。５はインダクタンス成分となる
伝送線路をマイクロストリップの形状で作成したもので
ある。第３図は第１図のＡ−Ａ’の断面図であり、６は
第１図に示した面であり、７は第２図に示した面である
。８は各面の間を絶縁するために用いる絶縁体（誘電体
）である。第４図は３層目および４層目となるプリント
基板の表側であり、裏側は第２図と同じくなる。このよ
うな各プリント基板を第５図に示すように多層化し、各
プリント基板のスルーホールを接続する。
すなわち、この実施例は、信号が与えられる一つの端子
と、この信号に遅延を与える分布定数回路と、この分布
定数回路を経由する信号が与えられる別の端子とを備え
、さらに、本発明の特徴とする手段として、マイクロス
） ＩＪツブ形状の伝送線路５が分布定数回路として形
成され、この伝送線路５の両端のそれぞれに電気的に接
続された導電路をなすスルーホールである伝送線路端子
１および２をもち、その複数枚が積層されるプリント基
板と、上記端子の一方にかかわるスルーホールは、上記
プリント基板ごとに異なる位置に設けられ、このスルー
ホールを上記端子の一方に電気的に切り換え接続する切
換器９を備える。
と、この信号に遅延を与える分布定数回路と、この分布
定数回路を経由する信号が与えられる別の端子とを備え
、さらに、本発明の特徴とする手段として、マイクロス
） ＩＪツブ形状の伝送線路５が分布定数回路として形
成され、この伝送線路５の両端のそれぞれに電気的に接
続された導電路をなすスルーホールである伝送線路端子
１および２をもち、その複数枚が積層されるプリント基
板と、上記端子の一方にかかわるスルーホールは、上記
プリント基板ごとに異なる位置に設けられ、このスルー
ホールを上記端子の一方に電気的に切り換え接続する切
換器９を備える。
次に、この実施例の動作を説明する。第５図に示すよう
に、各プリント基板の伝送線路端子２を切替器９により
選択すると、遅延回路長を物理的に変化させることがで
きる。これにより、切替器出力端子４には遅延時間を変
化させた信号が出力される。
に、各プリント基板の伝送線路端子２を切替器９により
選択すると、遅延回路長を物理的に変化させることがで
きる。これにより、切替器出力端子４には遅延時間を変
化させた信号が出力される。
各プリント基板のグランドを同電位にするためにグラン
ド接続用スルーホール３を第６図のごとく縦方向にすべ
て接続する。
ド接続用スルーホール３を第６図のごとく縦方向にすべ
て接続する。
遅延回路としてのインダクタンス成分はマイクロストＩ
Ｊツブの形状で実現し、またキャパシタンス成分は伝送
線路とグランド間の容量成分で実現している。各プリン
ト基板の伝送線路端子２を切替器９で選択すると、遅延
回路長が物理的に変化し、伝送線路のインダクタンスＬ
とキャパシタンスＣが変化して遅延時間１． ＝ゾＴで
が変わる。
Ｊツブの形状で実現し、またキャパシタンス成分は伝送
線路とグランド間の容量成分で実現している。各プリン
ト基板の伝送線路端子２を切替器９で選択すると、遅延
回路長が物理的に変化し、伝送線路のインダクタンスＬ
とキャパシタンスＣが変化して遅延時間１． ＝ゾＴで
が変わる。
本発明は、以上説明したように、プリント基板にマイク
ロストリップ形状の伝送線路を作成し、スルーホールを
介して各プリント基板が接続され、各プリント基板を接
層した構造を持つことにより伝送線路の特性インピーダ
ンスが線路幅およびグランドまでの間隔で決まるので、
多層化しても特性インピーダンスはほぼ一定となり、高
周波信号の遅延が可能となり、また製造工程の簡略化が
図れる効果がある。また、各プリント基板を接続してい
るスルーホールを選択する切替器を有しているので、遅
延回路長を物理的に変化させ遅延時間を可変する効果が
ある。
ロストリップ形状の伝送線路を作成し、スルーホールを
介して各プリント基板が接続され、各プリント基板を接
層した構造を持つことにより伝送線路の特性インピーダ
ンスが線路幅およびグランドまでの間隔で決まるので、
多層化しても特性インピーダンスはほぼ一定となり、高
周波信号の遅延が可能となり、また製造工程の簡略化が
図れる効果がある。また、各プリント基板を接続してい
るスルーホールを選択する切替器を有しているので、遅
延回路長を物理的に変化させ遅延時間を可変する効果が
ある。
第１図は、本発明の１層目および２層目となるプリント
基板の表側の姿図。 第２図は第１図の裏側の姿図。 第３図は第１図のＡ−Ａ’断面図。 第４図は３層目および４層目となるプリント基板の表側
の姿図。 第５図は各プリント基板を多層化し、各プリント基板の
スルーホールを接続した断面図。 第６図は第５図の斜視図。 第７図は従来例の構造図。 １．２・・・伝送線路端子、３・・・グランド接続用ス
ルーホールへ４・・・切替器出力端子、５・・・伝送線
路、６・・・第１図側のパターン面、７・・・第２図側
のパターン面、８・・・絶縁体く誘電体）、９・・・切
替器、ｌＯ・・・外部導体、１１・・・誘電体、１２・
・・フェライト、１３・・・内部導体。
基板の表側の姿図。 第２図は第１図の裏側の姿図。 第３図は第１図のＡ−Ａ’断面図。 第４図は３層目および４層目となるプリント基板の表側
の姿図。 第５図は各プリント基板を多層化し、各プリント基板の
スルーホールを接続した断面図。 第６図は第５図の斜視図。 第７図は従来例の構造図。 １．２・・・伝送線路端子、３・・・グランド接続用ス
ルーホールへ４・・・切替器出力端子、５・・・伝送線
路、６・・・第１図側のパターン面、７・・・第２図側
のパターン面、８・・・絶縁体く誘電体）、９・・・切
替器、ｌＯ・・・外部導体、１１・・・誘電体、１２・
・・フェライト、１３・・・内部導体。
Claims (2)
- １．信号が与えられる一つの端子と、この信号に遅延を
与える分布定数回路と、この分布定数回路を経由する信
号が与えられる別の端子とを備えた遅延回路において、 マイクロストリップ形状の伝送線路が分布定数回路とし
て形成され、この伝送線路の両端のそれぞれに電気的に
接続された導電路をなすスルーホールをもち、その複数
枚が積層されるプリント基板 を備えたことを特徴とする遅延回路。 - ２．上記端子の一方にかかわるスルーホールは、上記プ
リント基板ごとに異なる位置に設けられ、このスルーホ
ールを上記端子の一方に電気的に切り換え接続する切換
手段を備えた特許請求項１記載の遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22391590A JPH04105405A (ja) | 1990-08-24 | 1990-08-24 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22391590A JPH04105405A (ja) | 1990-08-24 | 1990-08-24 | 遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04105405A true JPH04105405A (ja) | 1992-04-07 |
Family
ID=16805709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22391590A Pending JPH04105405A (ja) | 1990-08-24 | 1990-08-24 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04105405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005951A (ja) * | 2005-06-22 | 2007-01-11 | Hitachi Media Electoronics Co Ltd | 伝送回路、アンテナ共用器、高周波スイッチ回路 |
-
1990
- 1990-08-24 JP JP22391590A patent/JPH04105405A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005951A (ja) * | 2005-06-22 | 2007-01-11 | Hitachi Media Electoronics Co Ltd | 伝送回路、アンテナ共用器、高周波スイッチ回路 |
| JP4636950B2 (ja) * | 2005-06-22 | 2011-02-23 | 株式会社日立メディアエレクトロニクス | 伝送回路、アンテナ共用器、高周波スイッチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602517A (en) | Laminate type LC composite device having coils with opposing directions and adjacent leads | |
| US20030151863A1 (en) | Power splitter having counter rotating circuit lines | |
| US3530411A (en) | High frequency electronic circuit structure employing planar transmission lines | |
| JPH07106898A (ja) | 高周波信号分配・合成器 | |
| JPH07221512A (ja) | 高周波接続線路 | |
| JP3955138B2 (ja) | 多層回路基板 | |
| US6229425B1 (en) | Common mode inductor | |
| KR20000034924A (ko) | 저온 동시소성 다층세라믹내 수동 전자소자들 | |
| US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
| US6160461A (en) | Multilayer noise filter including integral damping resistor | |
| JP4783996B2 (ja) | 積層型複合バラントランス | |
| JPH04105405A (ja) | 遅延回路 | |
| JP4788065B2 (ja) | 積層型伝送線路交差チップ | |
| US7525397B2 (en) | Stripline directional coupler having a wide coupling gap | |
| JP2004087524A (ja) | 回路基板およびこれを用いた電子機器 | |
| JP2002344276A (ja) | 高周波電力分配・合成回路および高周波電力分配・合成部品 | |
| JPH0458601A (ja) | ストリップラインを有する回路装置 | |
| JPH0951208A (ja) | 多層基板 | |
| JP2666391B2 (ja) | 遅延線路 | |
| WO1994022281A1 (en) | Laminated circuit board | |
| JPH0430615A (ja) | ノイズ・フイルタ | |
| WO1999033138A1 (en) | Rf three-way combiner/splitter | |
| JPH0291987A (ja) | 印刷配線板 | |
| JP2000349517A (ja) | ディレイライン | |
| JP2006108445A (ja) | 多層プリント配線板 |