JPH04101240U - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 過電流を検出して対応スイッチング素子をオ
フとする場合に、スイッチング素子の特性のバラツキに
もとずきトランスが飽和するのを防止する。 【構成】 パルス巾変調回路２２で位相変調された４つ
のパルス列を作り、駆動回路２３を通じてスイッチング
素子１１〜１４を制御してトランス１８に正、負のパル
ス電流を流し、その出力を整流して直流電力を端子２８
ａ，２８ｂ間に出力する。スイッチング素子１１〜１４
のオン電圧が所定値を越えると過電流検出回路４７で駆
動回路２３を制御して、対応するスイッチング素子を急
速にオフとしてその素子を過電流から保護し、これと同
時にオア回路４８，４９を通じてソフトスタート回路３
７をリセットして、トランス１８の入力パルス電流の幅
を狭くして、正、負ともに同一となるようにし、トラン
ス１８が飽和しないようにする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は直流電力を、４つのスイッチング素子のブリッジ回路及びトランス からなるインバータで交流電力に変換し、その交流電力を直流電力に変換し、そ の変換された直流電力の電圧・電流が所定値になるように、パルス幅変調回路の 変調信号を制御して、トランスに入力されるパルス幅を制御するようにすると共 に前記変調信号を小さい値から徐々に増大させるソフトスタート回路を付加した ＤＣ−ＤＣコンバータに関する。

【０００２】

【従来の技術】

図４に従来のＤＣ−ＤＣコンバータを示す。ＭＯＳ−ＦＥＴやＩＧＢＴ（絶縁 ゲートバイポーラトランジスタ）などのスイッチング素子１１，１２，１３，１ ４が二つずつ順方向に直列に接続され、その直列接続が並列に接続されてブリッ ジ回路１５が構成され、ブリッジ回路１５の一対の入力端間に直流電源１６、つ まり電池、又は商用交流電力を整流した電源が接続される。電源１６と並列にコ ンデンサ１７が接続される。ブリッジ回路１６の一対の出力端間にトランス１８ の１次コイルが接続されて、ブリッジ回路１６とトランス１８とによりインバー タ１９が構成される。

【０００３】 三角波発生器２１よりの三角波の搬送波がパルス幅変調回路２２へ供給され、 直流の変調信号Ｖ_S によりパルス位相が制御されると共に各スイッチング素子１ １〜１４に対する４つの制御パルス列に分配される。これら４つのパルス列は駆 動回路２３を通じてスイッチング素子１１〜１４をそれぞれ駆動制御し、スイッ チング素子１１，１４が同時にオンとなる期間と、スイッチング素子１２，１３ が同時にオンとなる期間とが交互に生じ、かつこの同時にオンとなる期間が変調 信号Ｖ_S のレベルに応じて変化し、パルス幅変調が生じる。この結果、電源１６ の直流電力は交流電力に変換される。

【０００４】 トランス１８の２次コイルの出力は全波整流回路２４へ供給され、全波整流回 路２４の整流出力はインダクタ２５及びコンデンサ２６よりなる平滑回路２７で 平滑されて出力端子２８ａ，２８ｂ間へ出力される。 コンデンサ２６の電圧、つまり出力直流電圧と端子２９の基準電圧との差が誤 差増幅器３１で検出される。出力端子２８ａを流れる電流、つまり出力直流電流 （負荷電流）がホール素子３２で検出され、その検出出力と端子３３の基準値と の差が誤差増幅器３４で検出される。誤差増幅器３１，３４の両出力は加算回路 ３５で加算され、その加算回路３５の出力で変調信号発生回路３６から発生する 変調信号（変調電圧）が負帰還制御される。この変調信号がソフトスタート回路 ３７を通じてパルス幅変調回路２２に与えられる。出力直流電圧・電流が例えば 基準値より大になると、変調信号Ｖ_S のレベルが小さくなり、パルス幅変調回路 ２２の出力パルスの位相が変化してスイッチング素子が同時にオンになる期間が 狭くなり、出力直流電圧・電流が小さくなるように負帰還動作する。

【０００５】 ソフトスタート回路３７は例えば変調信号発生回路３６の出力電圧が、抵抗器 ３８−３９−コンデンサ４１の直列回路に印加され、コンデンサ４１の両端にト ランジスタ４２が接続され、スイッチ４３を瞬時オンとしてトランジスタ４２を オンとしてコンデンサ４１の電荷を放電させると、これよりコンデンサ４１に対 する充電が徐々に行われ、抵抗器３８，３９の接続点の電圧Ｖ_S が図５Ａに示す ように徐々に増加する。三角波発生器２１よりの出力三角波搬送波（図５Ａ）と 同期して周波数が２分の１のパルスがパルス幅変調回路２２からスイッチング素 子１１のゲートへ供給され、これと逆位相のパルスがスイッチング素子１２のゲ ートへ供給され、Ｖ_S と三角波搬送波とが一致した時点から次の一致点までのパ ルスがスイッチング素子１３のゲートへ供給され、これより次の一致点までのパ ルスがスイッチング素子１４のゲートへ供給されることが繰返される。従ってス イッチング素子１１，１４の同時オン期間、スイッチング素子１２，１３の同時 オン期間が徐々に大となり、これらの期間が交互に発生し、かつトランス１８に 互いに逆方向に電流を流すから、トランス１８の入力電圧Ｖ_I は図５Ｂのように なる。このようにして出力端子２８ａ，２８ｂ間の出力電圧が徐々に増加される 。起動をこのようにすることによりトランス１８の磁気飽和を防止することがで きる。

【０００６】 従来においてインバータの過電流に対する保護のため、直流電源１６とブリッ ジ回路１５との接続路に直列に電流検出用抵抗器４４が挿入され、この抵抗器４ ４の降下電圧と、基準電圧Ｖ_E とを比較器４６で比較し、降下電圧が基準電圧Ｖ _E を越えると、比較器４６の出力が反転し、その出力でパルス幅変調回路２２を 制御して、その出力を次の半サイクルまで停止し、スイッチング素子１１〜１４ のすべてを速かにオフにし、スイッチング素子１１〜１４が過電流により破損し ないようにしていた。

【０００７】 あるいは次のようにして過電流保護がなされていた。つまりＭＯＳ−ＦＥＴの ドレイン電流Ｉ_D とドレインソース間オン電圧Ｖ_ONとの関係は図６に示すように Ｖ_ONはＩ_D と比例している。従って図７に示すようにスイッチング素子１１〜１ ４の各オン電圧が所定値を越えた場合はこれに過電流が流れたものと、過電流検 出回路４７で検出し、その検出出力で駆動回路２３を制御して、過電流となった スイッチング素子に対する駆動を次の半サイクルの開始時まで停止して、そのス イッチング素子を高速にオフとして、過電流による破損を防止する。

【０００８】

【考案が解決しようとする課題】

図４の回路においては、出力側の負荷の短絡及びスイッチング素子のアーム短 絡の双方の過電流を検出することができ、過電流検出の為の回路が１つで済む長 所がある。しかしブリッジ回路１５とコンデンサ１７との間に電流検出用抵抗器 ４４を接続するため配線が長くなる。この結果、高速動作のスイッチング素子１ １〜１４を用いると電流の開閉速度が著しく早くなるためこの配線インダクタン スによって非常に大きなサージ電圧が発生する。例えば電流検出用抵抗器４４を 挿入のために配線が往復で約２０cm長くなると、その配線の直径が１０mm、往復 配線間間隔が２０cmでその配線のインダクタンスは約６５nHとなり、電流変化率 が１０⁹ で約６５Ｖのサージ電圧が発生する。

【０００９】 過電流検出用の素子として、抵抗器４４の代りにホール素子を用いたとしても 、ホール素子を設置する為の物理的空間が必要であり、その為に配線長が伸びて やはり同様な問題が生じる。 図７に示した回路においては配線が長くなる問題は解決されるが、インバータ 出力の正の半サイクルと負の半サイクルにおいて、過電流の検出レベルが異なる という問題がある。すなわちスイッチング素子１１〜１４のそれぞれによって、 素子電流Ｉ_D に対するオン電圧の値が異なる為、スイッチング素子１１，１４が 導通する半サイクルと、スイッチング素子１２，１３が導通する他の半サイクル とにおいて、過電流の検出レベルが異なり、インバータの出力電圧のパルス幅が 、正のサイクルと負のサイクルとで異なる現象が生じる。この過電流検出レベル の差が、正の半サイクルと負の半サイクルで大きくなると、トランス１８の飽和 が発生するという問題が生じる。

【００１０】 このことについて以下に説明する。スイッチング素子１１，１４が導通する半 サイクルにおいて、過電流検出回路４７が検出する時の素子電流の値を＋Ｉ_M 、 スイッチング素子１２，１３が導通する半サイクルにおいて、過電流検出する時 の素子電流の値を−Ｉ_M とする。ここで各スイッチング素子の素子電流Ｉ_D に対 するオン電圧Ｖ_ONの値の違いにより、＋Ｉ_M の絶対値と−Ｉ_M の絶対値とが等し くならず、今｜＋Ｉ_M ｜＞｜−Ｉ_M ｜となったとする。

【００１１】 この状態において、図８Ａに示すように、時刻ｔ₄ よりトランス１８の入力電 流Ｉ_T が増加したものとする。入力電流Ｉ_T が増加した後も、正のサイクルにお いては、なおＩ_T ＜＋Ｉ_M の状態である為、正のサイクルのトランス入力電流の パルス幅は、パルス幅変調回路２２によって決定されたパルス幅Ｔ₁ である。 次に負のサイクルに移った後、先の正のサイクルと等しいパルス幅Ｔ₁ で、向 きが逆で値が等しい電流Ｉ_T （図中点線で示す）が流れようとする。

【００１２】 しかし途中でＩ_T ＝−Ｉ_M となった時点で過電流検出回路４７によってスイッ チング素子１２もしくは、１３の駆動信号が停止し、インバータの出力電圧Ｖ_I がＯＦＦとなる為、負のサイクルのトランス入力電流のパルス幅はＴ₂ とＴ₁ よ り狭くなる。これに応じてトランス１８の入力電圧も図８Ｂに示すように正のサ イクルより負のサイクルのパルス幅が狭くなる。

【００１３】 トランス１８内に生じる磁束はトランス入力電圧Ｖ_I のパルスの面積に比例す るため、入力電圧Ｖ_I の正の面積Ｓ１と、負の面積Ｓ２との間に差ができると、 この１サイクル終了時のトランス１８内の磁束はゼロにはならず、磁束が残る。 以後、過電流検出回路４７の動作によって、正のサイクルと負のサイクルとの トランス入力電圧Ｖ₂ の面積が違う状態が繰り返され、トランス１８内の磁束が 加算されて増加してゆく。この増加した磁束がトランス１８の鉄心のヒステリシ ス曲線によって決まる磁束の最大値に達すると鉄心が飽和し、入力電圧Ｖ_I と平 衡すべき逆起電力を保持できなくなって突入電流が発生する。

【００１４】

【課題を解決するための手段】

この考案によれば、過電流検出回路により、スイッチング素子の導通期間中の オン電圧が所定値以上となると過電流が流れたと検出されて対応したスイッチン グ素子の駆動信号が停止されると共に、その検出出力が生じている間、ソフトス タート回路がリセットされる。

【００１５】 またトランスの入力電流が検出され、このトランス入力電流が所定値以上の場 合はパルス幅変調回路が制御されて、スイッチング素子に対する出力が停止され る。

【００１６】

【実施例】

図１にこの考案の実施例を示し、図７と対応する部分に同一符号を付けてある 。この考案において過電流検出回路４７における各スイッチング素子１１〜１４ に対する過電流検出出力が駆動回路２３へ供給されると共に分岐されてオア回路 ４８へ供給され、オア回路４８の出力は、ソフトスタート回路３７に対するリセ ットスイッチ４３の出力と論理和がオア回路４９でとられてソフトスタート回路 ３７へリセット指令として供給される。なおトランス１８の入力側に偏磁防止の ためにコンデンサ５１が直列に挿入される。

【００１７】 この構成によれば、通常時は、出力電圧・電流を一定に保持するように動作す ると共に、スイッチング素子１１〜１４の何れかで過電流が検出されると、その 過電流が流れたスイッチング素子に対する駆動信号が次の半サイクルの開始まで 速やかに停止されてそのスイッチング素子が高速にオフにされ、過電流に対する 保護がなされると共に、ソフトスタート回路３７がリセットされ、変調信号Ｖ_S がソフトスタート時の初期状態になり、図２に示すように、スイッチング素子１ １，１４が同時オン、スイッチング素子１２，１３が同時オンの各期間が最小と なるためトランス１８の入力電圧の正のサイクル、負のサイクルにおける各面積 が等しくなり、過電流検出回路４７の検出が繰返されても、トランス１８の残留 磁束が増加するおそれがない。

【００１８】 ソフトスタート回路３７に対するリセット動作は、スイッチング素子に過電流 が検出される期間、継続される。過電流の検出が停止した場合、ソフトスタート 回路３７によって、変調信号Ｖ_S が徐々に立ち上る為、トランス１８の飽和も防 止されて、安定にインバータの出力が回復する。 ここで、過電流検出回路４７の検出動作により、インバータの出力電圧Ｖ_I の 正のサイクルと負のサイクルの不平衡（面積差）が大きな場合は、動作遅れによ り、ソフトスタート回路３７がリセットされる前にトランス１８が飽和し、突入 電流が発生してしまう。そこでトランス１８の１次側に電流検出トランス５１が 結合され、これによりトランス１８の入力電流が検出され、そのトランス入力電 流が所定値を越えると、トランス過入力検出回路５２がこれを検出し、この検出 出力でパルス幅変調回路２２を制御してパルス幅変調回路２２により、インバー タの出力電圧Ｖ_I の発生を次の半サイクルまで停止する。この停止動作は図４に おける比較器４６の出力により行う場合と同様に行えばよい。前記動作の様子を 図３に示す。時刻ｔ₁ で過電流が検出されるが、ソフトスタート回路がリセット される前は時刻ｔ₂ にトランス過入力検出回路５２で過入力が検出され、突入電 流Ｉ_T1が制限される。

【００１９】 これにより、トランス１８が飽和し、なおかつ突入電流が増加する場合に、一 定値で突入電流を制限し、過電流検出回路４７のバラツキを補正し、ソフトスタ ート回路３７がリセットされるまでの間、トランス１８の偏磁が進行するのが防 止される。

【００２０】

【考案の効果】

以上述べたように、この考案によればスイッチング素子の導通期間中のオン電 圧を用いて、過電流を検出する回路４７の出力でソフトスタート回路３７をリセ ットする簡単な回路を付加することにより、トランスの偏磁を防止しながらスイ ッチング素子を保護できる。

【００２１】 また簡単なトランス過入力検出回路５２を付加することによって、スイッチン グ素子の過電流保護動作時におけるトランスの偏磁防止が補助でき、短絡保護の 動作をより確実にすることができる。

【図面の簡単な説明】

【図１】この考案の実施例を示すブロック図。

【図２】ソフトスタート回路３７がリセットされた状態
での各部の波形を示す図。

【図３】過電流検出出力によりソフトスタート回路３７
がリセットされる前に生じる突入電流をトランス過入力
検出により制限する動作の波形を示す図。

【図４】従来のＤＣ−ＤＣコンバータを示すブロック
図。

【図５】ソフトスタート回路３７の動作を説明するため
の波形図。

【図６】ＭＯＳ−ＦＥＴのドレイン電流とオン電圧との
関係を示す図。

【図７】従来の他のＤＣ−ＤＣコンバータを示すブロッ
ク図。

【図８】スイッチング素子の特性バラツキによりトラン
スが飽和することを説明するためのトランス入力電流・
電圧波形図。

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 ４つのスイッチング素子がブリッジ接続
   され、そのブリッジの一対の入力端間に直流電力が供給
   され、パルス幅変調回路の出力により駆動回路を通じて
   上記スイッチング素子が制御され、上記ブリッジの一対
   の出力端間にトランスが接続され、上記直流電力が交流
   電力に変換され、その交流電力を直流電力に変換し、上
   記４つのスイッチング素子の各導通期間中の各オン電圧
   を検出し、そのオン電圧が所定値を越えると、これを過
   電流検出回路で検出し、その検出出力で上記駆動回路を
   制御して対応するスイッチング素子に対する駆動信号の
   出力を停止し、上記変換した直流電力の電圧又は電流が
   所定値以上になると、上記パルス幅変調回路に対する変
   調信号を負帰還制御するようになされると共に、ソフト
   スタート回路により上記変調信号を徐々に増加させるこ
   とができるようにされたＤＣ−ＤＣコンバータにおい
   て、上記過電流検出回路の検出出力によりこれが出力さ
   れている間上記ソフトスタート回路をリセットするリセ
   ット回路を設けたことを特徴とするＤＣ−ＤＣコンバー
   タ。
2. 【請求項２】 上記トランスの入力電流を検出するトラ
   ンス入力電流検出手段と、その検出したトランス入力電
   流が所定値以上になると、これを検出して、上記トラン
   スの入力を停止するように上記パルス幅変調回路を制御
   するトランス過入力検出回路とを設けたことを特徴とす
   る請求項１記載のＤＣ−ＤＣコンバータ。