JPH04101240U - Dc−dcコンバータ - Google Patents
Dc−dcコンバータInfo
- Publication number
- JPH04101240U JPH04101240U JP666291U JP666291U JPH04101240U JP H04101240 U JPH04101240 U JP H04101240U JP 666291 U JP666291 U JP 666291U JP 666291 U JP666291 U JP 666291U JP H04101240 U JPH04101240 U JP H04101240U
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- circuit
- output
- switching elements
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 37
- 229920006395 saturated elastomer Polymers 0.000 abstract description 6
- 238000012986 modification Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000004907 flux Effects 0.000 description 5
- 230000005415 magnetization Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 過電流を検出して対応スイッチング素子をオ
フとする場合に、スイッチング素子の特性のバラツキに
もとずきトランスが飽和するのを防止する。 【構成】 パルス巾変調回路22で位相変調された4つ
のパルス列を作り、駆動回路23を通じてスイッチング
素子11〜14を制御してトランス18に正、負のパル
ス電流を流し、その出力を整流して直流電力を端子28
a,28b間に出力する。スイッチング素子11〜14
のオン電圧が所定値を越えると過電流検出回路47で駆
動回路23を制御して、対応するスイッチング素子を急
速にオフとしてその素子を過電流から保護し、これと同
時にオア回路48,49を通じてソフトスタート回路3
7をリセットして、トランス18の入力パルス電流の幅
を狭くして、正、負ともに同一となるようにし、トラン
ス18が飽和しないようにする。
フとする場合に、スイッチング素子の特性のバラツキに
もとずきトランスが飽和するのを防止する。 【構成】 パルス巾変調回路22で位相変調された4つ
のパルス列を作り、駆動回路23を通じてスイッチング
素子11〜14を制御してトランス18に正、負のパル
ス電流を流し、その出力を整流して直流電力を端子28
a,28b間に出力する。スイッチング素子11〜14
のオン電圧が所定値を越えると過電流検出回路47で駆
動回路23を制御して、対応するスイッチング素子を急
速にオフとしてその素子を過電流から保護し、これと同
時にオア回路48,49を通じてソフトスタート回路3
7をリセットして、トランス18の入力パルス電流の幅
を狭くして、正、負ともに同一となるようにし、トラン
ス18が飽和しないようにする。
Description
【0001】
この考案は直流電力を、4つのスイッチング素子のブリッジ回路及びトランス
からなるインバータで交流電力に変換し、その交流電力を直流電力に変換し、そ
の変換された直流電力の電圧・電流が所定値になるように、パルス幅変調回路の
変調信号を制御して、トランスに入力されるパルス幅を制御するようにすると共
に前記変調信号を小さい値から徐々に増大させるソフトスタート回路を付加した
DC−DCコンバータに関する。
【0002】
図4に従来のDC−DCコンバータを示す。MOS−FETやIGBT(絶縁
ゲートバイポーラトランジスタ)などのスイッチング素子11,12,13,1
4が二つずつ順方向に直列に接続され、その直列接続が並列に接続されてブリッ
ジ回路15が構成され、ブリッジ回路15の一対の入力端間に直流電源16、つ
まり電池、又は商用交流電力を整流した電源が接続される。電源16と並列にコ
ンデンサ17が接続される。ブリッジ回路16の一対の出力端間にトランス18
の1次コイルが接続されて、ブリッジ回路16とトランス18とによりインバー
タ19が構成される。
【0003】
三角波発生器21よりの三角波の搬送波がパルス幅変調回路22へ供給され、
直流の変調信号VS によりパルス位相が制御されると共に各スイッチング素子1
1〜14に対する4つの制御パルス列に分配される。これら4つのパルス列は駆
動回路23を通じてスイッチング素子11〜14をそれぞれ駆動制御し、スイッ
チング素子11,14が同時にオンとなる期間と、スイッチング素子12,13
が同時にオンとなる期間とが交互に生じ、かつこの同時にオンとなる期間が変調
信号VS のレベルに応じて変化し、パルス幅変調が生じる。この結果、電源16
の直流電力は交流電力に変換される。
【0004】
トランス18の2次コイルの出力は全波整流回路24へ供給され、全波整流回
路24の整流出力はインダクタ25及びコンデンサ26よりなる平滑回路27で
平滑されて出力端子28a,28b間へ出力される。
コンデンサ26の電圧、つまり出力直流電圧と端子29の基準電圧との差が誤
差増幅器31で検出される。出力端子28aを流れる電流、つまり出力直流電流
(負荷電流)がホール素子32で検出され、その検出出力と端子33の基準値と
の差が誤差増幅器34で検出される。誤差増幅器31,34の両出力は加算回路
35で加算され、その加算回路35の出力で変調信号発生回路36から発生する
変調信号(変調電圧)が負帰還制御される。この変調信号がソフトスタート回路
37を通じてパルス幅変調回路22に与えられる。出力直流電圧・電流が例えば
基準値より大になると、変調信号VS のレベルが小さくなり、パルス幅変調回路
22の出力パルスの位相が変化してスイッチング素子が同時にオンになる期間が
狭くなり、出力直流電圧・電流が小さくなるように負帰還動作する。
【0005】
ソフトスタート回路37は例えば変調信号発生回路36の出力電圧が、抵抗器
38−39−コンデンサ41の直列回路に印加され、コンデンサ41の両端にト
ランジスタ42が接続され、スイッチ43を瞬時オンとしてトランジスタ42を
オンとしてコンデンサ41の電荷を放電させると、これよりコンデンサ41に対
する充電が徐々に行われ、抵抗器38,39の接続点の電圧VS が図5Aに示す
ように徐々に増加する。三角波発生器21よりの出力三角波搬送波(図5A)と
同期して周波数が2分の1のパルスがパルス幅変調回路22からスイッチング素
子11のゲートへ供給され、これと逆位相のパルスがスイッチング素子12のゲ
ートへ供給され、VS と三角波搬送波とが一致した時点から次の一致点までのパ
ルスがスイッチング素子13のゲートへ供給され、これより次の一致点までのパ
ルスがスイッチング素子14のゲートへ供給されることが繰返される。従ってス
イッチング素子11,14の同時オン期間、スイッチング素子12,13の同時
オン期間が徐々に大となり、これらの期間が交互に発生し、かつトランス18に
互いに逆方向に電流を流すから、トランス18の入力電圧VI は図5Bのように
なる。このようにして出力端子28a,28b間の出力電圧が徐々に増加される
。起動をこのようにすることによりトランス18の磁気飽和を防止することがで
きる。
【0006】
従来においてインバータの過電流に対する保護のため、直流電源16とブリッ
ジ回路15との接続路に直列に電流検出用抵抗器44が挿入され、この抵抗器4
4の降下電圧と、基準電圧VE とを比較器46で比較し、降下電圧が基準電圧V E
を越えると、比較器46の出力が反転し、その出力でパルス幅変調回路22を
制御して、その出力を次の半サイクルまで停止し、スイッチング素子11〜14
のすべてを速かにオフにし、スイッチング素子11〜14が過電流により破損し
ないようにしていた。
【0007】
あるいは次のようにして過電流保護がなされていた。つまりMOS−FETの
ドレイン電流ID とドレインソース間オン電圧VONとの関係は図6に示すように
VONはID と比例している。従って図7に示すようにスイッチング素子11〜1
4の各オン電圧が所定値を越えた場合はこれに過電流が流れたものと、過電流検
出回路47で検出し、その検出出力で駆動回路23を制御して、過電流となった
スイッチング素子に対する駆動を次の半サイクルの開始時まで停止して、そのス
イッチング素子を高速にオフとして、過電流による破損を防止する。
【0008】
図4の回路においては、出力側の負荷の短絡及びスイッチング素子のアーム短
絡の双方の過電流を検出することができ、過電流検出の為の回路が1つで済む長
所がある。しかしブリッジ回路15とコンデンサ17との間に電流検出用抵抗器
44を接続するため配線が長くなる。この結果、高速動作のスイッチング素子1
1〜14を用いると電流の開閉速度が著しく早くなるためこの配線インダクタン
スによって非常に大きなサージ電圧が発生する。例えば電流検出用抵抗器44を
挿入のために配線が往復で約20cm長くなると、その配線の直径が10mm、往復
配線間間隔が20cmでその配線のインダクタンスは約65nHとなり、電流変化率
が109 で約65Vのサージ電圧が発生する。
【0009】
過電流検出用の素子として、抵抗器44の代りにホール素子を用いたとしても
、ホール素子を設置する為の物理的空間が必要であり、その為に配線長が伸びて
やはり同様な問題が生じる。
図7に示した回路においては配線が長くなる問題は解決されるが、インバータ
出力の正の半サイクルと負の半サイクルにおいて、過電流の検出レベルが異なる
という問題がある。すなわちスイッチング素子11〜14のそれぞれによって、
素子電流ID に対するオン電圧の値が異なる為、スイッチング素子11,14が
導通する半サイクルと、スイッチング素子12,13が導通する他の半サイクル
とにおいて、過電流の検出レベルが異なり、インバータの出力電圧のパルス幅が
、正のサイクルと負のサイクルとで異なる現象が生じる。この過電流検出レベル
の差が、正の半サイクルと負の半サイクルで大きくなると、トランス18の飽和
が発生するという問題が生じる。
【0010】
このことについて以下に説明する。スイッチング素子11,14が導通する半
サイクルにおいて、過電流検出回路47が検出する時の素子電流の値を+IM 、
スイッチング素子12,13が導通する半サイクルにおいて、過電流検出する時
の素子電流の値を−IM とする。ここで各スイッチング素子の素子電流ID に対
するオン電圧VONの値の違いにより、+IM の絶対値と−IM の絶対値とが等し
くならず、今|+IM |>|−IM |となったとする。
【0011】
この状態において、図8Aに示すように、時刻t4 よりトランス18の入力電
流IT が増加したものとする。入力電流IT が増加した後も、正のサイクルにお
いては、なおIT <+IM の状態である為、正のサイクルのトランス入力電流の
パルス幅は、パルス幅変調回路22によって決定されたパルス幅T1 である。
次に負のサイクルに移った後、先の正のサイクルと等しいパルス幅T1 で、向
きが逆で値が等しい電流IT (図中点線で示す)が流れようとする。
【0012】
しかし途中でIT =−IM となった時点で過電流検出回路47によってスイッ
チング素子12もしくは、13の駆動信号が停止し、インバータの出力電圧VI
がOFFとなる為、負のサイクルのトランス入力電流のパルス幅はT2 とT1 よ
り狭くなる。これに応じてトランス18の入力電圧も図8Bに示すように正のサ
イクルより負のサイクルのパルス幅が狭くなる。
【0013】
トランス18内に生じる磁束はトランス入力電圧VI のパルスの面積に比例す
るため、入力電圧VI の正の面積S1と、負の面積S2との間に差ができると、
この1サイクル終了時のトランス18内の磁束はゼロにはならず、磁束が残る。
以後、過電流検出回路47の動作によって、正のサイクルと負のサイクルとの
トランス入力電圧V2 の面積が違う状態が繰り返され、トランス18内の磁束が
加算されて増加してゆく。この増加した磁束がトランス18の鉄心のヒステリシ
ス曲線によって決まる磁束の最大値に達すると鉄心が飽和し、入力電圧VI と平
衡すべき逆起電力を保持できなくなって突入電流が発生する。
【0014】
この考案によれば、過電流検出回路により、スイッチング素子の導通期間中の
オン電圧が所定値以上となると過電流が流れたと検出されて対応したスイッチン
グ素子の駆動信号が停止されると共に、その検出出力が生じている間、ソフトス
タート回路がリセットされる。
【0015】
またトランスの入力電流が検出され、このトランス入力電流が所定値以上の場
合はパルス幅変調回路が制御されて、スイッチング素子に対する出力が停止され
る。
【0016】
図1にこの考案の実施例を示し、図7と対応する部分に同一符号を付けてある
。この考案において過電流検出回路47における各スイッチング素子11〜14
に対する過電流検出出力が駆動回路23へ供給されると共に分岐されてオア回路
48へ供給され、オア回路48の出力は、ソフトスタート回路37に対するリセ
ットスイッチ43の出力と論理和がオア回路49でとられてソフトスタート回路
37へリセット指令として供給される。なおトランス18の入力側に偏磁防止の
ためにコンデンサ51が直列に挿入される。
【0017】
この構成によれば、通常時は、出力電圧・電流を一定に保持するように動作す
ると共に、スイッチング素子11〜14の何れかで過電流が検出されると、その
過電流が流れたスイッチング素子に対する駆動信号が次の半サイクルの開始まで
速やかに停止されてそのスイッチング素子が高速にオフにされ、過電流に対する
保護がなされると共に、ソフトスタート回路37がリセットされ、変調信号VS
がソフトスタート時の初期状態になり、図2に示すように、スイッチング素子1
1,14が同時オン、スイッチング素子12,13が同時オンの各期間が最小と
なるためトランス18の入力電圧の正のサイクル、負のサイクルにおける各面積
が等しくなり、過電流検出回路47の検出が繰返されても、トランス18の残留
磁束が増加するおそれがない。
【0018】
ソフトスタート回路37に対するリセット動作は、スイッチング素子に過電流
が検出される期間、継続される。過電流の検出が停止した場合、ソフトスタート
回路37によって、変調信号VS が徐々に立ち上る為、トランス18の飽和も防
止されて、安定にインバータの出力が回復する。
ここで、過電流検出回路47の検出動作により、インバータの出力電圧VI の
正のサイクルと負のサイクルの不平衡(面積差)が大きな場合は、動作遅れによ
り、ソフトスタート回路37がリセットされる前にトランス18が飽和し、突入
電流が発生してしまう。そこでトランス18の1次側に電流検出トランス51が
結合され、これによりトランス18の入力電流が検出され、そのトランス入力電
流が所定値を越えると、トランス過入力検出回路52がこれを検出し、この検出
出力でパルス幅変調回路22を制御してパルス幅変調回路22により、インバー
タの出力電圧VI の発生を次の半サイクルまで停止する。この停止動作は図4に
おける比較器46の出力により行う場合と同様に行えばよい。前記動作の様子を
図3に示す。時刻t1 で過電流が検出されるが、ソフトスタート回路がリセット
される前は時刻t2 にトランス過入力検出回路52で過入力が検出され、突入電
流IT1が制限される。
【0019】
これにより、トランス18が飽和し、なおかつ突入電流が増加する場合に、一
定値で突入電流を制限し、過電流検出回路47のバラツキを補正し、ソフトスタ
ート回路37がリセットされるまでの間、トランス18の偏磁が進行するのが防
止される。
【0020】
以上述べたように、この考案によればスイッチング素子の導通期間中のオン電
圧を用いて、過電流を検出する回路47の出力でソフトスタート回路37をリセ
ットする簡単な回路を付加することにより、トランスの偏磁を防止しながらスイ
ッチング素子を保護できる。
【0021】
また簡単なトランス過入力検出回路52を付加することによって、スイッチン
グ素子の過電流保護動作時におけるトランスの偏磁防止が補助でき、短絡保護の
動作をより確実にすることができる。
【図1】この考案の実施例を示すブロック図。
【図2】ソフトスタート回路37がリセットされた状態
での各部の波形を示す図。
での各部の波形を示す図。
【図3】過電流検出出力によりソフトスタート回路37
がリセットされる前に生じる突入電流をトランス過入力
検出により制限する動作の波形を示す図。
がリセットされる前に生じる突入電流をトランス過入力
検出により制限する動作の波形を示す図。
【図4】従来のDC−DCコンバータを示すブロック
図。
図。
【図5】ソフトスタート回路37の動作を説明するため
の波形図。
の波形図。
【図6】MOS−FETのドレイン電流とオン電圧との
関係を示す図。
関係を示す図。
【図7】従来の他のDC−DCコンバータを示すブロッ
ク図。
ク図。
【図8】スイッチング素子の特性バラツキによりトラン
スが飽和することを説明するためのトランス入力電流・
電圧波形図。
スが飽和することを説明するためのトランス入力電流・
電圧波形図。
Claims (2)
- 【請求項1】 4つのスイッチング素子がブリッジ接続
され、そのブリッジの一対の入力端間に直流電力が供給
され、パルス幅変調回路の出力により駆動回路を通じて
上記スイッチング素子が制御され、上記ブリッジの一対
の出力端間にトランスが接続され、上記直流電力が交流
電力に変換され、その交流電力を直流電力に変換し、上
記4つのスイッチング素子の各導通期間中の各オン電圧
を検出し、そのオン電圧が所定値を越えると、これを過
電流検出回路で検出し、その検出出力で上記駆動回路を
制御して対応するスイッチング素子に対する駆動信号の
出力を停止し、上記変換した直流電力の電圧又は電流が
所定値以上になると、上記パルス幅変調回路に対する変
調信号を負帰還制御するようになされると共に、ソフト
スタート回路により上記変調信号を徐々に増加させるこ
とができるようにされたDC−DCコンバータにおい
て、上記過電流検出回路の検出出力によりこれが出力さ
れている間上記ソフトスタート回路をリセットするリセ
ット回路を設けたことを特徴とするDC−DCコンバー
タ。 - 【請求項2】 上記トランスの入力電流を検出するトラ
ンス入力電流検出手段と、その検出したトランス入力電
流が所定値以上になると、これを検出して、上記トラン
スの入力を停止するように上記パルス幅変調回路を制御
するトランス過入力検出回路とを設けたことを特徴とす
る請求項1記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991006662U JP2533774Y2 (ja) | 1991-02-18 | 1991-02-18 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991006662U JP2533774Y2 (ja) | 1991-02-18 | 1991-02-18 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04101240U true JPH04101240U (ja) | 1992-09-01 |
JP2533774Y2 JP2533774Y2 (ja) | 1997-04-23 |
Family
ID=31738090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991006662U Expired - Fee Related JP2533774Y2 (ja) | 1991-02-18 | 1991-02-18 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2533774Y2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161842A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
JP2010161843A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
JP2018117493A (ja) * | 2017-01-20 | 2018-07-26 | コーセル株式会社 | スイッチング電源装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10211736B2 (en) | 2017-01-23 | 2019-02-19 | Lg Chem, Ltd. | Power supply system and detection system for determining an unbalanced current condition and an overcurrent condition in a DC-DC voltage converter |
JP2020010444A (ja) * | 2018-07-04 | 2020-01-16 | 古河電気工業株式会社 | 電力変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58114212A (ja) * | 1981-12-28 | 1983-07-07 | Fujitsu Denso Ltd | 定電圧電源回路の過電流保護回路 |
JPS6349457A (ja) * | 1986-08-19 | 1988-03-02 | Mitsubishi Electric Corp | 印字レコ−ダ |
JPH01148064A (ja) * | 1987-12-04 | 1989-06-09 | Victor Co Of Japan Ltd | 電源装置の保護回路 |
-
1991
- 1991-02-18 JP JP1991006662U patent/JP2533774Y2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58114212A (ja) * | 1981-12-28 | 1983-07-07 | Fujitsu Denso Ltd | 定電圧電源回路の過電流保護回路 |
JPS6349457A (ja) * | 1986-08-19 | 1988-03-02 | Mitsubishi Electric Corp | 印字レコ−ダ |
JPH01148064A (ja) * | 1987-12-04 | 1989-06-09 | Victor Co Of Japan Ltd | 電源装置の保護回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161842A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
JP2010161843A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
JP2018117493A (ja) * | 2017-01-20 | 2018-07-26 | コーセル株式会社 | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2533774Y2 (ja) | 1997-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3938024A (en) | Converter regulation by controlled conduction overlap | |
US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
US4542440A (en) | Switch current sensing with snubber current suppression in a push-pull converter | |
EP1605576A1 (en) | Device and method for extending the input voltage range of a DC/DC converter | |
US6606259B2 (en) | Clamped-inductance power converter apparatus with transient current limiting capability and operating methods therefor | |
JPH0655031B2 (ja) | フライバックスイッチングレギュレ−タ電源 | |
US3930194A (en) | Inverter control circuit | |
US4334254A (en) | Gated snubber circuit | |
JPH08214560A (ja) | ノイズ裕度のあるクランプ式の共振リンクインバータ | |
US4283667A (en) | Motor field exciter | |
JPH04101240U (ja) | Dc−dcコンバータ | |
US5032967A (en) | SMPS apparatus having a demagnetization circuit | |
JPS592569A (ja) | スイツチングレギユレ−タ | |
JPH01311864A (ja) | スイツチング方式安定化電源回路装置 | |
JPS61244271A (ja) | スイツチングレギユレ−タ | |
JP3293447B2 (ja) | スイッチング電源装置 | |
JP2002095264A (ja) | Pwmインバータ | |
JPS6327210Y2 (ja) | ||
JP4398122B2 (ja) | 同期整流システムと整流方法 | |
JP2773534B2 (ja) | 直流電源装置 | |
JP2010226905A (ja) | 電力変換装置 | |
JPS648525B2 (ja) | ||
JPH0681496B2 (ja) | 突入電流防止回路 | |
JPH0739341Y2 (ja) | 定電流回路 | |
JPS6111653Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |