JPH0655031B2 - フライバックスイッチングレギュレ−タ電源 - Google Patents
フライバックスイッチングレギュレ−タ電源Info
- Publication number
- JPH0655031B2 JPH0655031B2 JP60500300A JP50030085A JPH0655031B2 JP H0655031 B2 JPH0655031 B2 JP H0655031B2 JP 60500300 A JP60500300 A JP 60500300A JP 50030085 A JP50030085 A JP 50030085A JP H0655031 B2 JPH0655031 B2 JP H0655031B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- output
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/40—Means for preventing magnetic saturation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 発明の背景 本発明は電源に関し、特に変圧器を有しフライバックス
イッチングレギュレータの形態を成し、この変圧器に蓄
積された磁気エネルギに比例した電気的パラメータを検
出することによってドライブコントロールを得るような
フライバックスイッチングレギュレータ電源に関するも
のである。
イッチングレギュレータの形態を成し、この変圧器に蓄
積された磁気エネルギに比例した電気的パラメータを検
出することによってドライブコントロールを得るような
フライバックスイッチングレギュレータ電源に関するも
のである。
電源は種々の電気回路で構成できるものである。レギュ
レート(調整)処理されていない低電圧の電気的エネル
ギを、パルス形成ネットワークを充電するのに適した比
較的高いレギュレート処理された電圧の電気的エネルギ
に変換するのに有効な電源の一形態によれば、フライバ
ックスイッチングレギュレータ中に変圧器を採用してい
る。この変圧器の一次巻線の回路網によって、この巻線
間に電圧パルスを発生させ、このパルスは変圧器の二次
巻線をパルス形成ネットワークに接続するダイオードに
逆極性のバイアスを与える電気パルスを与えるようにな
っている。一次巻線の電流は時間に対して直線的に増加
し、次に急激に零になるようになっている。これによっ
て、或るピーク電流が生じた場合に、一次電圧が零に低
下される。一次電流が零になると、二次巻線における電
圧の極性によってダイオードを順方向バイアスし、二次
巻線がパルス形成ネットワークに接続されるようにな
る。これによってエネルギが一次巻線から二次巻線を径
て、これに接続された負荷回路に移送されるようにな
る。一般にエネルギパルスが二次巻線回路のコンデンサ
中に蓄積され、電力をフラッシュランプのような外部負
荷に供給するために後で利用される。
レート(調整)処理されていない低電圧の電気的エネル
ギを、パルス形成ネットワークを充電するのに適した比
較的高いレギュレート処理された電圧の電気的エネルギ
に変換するのに有効な電源の一形態によれば、フライバ
ックスイッチングレギュレータ中に変圧器を採用してい
る。この変圧器の一次巻線の回路網によって、この巻線
間に電圧パルスを発生させ、このパルスは変圧器の二次
巻線をパルス形成ネットワークに接続するダイオードに
逆極性のバイアスを与える電気パルスを与えるようにな
っている。一次巻線の電流は時間に対して直線的に増加
し、次に急激に零になるようになっている。これによっ
て、或るピーク電流が生じた場合に、一次電圧が零に低
下される。一次電流が零になると、二次巻線における電
圧の極性によってダイオードを順方向バイアスし、二次
巻線がパルス形成ネットワークに接続されるようにな
る。これによってエネルギが一次巻線から二次巻線を径
て、これに接続された負荷回路に移送されるようにな
る。一般にエネルギパルスが二次巻線回路のコンデンサ
中に蓄積され、電力をフラッシュランプのような外部負
荷に供給するために後で利用される。
このような電源の動作が繰返し行なわれ、順次生成され
る電磁エネルギのパルスが、変圧器の一次巻線から二次
巻線を経て負荷コンデンサへ、所望の高電圧チャージが
得られるまで結合されるようになる。高い繰返しパルス
周波数によって、負荷コンデンサによって流れる電流
と、これと等価な出力電圧が得られる他のタイプの電源
によって流れる電流との比を減少させる。このことによ
って、直接充電と比べて、低いピーク電流が低電源電圧
から得られるようになる。この電源は、パルス幅変調の
パターンを変化させることによって、レギュレータとし
て機能して、入力電圧の変化、およびこれと関連した負
荷回路中のコンデンサ電荷としての出力電圧の上昇を補
償することができる。
る電磁エネルギのパルスが、変圧器の一次巻線から二次
巻線を経て負荷コンデンサへ、所望の高電圧チャージが
得られるまで結合されるようになる。高い繰返しパルス
周波数によって、負荷コンデンサによって流れる電流
と、これと等価な出力電圧が得られる他のタイプの電源
によって流れる電流との比を減少させる。このことによ
って、直接充電と比べて、低いピーク電流が低電源電圧
から得られるようになる。この電源は、パルス幅変調の
パターンを変化させることによって、レギュレータとし
て機能して、入力電圧の変化、およびこれと関連した負
荷回路中のコンデンサ電荷としての出力電圧の上昇を補
償することができる。
特に、レギュレーション(調整)プロセスの重要な部分
は、変圧器に蓄積されたエネルギの状態の決定に関連す
るものである。一次巻線回路へのエネルギのパルスの終
了を、変圧器のエネルギの検出されたレベルに従って制
御することによって、変圧器が飽和するのを防止でき
る。前のパルスのエネルギの大部分が二次回路を経て負
荷回路コンデンサに結合(供給)されるまで、次の新し
いパルスが発生しない。逆に、新しいパルスの発生が先
のパルスからかなり遅れた場合には、電力出力容量が減
少してしまう。
は、変圧器に蓄積されたエネルギの状態の決定に関連す
るものである。一次巻線回路へのエネルギのパルスの終
了を、変圧器のエネルギの検出されたレベルに従って制
御することによって、変圧器が飽和するのを防止でき
る。前のパルスのエネルギの大部分が二次回路を経て負
荷回路コンデンサに結合(供給)されるまで、次の新し
いパルスが発生しない。逆に、新しいパルスの発生が先
のパルスからかなり遅れた場合には、電力出力容量が減
少してしまう。
変圧器の一次回路に流れる電流の振幅を検出する回路が
制御の一形態として採用されている。しかしながらこの
ことは、電流検出用抵抗を一次巻線に直列に接続する必
要を生じ、また、電流検出用変圧器も用いる必要がある
という欠点がある。
制御の一形態として採用されている。しかしながらこの
ことは、電流検出用抵抗を一次巻線に直列に接続する必
要を生じ、また、電流検出用変圧器も用いる必要がある
という欠点がある。
電源の構成例として以下の米国特許が関連している。ス
イッチングレギュレータ電源としては、米国特許第4,13
5,234号、4,180,852号、4,209,826号および4,233,577号
が存在する。可飽和リアクタ型電源としては、4,135,23
4号および3,590,362号が存在する。周波数制御型インバ
ータ電源としては第3,818,314号が存在し、レギュレー
トタイプ電源(共振回路内蔵)としては3,519,741号、
4,030,025号、3,875,493号および4,156,175号が存在す
る。電流検出型電源としては3,663,949号が存在する。
イッチングレギュレータ電源としては、米国特許第4,13
5,234号、4,180,852号、4,209,826号および4,233,577号
が存在する。可飽和リアクタ型電源としては、4,135,23
4号および3,590,362号が存在する。周波数制御型インバ
ータ電源としては第3,818,314号が存在し、レギュレー
トタイプ電源(共振回路内蔵)としては3,519,741号、
4,030,025号、3,875,493号および4,156,175号が存在す
る。電流検出型電源としては3,663,949号が存在する。
前述した検出素子の両者においては、製造時において困
難が生じる問題点がある。その理由としては、この両者
は調達したり特定化することが困難であるからである。
例えば、電流検出用抵抗は極めて低い値にする必要があ
ると共に、大きな電力定格を持たせる必要があるからで
ある。この低い抵抗値によって電力消費が減少される
が、制御回路がノイズに対して著しく感応するような、
ミリボルトの電圧レベルの検知出力しか得られなくなっ
てしまう欠点があった。電流検出用変圧器の場合には、
特性が製造業者によってバラツキを生じてしまい、これ
によって電源の制御の正確度を損ってしまう欠点があっ
た。
難が生じる問題点がある。その理由としては、この両者
は調達したり特定化することが困難であるからである。
例えば、電流検出用抵抗は極めて低い値にする必要があ
ると共に、大きな電力定格を持たせる必要があるからで
ある。この低い抵抗値によって電力消費が減少される
が、制御回路がノイズに対して著しく感応するような、
ミリボルトの電圧レベルの検知出力しか得られなくなっ
てしまう欠点があった。電流検出用変圧器の場合には、
特性が製造業者によってバラツキを生じてしまい、これ
によって電源の制御の正確度を損ってしまう欠点があっ
た。
発明の概要 前述した問題点を克服出来ると共に、他の利点が本発明
の回路を採用した変圧器結合型フライバックスイッチン
グレギュレータ電源を用いることによって得られる。こ
の発明では、二次電圧を測定することにより変圧器の一
次電流の大きさを決定でき、これにより電源の動作が制
御される。この結果、一次電流の大きさおよび一次巻線
の蓄積されたエネルギを制御でき、これにより変圧器の
コアが飽和することなく、変圧器をリニアモードで動作
させることができる。このような制御形態が、電流検出
装置を一次回路中に挿入することなく実現できる。
の回路を採用した変圧器結合型フライバックスイッチン
グレギュレータ電源を用いることによって得られる。こ
の発明では、二次電圧を測定することにより変圧器の一
次電流の大きさを決定でき、これにより電源の動作が制
御される。この結果、一次電流の大きさおよび一次巻線
の蓄積されたエネルギを制御でき、これにより変圧器の
コアが飽和することなく、変圧器をリニアモードで動作
させることができる。このような制御形態が、電流検出
装置を一次回路中に挿入することなく実現できる。
本発明によれば、調整されていない電圧の入力パルスを
変圧器の一次巻線に印加する。変圧器の二次巻線の出力
電圧、又はタップ付きの巻線または補助巻線によって得
られた予め決められたこの電圧の一部分を時間に関して
積分して、入力電圧パルスに応じて一次巻線中に生成さ
れる磁束の値および電流に応じた値の積分出力信号を得
ることができる。抵抗を介して充電されるコンデンサを
用いることによつて、適当な積分器を構成する。コンパ
レータによってこの積分器の出力信号を基準信号と比較
し、これによって、一次電流が所望のレベルに到達した
時に入力パルスを終了させる。入力電圧パルスが終了す
ると、(即ち、このことは一次巻線を実質的に開放する
ことによって実現する)、一次電流が急激に零になると
共に、フライバック電流が二次巻線に現われるようにな
る。この動作は一次巻線回路から二次巻線回路へのエネ
ルギの高効率の伝送となる。
変圧器の一次巻線に印加する。変圧器の二次巻線の出力
電圧、又はタップ付きの巻線または補助巻線によって得
られた予め決められたこの電圧の一部分を時間に関して
積分して、入力電圧パルスに応じて一次巻線中に生成さ
れる磁束の値および電流に応じた値の積分出力信号を得
ることができる。抵抗を介して充電されるコンデンサを
用いることによつて、適当な積分器を構成する。コンパ
レータによってこの積分器の出力信号を基準信号と比較
し、これによって、一次電流が所望のレベルに到達した
時に入力パルスを終了させる。入力電圧パルスが終了す
ると、(即ち、このことは一次巻線を実質的に開放する
ことによって実現する)、一次電流が急激に零になると
共に、フライバック電流が二次巻線に現われるようにな
る。この動作は一次巻線回路から二次巻線回路へのエネ
ルギの高効率の伝送となる。
このフライバック電流は、急激に立上る電流パルスであ
り、二次巻線に結合された蓄積用コンデンサに供給され
る。この電流パルスのエネルギがコンデンサ中に蓄積さ
れると、フライバック電流は零に向って消滅するように
なる。小さな抵抗を二次回路中にダイオードと並列に設
け、これによってフライバック電流の消滅を検出する。
コンパレータによって、消滅している電流の値を基準信
号と比較して、次の入力電圧パルスを以下の条件の下で
一次巻線に与えるようにする。即ち、フライバック電流
がそれの初期値の予め決められた割合、一般的には初期
値の25%まで消滅し終った時である。このような方法
によって、変圧器を介して伝送される継続したパルスの
平均電力を最大値にセットできる。この理由は、パルス
の繰返し周波数をフライバック電流の消滅割合に従って
変化させ、このような消滅割合はまた、パルスエネルギ
の蓄積コンデンサへの伝送レートの値でもあるからであ
る。
り、二次巻線に結合された蓄積用コンデンサに供給され
る。この電流パルスのエネルギがコンデンサ中に蓄積さ
れると、フライバック電流は零に向って消滅するように
なる。小さな抵抗を二次回路中にダイオードと並列に設
け、これによってフライバック電流の消滅を検出する。
コンパレータによって、消滅している電流の値を基準信
号と比較して、次の入力電圧パルスを以下の条件の下で
一次巻線に与えるようにする。即ち、フライバック電流
がそれの初期値の予め決められた割合、一般的には初期
値の25%まで消滅し終った時である。このような方法
によって、変圧器を介して伝送される継続したパルスの
平均電力を最大値にセットできる。この理由は、パルス
の繰返し周波数をフライバック電流の消滅割合に従って
変化させ、このような消滅割合はまた、パルスエネルギ
の蓄積コンデンサへの伝送レートの値でもあるからであ
る。
追加の電圧検出回路を用いることよって、蓄積コンデン
サがフル充電された時に入力パルスを停止させている。
また、別のロジック機能として、前述の磁束検出用コン
パレータにヒステリシスを設けて、積分器の出力信号が
低下し始めることによる入力パルスの早期の再スタート
を防止できる。この結果、入力電圧パルスの入力開始が
電電流検出用コンパレータの動作のみに応答して行なわ
れるようになる。
サがフル充電された時に入力パルスを停止させている。
また、別のロジック機能として、前述の磁束検出用コン
パレータにヒステリシスを設けて、積分器の出力信号が
低下し始めることによる入力パルスの早期の再スタート
を防止できる。この結果、入力電圧パルスの入力開始が
電電流検出用コンパレータの動作のみに応答して行なわ
れるようになる。
詳細な説明 第1には、本発明による制御回路を用いたフライバック
スイッチングレギュレータ電源20が開示されている。
この電源20には変圧器22が設けられており、これに
は、コア28を介して磁気的に結合された一次および二
次巻線24,26が設けられている。この変圧器22は
巻線比1:Nのステップアップ変圧器である。二次巻線
の極性に対する一次巻線の極性をそれぞれの巻線の付近
に黒点で表示した。この一次巻線24をレギュレト(安
定化)されていないDC(直流)電圧源30とパワーF
ET(電界効果トランジスタ)32との間に直列に接続
し、これらの間をアース34によって互いに接続する。
このトランジスタ32を電子スイッチとして作動させ、
電源30からの電流の流れを開始させたり停止させたり
し、これによって、電流のパルスを発生するようにな
り、このパルスを電源30から一次巻線24へ供給する
ようにする。増幅器36によってトランジスタ32のゲ
ートターミナルをドライブする。これのソースおよびド
レインのそれぞれをアースおよび変圧器22の一次巻線
24の出力ターミナルに接続する。コンデンサ38をア
ースと一次巻線24の入力ターミナルとの間に結合さ
せ、これによってほぼ一定の電圧を入力電流パルスの期
間中に変圧器22の一次側に印加する。この入力パルス
の電流は一次巻線24のインダクタンスのために時間に
対してリニア(直線的)に上昇するようになる。
スイッチングレギュレータ電源20が開示されている。
この電源20には変圧器22が設けられており、これに
は、コア28を介して磁気的に結合された一次および二
次巻線24,26が設けられている。この変圧器22は
巻線比1:Nのステップアップ変圧器である。二次巻線
の極性に対する一次巻線の極性をそれぞれの巻線の付近
に黒点で表示した。この一次巻線24をレギュレト(安
定化)されていないDC(直流)電圧源30とパワーF
ET(電界効果トランジスタ)32との間に直列に接続
し、これらの間をアース34によって互いに接続する。
このトランジスタ32を電子スイッチとして作動させ、
電源30からの電流の流れを開始させたり停止させたり
し、これによって、電流のパルスを発生するようにな
り、このパルスを電源30から一次巻線24へ供給する
ようにする。増幅器36によってトランジスタ32のゲ
ートターミナルをドライブする。これのソースおよびド
レインのそれぞれをアースおよび変圧器22の一次巻線
24の出力ターミナルに接続する。コンデンサ38をア
ースと一次巻線24の入力ターミナルとの間に結合さ
せ、これによってほぼ一定の電圧を入力電流パルスの期
間中に変圧器22の一次側に印加する。この入力パルス
の電流は一次巻線24のインダクタンスのために時間に
対してリニア(直線的)に上昇するようになる。
二次巻線26には第1および第2ターミナル41および
42が設けられており、第1ターミナル41をダイオー
ド44を経てエネルギ蓄積用コンデンサ46の一方のタ
ーミナルに接続する。このコンデンサ46の対向ターミ
ナルを接地する。抵抗48は負荷を表わし、この負荷は
この電源20の出力ターミナルに接続されたことにな
る。この抵抗48はコンデンサ46と並列接続する。本
例では負荷を抵抗48として表現しているが、一般的に
はフラッシュランプのようなスイッチング負荷より構成
されるものである。
42が設けられており、第1ターミナル41をダイオー
ド44を経てエネルギ蓄積用コンデンサ46の一方のタ
ーミナルに接続する。このコンデンサ46の対向ターミ
ナルを接地する。抵抗48は負荷を表わし、この負荷は
この電源20の出力ターミナルに接続されたことにな
る。この抵抗48はコンデンサ46と並列接続する。本
例では負荷を抵抗48として表現しているが、一般的に
はフラッシュランプのようなスイッチング負荷より構成
されるものである。
第2のターミナル42を電流検出回路50に接続し、こ
の回路50によってダイオード44の方向における二次
巻線電流の大きさを検出する。特に、この検出回路50
は、後述するように、コンデンサ46を充電する電流パ
ルスの消滅過程を検出するものである。この検出回路5
0にはダイオード52、抵抗54,56およびコンデン
サ58が設けられている。
の回路50によってダイオード44の方向における二次
巻線電流の大きさを検出する。特に、この検出回路50
は、後述するように、コンデンサ46を充電する電流パ
ルスの消滅過程を検出するものである。この検出回路5
0にはダイオード52、抵抗54,56およびコンデン
サ58が設けられている。
積分手段として第1ターミナル41およびアース間に接
続し、これによって時間の関数として二次電圧を積分し
て、一次巻線24に流れる入力電流パルスの一次電流に
よりコア28中に生じた磁束の量に対応して前記二次巻
線26に発生される出力電圧を積分する。一次電流は一
次ターミナル間の電圧−秒(volt-seconds)に比例する一
方、積分器60の出力電圧もまた一次ターミナル間の電
圧−秒に比例するので、この積分器60の出力信号は一
次電流の値を示す信号として用いられるようになる。こ
の積分器60にはダイオード62、抵抗64およびコン
デンサ66が設けられている。このコンデンサ66が積
分期間中に抵抗64を経て充電される。この抵抗64、
コンデンサ66間の電圧は積分器60の出力信号として
用いられる。
続し、これによって時間の関数として二次電圧を積分し
て、一次巻線24に流れる入力電流パルスの一次電流に
よりコア28中に生じた磁束の量に対応して前記二次巻
線26に発生される出力電圧を積分する。一次電流は一
次ターミナル間の電圧−秒(volt-seconds)に比例する一
方、積分器60の出力電圧もまた一次ターミナル間の電
圧−秒に比例するので、この積分器60の出力信号は一
次電流の値を示す信号として用いられるようになる。こ
の積分器60にはダイオード62、抵抗64およびコン
デンサ66が設けられている。このコンデンサ66が積
分期間中に抵抗64を経て充電される。この抵抗64、
コンデンサ66間の電圧は積分器60の出力信号として
用いられる。
積分器リセット回路68をコンデンサ66に結合させる
ことによって、各積分期間の後にこのコンデンサ66を
放電させる。このように、この積分器60をリセットし
て積分プロセスにおける正確度を確保することができ
る。このリセット作用を時として“積分器をケージング
(caging)する”と表現する。このリセット回路68には
2個のダイオード70および72、5個の抵抗74,7
6,78,80および82ならびにコンパレータ84が
設けられている。これら抵抗80および82を正の電圧
源(図示しないが、通常の手段によって発生させること
ができる)およびアース間に直列に接続してこれら抵抗
80,82の接続点に基準電圧を発生させてコンパレー
タ84の正の入力ターミナルへ印加する。このコンパレ
ータ84の負の入力ターミナルはライン86の論理信号
を受信して積分器リセット回路68を作動させる。
ことによって、各積分期間の後にこのコンデンサ66を
放電させる。このように、この積分器60をリセットし
て積分プロセスにおける正確度を確保することができ
る。このリセット作用を時として“積分器をケージング
(caging)する”と表現する。このリセット回路68には
2個のダイオード70および72、5個の抵抗74,7
6,78,80および82ならびにコンパレータ84が
設けられている。これら抵抗80および82を正の電圧
源(図示しないが、通常の手段によって発生させること
ができる)およびアース間に直列に接続してこれら抵抗
80,82の接続点に基準電圧を発生させてコンパレー
タ84の正の入力ターミナルへ印加する。このコンパレ
ータ84の負の入力ターミナルはライン86の論理信号
を受信して積分器リセット回路68を作動させる。
3個の抵抗74,76および78をコンパレータ84の
出力ターミナルに接続する。抵抗74をダイオード7
0,72の接続点に結合させ、他方、抵抗76,78を
負の電源(−15V)およびコンパレータ84の正の入
力ターミナルに接続する。これら3個の抵抗74,7
6,78によって電圧が与えられ、この電圧によって積
分期間中にこれらダイオード70および72が逆バイア
スされる。この結果、コンデンサ66は電荷を蓄積する
ことが可能となる。コンデンサ66の放電期間中、この
コンパレータ84の出力電圧によってこれらダイオード
70,72を導通状態にセットする。ダイオード70が
コンデンサ66と接続してダイオード70に放電電流が
流入し、他方、ダイオード72が接地されてコンデンサ
66に印加された最大電圧を制限するようになる。
出力ターミナルに接続する。抵抗74をダイオード7
0,72の接続点に結合させ、他方、抵抗76,78を
負の電源(−15V)およびコンパレータ84の正の入
力ターミナルに接続する。これら3個の抵抗74,7
6,78によって電圧が与えられ、この電圧によって積
分期間中にこれらダイオード70および72が逆バイア
スされる。この結果、コンデンサ66は電荷を蓄積する
ことが可能となる。コンデンサ66の放電期間中、この
コンパレータ84の出力電圧によってこれらダイオード
70,72を導通状態にセットする。ダイオード70が
コンデンサ66と接続してダイオード70に放電電流が
流入し、他方、ダイオード72が接地されてコンデンサ
66に印加された最大電圧を制限するようになる。
電源20の制御回路には更に論理ユニット88が設けら
れておりこの論理ユニット88は電流検出回路50およ
び積分器60の出力信号に応答してライン86上に論理
(ロジック)信号を発生させて積分リセット回路68を
作動させると共に増幅器36を経てパワートランジスタ
32を作動させる。この論理ユニット88には電流検出
回路50の出力ターミナルに結合した電流コンパレータ
90、積分器60の出力ターミナルに結合したコンパレ
ータ92およびNORゲート94が設けられている。こ
のNORゲート94によってコンパレータ90,92の
出力信号を受信することによってライン86上にロジッ
ク信号を出力するようになる。このNORゲート94は
コンパレータ96からの出力信号もまた受信する。この
コンパレータ96によって電源20の負荷抵抗48へ与
えられる出力電圧のサンプルを基準信号(+5V)と比
較する。この出力電圧のサンプルを、コンデンサ46お
よび負荷抵抗48と直列に接続した2個の抵抗98,1
00を経て得ることができる。コンパレータ96用の基
準信号は正の電圧源(+5V)である。
れておりこの論理ユニット88は電流検出回路50およ
び積分器60の出力信号に応答してライン86上に論理
(ロジック)信号を発生させて積分リセット回路68を
作動させると共に増幅器36を経てパワートランジスタ
32を作動させる。この論理ユニット88には電流検出
回路50の出力ターミナルに結合した電流コンパレータ
90、積分器60の出力ターミナルに結合したコンパレ
ータ92およびNORゲート94が設けられている。こ
のNORゲート94によってコンパレータ90,92の
出力信号を受信することによってライン86上にロジッ
ク信号を出力するようになる。このNORゲート94は
コンパレータ96からの出力信号もまた受信する。この
コンパレータ96によって電源20の負荷抵抗48へ与
えられる出力電圧のサンプルを基準信号(+5V)と比
較する。この出力電圧のサンプルを、コンデンサ46お
よび負荷抵抗48と直列に接続した2個の抵抗98,1
00を経て得ることができる。コンパレータ96用の基
準信号は正の電圧源(+5V)である。
本発明によれば、電源20の制御回路の動作は以下の通
りである。
りである。
ロジック1の信号、即ちハイ電圧信号(ライン86上
の)に応答して、トランジスタ32は導通状態となる。
この結果、一次電流が一次巻線24を流れるようにな
る。このトランジスタ32はパワーFETであるので、
バイポーラトランジスタまたはSCR(シリコン制御整
流器)を一次巻線24を流れる電流をパルス状にするた
めの電子スイッチとして利用することもできる。このト
ランジスタ32が導通状態の期間中に、コンデンサ38
によって得られた比較的一定の電圧が一次巻線24のタ
ーミナル間に現われ、これによって第2図のタイミング
チャートの最初のグラフで図示されているようなリニア
上昇一次電流が得られる。一次巻線24中のこの電流は
コア28が飽和状態となる前に終了すべきものである。
の)に応答して、トランジスタ32は導通状態となる。
この結果、一次電流が一次巻線24を流れるようにな
る。このトランジスタ32はパワーFETであるので、
バイポーラトランジスタまたはSCR(シリコン制御整
流器)を一次巻線24を流れる電流をパルス状にするた
めの電子スイッチとして利用することもできる。このト
ランジスタ32が導通状態の期間中に、コンデンサ38
によって得られた比較的一定の電圧が一次巻線24のタ
ーミナル間に現われ、これによって第2図のタイミング
チャートの最初のグラフで図示されているようなリニア
上昇一次電流が得られる。一次巻線24中のこの電流は
コア28が飽和状態となる前に終了すべきものである。
本発明によれば、一次電流のパルスの終了は、積分器6
0を用いて時間の関数として二次電圧を積分することに
よって実現できる。一次電流が上昇している間に、逆極
性の電圧が二次巻線26に現われ、これによってコンデ
ンサ66から抵抗64およびダイオード62に経て入し
た電流は、抵抗54を経てアースに流れるようになる。
二次巻線26の出力電圧は入力パルスの期間中には一定
の値であり、これは一次巻線24の電圧の場合と同様で
ある。従ってコンデンサ66は、抵抗64,54を経て
ほぼ直線的な割合で充電されるようになり、これによっ
て出力電圧をコンパレータ92に供給し、この出力電圧
は第2図の4番目のグラフで示した検出信号に反比例し
直線的な割合で上昇するようになる。第1図は回路構成
例では、抵抗54は比較的低い抵抗値で一般的には0.
4Ωである。抵抗64は130kΩであり、コンデンサ
66は2200PFの値である。従って、抵抗54の値
は抵抗64の値と比べて無視し得る程度に小さいもの
で、この結果、コンデンサ66の充電速度はコンデンサ
66の静電容量と抵抗64の値とによって実質的に決定
される。このコンデンサ66の電圧は検出した電圧より
極めて低いものであり、この結果、コンデンサ66の充
電速度は抵抗64によって制御されるようになる。
0を用いて時間の関数として二次電圧を積分することに
よって実現できる。一次電流が上昇している間に、逆極
性の電圧が二次巻線26に現われ、これによってコンデ
ンサ66から抵抗64およびダイオード62に経て入し
た電流は、抵抗54を経てアースに流れるようになる。
二次巻線26の出力電圧は入力パルスの期間中には一定
の値であり、これは一次巻線24の電圧の場合と同様で
ある。従ってコンデンサ66は、抵抗64,54を経て
ほぼ直線的な割合で充電されるようになり、これによっ
て出力電圧をコンパレータ92に供給し、この出力電圧
は第2図の4番目のグラフで示した検出信号に反比例し
直線的な割合で上昇するようになる。第1図は回路構成
例では、抵抗54は比較的低い抵抗値で一般的には0.
4Ωである。抵抗64は130kΩであり、コンデンサ
66は2200PFの値である。従って、抵抗54の値
は抵抗64の値と比べて無視し得る程度に小さいもの
で、この結果、コンデンサ66の充電速度はコンデンサ
66の静電容量と抵抗64の値とによって実質的に決定
される。このコンデンサ66の電圧は検出した電圧より
極めて低いものであり、この結果、コンデンサ66の充
電速度は抵抗64によって制御されるようになる。
コンパレータ92に印加された基準電圧(第1図で例示
したように−9.0V)によって、所望のレベルに磁束が
達した時に、一次電流の終了のための第2図の4番のグ
ラフ上の点を形成する。従って、コンパレータ92によ
ってロジック1の信号が得られ、これがNORゲート9
4によってライン86上にロジック0の信号として出力
される。ライン86上のロジック0の信号によってトラ
ンジスタ32の導通が終了し、従って一次電流が停止す
る。更に、ライン86上のロジック0の信号によってコ
ンパレータ84から正の出力電圧が得られるようにな
る。抵抗78が正のフィードパック抵抗として接続され
ているから、コンパレータ84の出力をロジック1信号
の十分な値までドライブする。コンパレータ84の出力
におけるロジック1の信号によって、電流を抵抗74、
ダイオード70を経てコンデンサ66に供給して電圧の
初期値(第2図の4番目のグラフのリセット部分)を回
復する。ダイオード70および抵抗74の接続部からア
ースへのダイオード72の結合によって、この正の出力
電圧をダイオード72の順方向電圧ドロップに等しい値
にクランプする。これによって積分器60の動作におけ
るリセット、即ち“ケージング”状態の正確な繰返しが
確保されるようになる。
したように−9.0V)によって、所望のレベルに磁束が
達した時に、一次電流の終了のための第2図の4番のグ
ラフ上の点を形成する。従って、コンパレータ92によ
ってロジック1の信号が得られ、これがNORゲート9
4によってライン86上にロジック0の信号として出力
される。ライン86上のロジック0の信号によってトラ
ンジスタ32の導通が終了し、従って一次電流が停止す
る。更に、ライン86上のロジック0の信号によってコ
ンパレータ84から正の出力電圧が得られるようにな
る。抵抗78が正のフィードパック抵抗として接続され
ているから、コンパレータ84の出力をロジック1信号
の十分な値までドライブする。コンパレータ84の出力
におけるロジック1の信号によって、電流を抵抗74、
ダイオード70を経てコンデンサ66に供給して電圧の
初期値(第2図の4番目のグラフのリセット部分)を回
復する。ダイオード70および抵抗74の接続部からア
ースへのダイオード72の結合によって、この正の出力
電圧をダイオード72の順方向電圧ドロップに等しい値
にクランプする。これによって積分器60の動作におけ
るリセット、即ち“ケージング”状態の正確な繰返しが
確保されるようになる。
一次電流が中断した瞬間に、変圧器22の一次巻線24
に蓄積されたエネルギが二次巻線26に移送される。こ
こでは、この蓄積されたエネルギが第2図の2番目のグ
ラフで表わされた二次電流として現われる。電流検出回
路50のダイオード52を介してアースから二次巻線2
6に電流が流れると共に、ダイオード44を介して蓄積
コンデンサ46に電流が流れる。このコンデンサ46に
よって二次電流の継続したパルスによって得られたエネ
ルギを蓄積する。このように蓄積されたエネルギは、確
実なレートで抵抗48で表現された負荷へ放出されるよ
うになる。または、フラッシュランプのように、特別の
タイムインターバルで継続的に作動する形態の負荷に対
して作用するようになる。二次電流によってコンデンサ
46を充電するので、電流の振幅は第2図の2番目のグ
ラフで表わしたように消滅していく。
に蓄積されたエネルギが二次巻線26に移送される。こ
こでは、この蓄積されたエネルギが第2図の2番目のグ
ラフで表わされた二次電流として現われる。電流検出回
路50のダイオード52を介してアースから二次巻線2
6に電流が流れると共に、ダイオード44を介して蓄積
コンデンサ46に電流が流れる。このコンデンサ46に
よって二次電流の継続したパルスによって得られたエネ
ルギを蓄積する。このように蓄積されたエネルギは、確
実なレートで抵抗48で表現された負荷へ放出されるよ
うになる。または、フラッシュランプのように、特別の
タイムインターバルで継続的に作動する形態の負荷に対
して作用するようになる。二次電流によってコンデンサ
46を充電するので、電流の振幅は第2図の2番目のグ
ラフで表わしたように消滅していく。
この二次電流の完全な消滅の前に、次のサイクルにおい
て、一次電流による新たなパルスが得られる。一次電流
のターンオン時間は消滅する二次電流の振幅の検出に基
づくものである。このことは電流検出回路50によって
達成される。二次電流の比較的大きな値のために、この
電流検出回路50の出力電圧はダイオード52間の順方
向電圧ドロップで充分である。二次電流が消滅するにつ
れて、出力電圧はダイオード52の順方向電圧ドロップ
分から更に低く低下して、抵抗54間の電圧降下に等し
くなる。抵抗56とコンデンサ58との直列回路が抵抗
54と並列接続されていることによって、抵抗54間の
電圧降下の比較的低い値との関連で生じるノイズの抑圧
ができる。
て、一次電流による新たなパルスが得られる。一次電流
のターンオン時間は消滅する二次電流の振幅の検出に基
づくものである。このことは電流検出回路50によって
達成される。二次電流の比較的大きな値のために、この
電流検出回路50の出力電圧はダイオード52間の順方
向電圧ドロップで充分である。二次電流が消滅するにつ
れて、出力電圧はダイオード52の順方向電圧ドロップ
分から更に低く低下して、抵抗54間の電圧降下に等し
くなる。抵抗56とコンデンサ58との直列回路が抵抗
54と並列接続されていることによって、抵抗54間の
電圧降下の比較的低い値との関連で生じるノイズの抑圧
ができる。
従って、出力電圧がコンデンサ58の端子間で得られ、
これを電流コンパレータ90に印加する。電流検出回路
50の出力電圧の前述の説明は第2図の3番目のグラフ
に表わされている。
これを電流コンパレータ90に印加する。電流検出回路
50の出力電圧の前述の説明は第2図の3番目のグラフ
に表わされている。
本発明の実施例の構成について更に詳細に説明すると、
トランジスタ32はDMOS形態のパワーFETとする
ことができる。変圧器22の巻線比は1:5である。レ
ギュレーション処理されていない入力電圧は約28Vで
あり、コンデンサ46の出力電圧は一般に800Vであ
る。
トランジスタ32はDMOS形態のパワーFETとする
ことができる。変圧器22の巻線比は1:5である。レ
ギュレーション処理されていない入力電圧は約28Vで
あり、コンデンサ46の出力電圧は一般に800Vであ
る。
電流コンパレータ90に印加された基準電圧に関連し
て、−0.2Vの実験値が第1図に示されており、この値
を変更して一次電流の次のサイクルの開始の正確な時点
を選択することができる。これは、二次電流が、一次電
流の次のサイクルの新しいパルスの開始に十分な低い値
まで消滅したものと判断できる時点である。一般に、最
大電流値の約25%の値まで消滅した事実によって、新
しいパルス電流の開始における所望の瞬時を規定するも
のである。この二次電流の消滅の割合はコンデンサ46
にすでに現われている電圧値に関連するものである。従
って、二次巻線26からコンデンサ46への電流パルス
の供給時間および繰返し周波数の両者は、入力電圧およ
びコンデンサ46の充電による負荷電圧に従って変化す
るものである。
て、−0.2Vの実験値が第1図に示されており、この値
を変更して一次電流の次のサイクルの開始の正確な時点
を選択することができる。これは、二次電流が、一次電
流の次のサイクルの新しいパルスの開始に十分な低い値
まで消滅したものと判断できる時点である。一般に、最
大電流値の約25%の値まで消滅した事実によって、新
しいパルス電流の開始における所望の瞬時を規定するも
のである。この二次電流の消滅の割合はコンデンサ46
にすでに現われている電圧値に関連するものである。従
って、二次巻線26からコンデンサ46への電流パルス
の供給時間および繰返し周波数の両者は、入力電圧およ
びコンデンサ46の充電による負荷電圧に従って変化す
るものである。
コンデンサ46の電圧がその所望の値に達した時に、コ
ンパレータ96によってロジック1の信号が発生され、
これがNORゲート94によって変換されて、ライン8
6上にロジック0の信号が発生する。従って、トランジ
スタ32はコンデンサ46の電圧が減少するまで非導通
状態が保持される。コンパレータ96に印加された基準
電圧の値、またはこの代りに抵抗98,100の値を変
更して、コンパレータ96の異ったトリガレベルが得ら
れ、これによって電源20を異なる値の最大電圧出力に
セットする。
ンパレータ96によってロジック1の信号が発生され、
これがNORゲート94によって変換されて、ライン8
6上にロジック0の信号が発生する。従って、トランジ
スタ32はコンデンサ46の電圧が減少するまで非導通
状態が保持される。コンパレータ96に印加された基準
電圧の値、またはこの代りに抵抗98,100の値を変
更して、コンパレータ96の異ったトリガレベルが得ら
れ、これによって電源20を異なる値の最大電圧出力に
セットする。
本発明の制御回路の別の特徴としてはコンパレータ92
のヒステリシスを用いることである。使用したヒステリ
シスの大きさは4.5Vである。これによってコンデンサ
66の端子電圧は積分器60のリセット期間中に急速に
低下するので、コンパレータ92の出力ロジック状態は
早期に変化しない。この結果、一次電流の次のパルスの
開始が、電流コンパレータ90の出力信号まで遅れるよ
うになる。リセット回路68の動作中、抵抗74は約2
μsのリセット時間に対して1800Ωの値を有する。
このリセット期間中に、電流コンパレータ90にとって
十分な時間が得られ、コンデンサ66の電圧がコンパレ
ータ92のヒステリシスインターバルを通過するので、
ライン86上のロジック信号の制御が行われるようにな
る。従って、電源20のスムースな動作が確保されるよ
うになる。
のヒステリシスを用いることである。使用したヒステリ
シスの大きさは4.5Vである。これによってコンデンサ
66の端子電圧は積分器60のリセット期間中に急速に
低下するので、コンパレータ92の出力ロジック状態は
早期に変化しない。この結果、一次電流の次のパルスの
開始が、電流コンパレータ90の出力信号まで遅れるよ
うになる。リセット回路68の動作中、抵抗74は約2
μsのリセット時間に対して1800Ωの値を有する。
このリセット期間中に、電流コンパレータ90にとって
十分な時間が得られ、コンデンサ66の電圧がコンパレ
ータ92のヒステリシスインターバルを通過するので、
ライン86上のロジック信号の制御が行われるようにな
る。従って、電源20のスムースな動作が確保されるよ
うになる。
以上の説明によれば、一次電流のパルス動作が二次電流
の観察によって制御される制御回路の場合について説明
が行われてきた。従って、電流検出回路が変圧器22の
一次回路中に設けられていない。この結果、電源20の
更に定安化した動作が得られる。
の観察によって制御される制御回路の場合について説明
が行われてきた。従って、電流検出回路が変圧器22の
一次回路中に設けられていない。この結果、電源20の
更に定安化した動作が得られる。
本発明は上述した実施例のみに限定されず種々の変更を
加え得るものであるる。
加え得るものであるる。
図面の簡単な説明 本発明の上述した事項ならびに他の特徴を以下の添付の
図面を参照し乍ら説明する。
図面を参照し乍ら説明する。
第1図は、本発明が適用された電源の電気的回路構成
図、 第2図は、第1図の回路の動作を説明するためのタイミ
ングチャートである。
図、 第2図は、第1図の回路の動作を説明するためのタイミ
ングチャートである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ネスラー,ジヨン・ジエイ アメリカ合衆国 カリフオルニア州 90008 ロサンゼルス,カーモナ・アベニ ユ 3946
Claims (9)
- 【請求項1】電源に接続された入力回路と、負荷に電力
を供給する出力回路と、この入力回路に接続された一次
巻線および出力回路に接続された二次巻線を有する変圧
器とを設けてこの入力回路から出力回路へエネルギを結
合させるフライバックスイッチングレギュレータ電源に
おいて、 前記入力回路に設けられ、前記電源から一次巻線に供給
される電源の入力パルスを発生させるパルス発生手段
と、 前記出力回路に設けられ、前記入力パルスの電流値に応
じて前記変圧器のコアに発生した磁束に対応して前記二
次巻線に発生した出力電圧を積分する積分手段と、 前記出力回路に設けられ、前記二次巻線中の電流を検出
して出力信号を発生する電流検出手段と、 これら積分手段と電流検出手段の出力信号を前記パルス
発生手段の制御入力端に結合させるロジック手段とを具
え、このロジック手段は、前記二次巻線中の電流が所定
値以下になったときに、前記パルス発生手段を作動させ
て前記入力パルスを発生させ、前記積分手段の出力信号
に応答してこの入力パルスを終了させることを特徴とす
るフライバックスイッチングレギュレータ電源。 - 【請求項2】更に、前記出力回路の出力電圧が予め決ら
れた大きさに到達した時に、前記パルス発生手段の動作
を阻止する手段を設けたことを特徴とする特許請求の範
囲第1項記載のフライバックスイッチングレギュレータ
電源。 - 【請求項3】前記パルス発生手段は前記一次巻線と電源
との間に直列接続された電子スイッチを含むことを特徴
とする特許請求の範囲第1項記載のフライバックスイッ
チングレギュレータ電源。 - 【請求項4】前記積分手段は前記二次巻線に接続された
積分器を含み、この二次巻線の電圧を、前記磁束および
一次巻線中の電流に対応した値として積分することを特
徴とする特許請求の範囲第1項記載のフライバックスイ
ッチングレギュレータ電源。 - 【請求項5】前記積分手段に、前記ロジック手段の出力
信号に応答して、入力パルスの供給終了後に、前記積分
器をリセットするリセット手段を更に設けたことを特徴
とする特許請求の範囲第4項記載のフライバックスイッ
チングレギュレータ電源。 - 【請求項6】前記積分器は、積分期間中に充電されるコ
ンデンサを含み、前記リセット手段によるリセット動作
によって前記コンデンサを放電させることを特徴とする
特許請求の範囲第5項記載のフライバックスイッチング
レギュレータ電源。 - 【請求項7】電源に接続された入力回路と、負荷に電力
を供給する出力回路と、この入力回路に接続された一次
巻線および出力回路に接続された二次巻線を有する変圧
器とを設けてこの入力回路から出力回路へエネルギを結
合させるフライバックスイッチングレギュレータ電源に
おいて、 前記入力回路に設けられ、前記電源から一次巻線に供給
される電流の入力パルスを発生させるパルス発生手段
と、 前記出力回路に設けられ前記入力パルスの電流値に応じ
て前記変圧器のコアに発生した磁束に対応して前記二次
巻線に発生した出力電圧を積分する積分手段と、 前記出力回路に設けられ、前記二次巻線中の電流を検出
して出力信号を発生する電流検出手段と、 これら積分手段と電流検出手段の出力信号を前記パルス
発生手段の制御入力端に結合させるロジック手段とを具
え、このロジック手段は、 前記磁束に対応して発生した出力電圧の積分値が第1の
基準信号の値を超過した時に出力信号を発生する第1の
コンパレータと、前記電流検出手段から発生される出力
信号の値が第2の基準信号の値より低下した時に出力を
発生する第2のコンパレータと、前記第1のコンパレー
タおよび第1のコンパレータの出力信号を結合して前記
制御入力端に与えて前記パルス発生手段を制御する手段
を有することを特徴とするフライバックスイッチングレ
ギュレータ電源。 - 【請求項8】前記出力回路は、前記二次巻線にダイオー
ドを経て接続されたエネルギ蓄積コンデンサを含み、前
記積分手段には前記二次巻線と接続された積分器が設け
られ、前記一次巻線中の電流および前記磁束の量に対応
する値として、二次巻線電圧を積分するようにし、前記
積分手段には更に、前記ロジック手段の出力信号に応答
して、入力パルスの前記一次巻線への供給終了後に、前
記積分器をリセットするリセット手段を設けたことを特
徴とする特許請求の範囲第7項記載のフライバックスイ
ッチングレギュレータ電源。 - 【請求項9】前記積分器は、この積分器によって信号の
積分期間中に充電されるコンデンサを有し、前記リセッ
ト手段によって前記コンデンサを放電させ、前記リセッ
ト手段には更に、前記コンデンサ中の電荷を放電し得る
ように導通するダイオード回路を設け、このダイオード
回路によって放電電流が前記コンデンサ中に流れ得るよ
うにし、更に前記出力回路に、 前記二次巻線の出力電圧に応答して、前記出力電圧が予
め決められた値に到達した時に、前記パルス発生手段の
動作を阻止する手段を設けたことを特徴とする特許請求
の範囲第8項記載のフライバックスイッチングレギュレ
ータ電源。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US586591 | 1984-03-06 | ||
US06/586,591 US4612610A (en) | 1984-03-06 | 1984-03-06 | Power supply circuit utilizing transformer winding voltage integration for indirect primary current sensing |
PCT/US1985/000056 WO1985004059A1 (en) | 1984-03-06 | 1985-01-14 | Flyback switching regulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61501605A JPS61501605A (ja) | 1986-07-31 |
JPH0655031B2 true JPH0655031B2 (ja) | 1994-07-20 |
Family
ID=24346368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60500300A Expired - Lifetime JPH0655031B2 (ja) | 1984-03-06 | 1985-01-14 | フライバックスイッチングレギュレ−タ電源 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4612610A (ja) |
EP (1) | EP0173697B1 (ja) |
JP (1) | JPH0655031B2 (ja) |
CA (1) | CA1245284A (ja) |
DE (1) | DE3566335D1 (ja) |
IL (1) | IL74292A (ja) |
IT (1) | IT1181764B (ja) |
TR (1) | TR22121A (ja) |
WO (1) | WO1985004059A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4680687A (en) * | 1984-08-07 | 1987-07-14 | Siemens Aktiengesellschaft | Switch-mode power supply having a free-running forward converter |
WO1988000408A1 (en) * | 1986-07-03 | 1988-01-14 | Melcher Elektronische Geräte Ag | Process for operating a switching controller and switching controler operating according to this process |
JPS63305837A (ja) * | 1987-06-05 | 1988-12-13 | Katsuyuki Miyasaka | 電子機器 |
JPH01227966A (ja) * | 1988-03-09 | 1989-09-12 | Ricoh Co Ltd | 高圧電源 |
US5101335A (en) * | 1990-12-26 | 1992-03-31 | Eastman Kodak Company | DC-to-DC converter using coupled inductor current sensing and predetermined on time |
JP2751962B2 (ja) * | 1992-10-01 | 1998-05-18 | ネミック・ラムダ株式会社 | スイッチング電源装置 |
ATE150231T1 (de) * | 1993-01-21 | 1997-03-15 | Lambda Electronics Inc | Überlastschutz eines schaltnetzteiles |
JPH08223907A (ja) * | 1995-02-06 | 1996-08-30 | Internatl Business Mach Corp <Ibm> | 電源装置及び電源供給方法 |
JP2001511340A (ja) * | 1997-12-10 | 2001-08-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧及び電流制限手段付きスイッチトモード電源 |
US6344983B1 (en) * | 1999-11-16 | 2002-02-05 | Motorola, Inc. | Flyback transformer regulator |
EP1437824A1 (fr) * | 2003-01-09 | 2004-07-14 | Fabrice Barthélémy | Convertisseur de tension apte à délivrer plusieurs très basses tensions continues de sécurité |
EP1851671A2 (en) * | 2005-01-28 | 2007-11-07 | Nxp B.V. | Voltage integrator and transformer provided with such an integrator |
US7468595B2 (en) * | 2005-07-26 | 2008-12-23 | Eaton Corporation | System and method of controlling the start-up of an adjustable speed motor drive based sinusoidal output power conditioner |
WO2007041897A1 (en) * | 2005-10-09 | 2007-04-19 | System General Corp. | Control circuit for controlling output current at the primary side of a power converter |
WO2007135457A2 (en) * | 2006-05-23 | 2007-11-29 | Cambridge Semiconductor Limited | Switch mode power supply controllers |
US20080140164A1 (en) * | 2006-12-06 | 2008-06-12 | Clrs Technology Corporation | Light emitting therapeutic devices and methods |
US20100308765A1 (en) | 2009-04-01 | 2010-12-09 | Eaglepicher Technologies, Llc | Hybrid energy storage system, renewable energy system including the storage system, and method of using same |
RU2549164C2 (ru) * | 2013-01-14 | 2015-04-20 | Открытое акционерное общество "Енисейгеофизика" | Устройство заряда накопительного конденсатора |
US9019728B2 (en) * | 2013-03-08 | 2015-04-28 | Power Integrations, Inc. | Power converter output voltage clamp and supply terminal |
CN109845082B (zh) * | 2017-09-22 | 2021-01-19 | Oppo广东移动通信有限公司 | 电源提供电路、电源提供设备以及控制方法 |
JP7305745B2 (ja) * | 2018-08-03 | 2023-07-10 | マイクロ モーション インコーポレイテッド | ガルバニック絶縁点への入力電圧の測定 |
JP2022506794A (ja) * | 2018-11-07 | 2022-01-17 | ヴィスアイシー テクノロジーズ リミテッド | 微分電圧電流検知装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614587A (en) * | 1970-07-01 | 1971-10-19 | Francis C Schwarz | Saturation current protection apparatus for saturable core transformers |
US3784893A (en) * | 1973-01-10 | 1974-01-08 | Bell Telephone Labor Inc | High voltage shutdown protection circuit with bias arrangement to decrease the voltage shutdown point with increasing load |
US4071884A (en) * | 1976-06-14 | 1978-01-31 | Micro Components Corporation | Integrated circuit high voltage DC converter |
CA1069177A (en) * | 1976-07-21 | 1980-01-01 | Gte Lenkurt Electric (Canada) Ltd. | Constant current series-switching regulator |
FR2380666A1 (fr) * | 1977-02-14 | 1978-09-08 | Cii Honeywell Bull | Systeme de commande de decoupage pour convertisseur dans une alimentation electrique continue |
JPS5838071B2 (ja) * | 1978-08-25 | 1983-08-20 | 東光株式会社 | スイツチングレギユレ−タ |
DE2902463A1 (de) * | 1979-01-23 | 1980-07-24 | Siemens Ag | Schaltungsanordnung zur regelung der ausgangsspannung eines eintakt- durchflussumrichters |
NL178539C (nl) * | 1979-10-19 | 1986-04-01 | Ihc Holland Nv | Regelstelsel. |
JPS56115141A (en) * | 1980-02-14 | 1981-09-10 | Matsushita Electric Works Ltd | Automatic voltage changing type charger |
DE3219964C2 (de) * | 1982-05-27 | 1986-09-18 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltregler mit einem PI- und einem D-Regler in der Regelschleife |
US4541040A (en) * | 1983-11-21 | 1985-09-10 | Doble Engineering Company | Power converting |
-
1984
- 1984-03-06 US US06/586,591 patent/US4612610A/en not_active Expired - Lifetime
-
1985
- 1985-01-14 DE DE8585900873T patent/DE3566335D1/de not_active Expired
- 1985-01-14 JP JP60500300A patent/JPH0655031B2/ja not_active Expired - Lifetime
- 1985-01-14 EP EP85900873A patent/EP0173697B1/en not_active Expired
- 1985-01-14 WO PCT/US1985/000056 patent/WO1985004059A1/en active IP Right Grant
- 1985-02-11 IL IL74292A patent/IL74292A/xx not_active IP Right Cessation
- 1985-02-28 CA CA000475500A patent/CA1245284A/en not_active Expired
- 1985-03-06 TR TR22121A patent/TR22121A/xx unknown
- 1985-05-09 IT IT47763/85A patent/IT1181764B/it active
Also Published As
Publication number | Publication date |
---|---|
IT8547763A1 (it) | 1986-11-09 |
EP0173697A1 (en) | 1986-03-12 |
WO1985004059A1 (en) | 1985-09-12 |
DE3566335D1 (en) | 1988-12-22 |
CA1245284A (en) | 1988-11-22 |
IT8547763A0 (it) | 1985-03-04 |
EP0173697B1 (en) | 1988-11-17 |
US4612610A (en) | 1986-09-16 |
IT1181764B (it) | 1987-09-30 |
IL74292A (en) | 1988-05-31 |
JPS61501605A (ja) | 1986-07-31 |
TR22121A (tr) | 1986-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0655031B2 (ja) | フライバックスイッチングレギュレ−タ電源 | |
US5963438A (en) | Bi-directional magnetic isolator | |
US4758937A (en) | DC-DC converter | |
US6597221B2 (en) | Power converter circuit and method for controlling | |
US4763235A (en) | DC-DC converter | |
US4524412A (en) | Peak current controlled converter with additional current threshold control level to limit current tailout during overload conditions | |
EP0123030A1 (en) | Isolated power supply feedback | |
US6137702A (en) | Circuit and method of activating and de-activating a switching regulator at any point in a regulation cycle | |
US4321662A (en) | Power supply circuit for electrical apparatus | |
WO2015075508A1 (en) | A flyback switching mode power supply with voltage control and a method thereof | |
JPH07241075A (ja) | 電力変換における電流検出装置及び方法 | |
US4700280A (en) | Switching power supply using a saturable reactor to control a switching element | |
JPS5911258B2 (ja) | Dc−dc変換装置 | |
KR100712749B1 (ko) | Dc/dc 변환 회로 | |
US5032967A (en) | SMPS apparatus having a demagnetization circuit | |
JPH07255168A (ja) | 複数の信号を生成するためのdc/dcコンバータ | |
US4744020A (en) | Switching mode power supply | |
JPH0147117B2 (ja) | ||
JPS6326626B2 (ja) | ||
JP3371960B2 (ja) | 直流−直流変換器 | |
JPH06106020B2 (ja) | スイッチングレギユレータ | |
KR890002731B1 (ko) | 방전등 점등장치 | |
JP3063825B2 (ja) | スイッチング電源装置 | |
JP3257093B2 (ja) | パルス幅制御インバータ回路 | |
JPH0583934A (ja) | 電源回路 |