JPH039636B2 - - Google Patents

Info

Publication number
JPH039636B2
JPH039636B2 JP57101990A JP10199082A JPH039636B2 JP H039636 B2 JPH039636 B2 JP H039636B2 JP 57101990 A JP57101990 A JP 57101990A JP 10199082 A JP10199082 A JP 10199082A JP H039636 B2 JPH039636 B2 JP H039636B2
Authority
JP
Japan
Prior art keywords
ceramic
resin
glass
copper
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57101990A
Other languages
English (en)
Other versions
JPS59995A (ja
Inventor
Nobuo Kamehara
Kazuaki Kurihara
Koichi Niwa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57101990A priority Critical patent/JPS59995A/ja
Priority to CA000429289A priority patent/CA1194314A/en
Priority to AU15309/83A priority patent/AU546794B2/en
Priority to EP83303352A priority patent/EP0098067B1/en
Priority to US06/502,598 priority patent/US4504339A/en
Priority to DE8383303352T priority patent/DE3378668D1/de
Priority to KR1019830002602A priority patent/KR880000367B1/ko
Priority to ES523275A priority patent/ES523275A0/es
Publication of JPS59995A publication Critical patent/JPS59995A/ja
Publication of JPH039636B2 publication Critical patent/JPH039636B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/088—Using a vapour or mist, e.g. cleaning using water vapor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】
(1) 技術分野 本発明はLSI素子などを実装するセラミツク回
路基板の製造方法、さらに特定すれば、銅を導体
材料とする多層ガラスセラミツク基板の製造方法
に関する。 (2) 技術の背景 多層セラミツク回路基板は、一般にモリブデ
ン、タングステンなどの高融点金属、または金な
どの貴金属を導体材料とする。しかし、前者は電
気抵抗が高く、また後者は価格が高い欠点を有す
るので、これよりも電気抵抗が低く、かつ価格が
安い銅を導体材料とすることが望まれている。 (3) 従来技術と問題点 導体材料のモリブデン、タングステンなどは高
温度の焼成に耐えるために、絶縁材料として高融
点のアルミナを使用することができる。アルミナ
は絶縁性、熱伝達性、安定性および強度が優れて
いるが、誘電率が比較的高いので、信号伝送の遅
延および雑音の発生を伴なう欠点があり、またシ
リコン・チツプを基板にはんだ接続する場合は、
シリコンと比べて熱膨張係数が比較的大である点
もある。 銅を導体材料とする基板に、アルミナより融点
がはるかに低いガラス・セラミツクを使用するこ
とが提案されている。銅は酸化され易いので、非
酸化性雰囲気で焼成する必要がある。他方、絶縁
材料は焼成中にバインダの樹脂を完全に飛散し炭
素残留物を残さないことが必要である。従来、一
般に使用された、たとえばポリビニルブチラール
は、1150℃以下の非酸化性雰囲気中では完全に飛
散しないので、焼成基板が多孔性となり、かつ炭
素残留物が生じて基板の機械的および電気的な抵
抗が低下する欠点を生ずる。これらの欠点を回避
するためには、各層ごとに焼成を反復する、いわ
ゆる厚膜多層法が知られているが、この方法は繁
雑であつて商業的製造に適しない欠点を有する。 導体材料を銅とし、絶縁材料をガラス・セラミ
ツクとし、これらを一体成形した未焼成体を焼成
する方法が提案されている。IBMの特開昭55−
128899号によれば、水素対水蒸気の比が10-4〜
10-6.5の雰囲気中で一体焼成する。この方法は水
素含有量が極めて少なくて、許容範囲が狭い。 (4) 発明の目的 本発明の目的は、電気抵抗の低い銅を導体層と
する多層セラミツク回路基板を製造することであ
る。 本発明の他の目的は、焼成温度が低く、かつ誘
電率が低い絶縁材料を、導体層と一体化して、伝
送特性の優れた多層セラミツク回路基板を製造す
ることである。 本発明のさらに他の目的は、完全に飛散して炭
素残留物を残すことのないバインダ樹脂を使用し
て、未焼成絶縁材料とし、多層セラミツク回路基
板を製造することである。 本発明のまた他の目的は、一体化した未焼成体
を、バインダ樹脂からの炭素残留物を残さずに、
かつ銅を酸化することのない組成の許容範囲が広
い雰囲気中で一体焼成して、多層セラミツク回路
基板を製造することである。 (5) 発明の構成 本発明の上記目的は、銅ペーストのパターンと
ガラスセラミツク層とが交互に積層され、少くと
も銅ペーストのパターンの間に位置するセラミツ
ク層はバインダとして熱解重合型樹脂を含むガラ
スセラミツクグリーンシートである、多層化構造
体を形成する工程と、該多層化した未焼結の多層
化構造体を、該ガラスセラミツクグリーンシート
中に含まれるバインダを解重合し除去するのに十
分であるが、ガラス成分及び銅の状態における実
質的な変化を生じさせるに十分でない温度におい
て、水蒸気分圧を0.005〜0.3気圧に制御した窒素
雰囲気中で焼成してバインダを飛散させる工程
と、該ガラスセラミツクシート中のガラス成分の
粒子が合体するが銅の金属状態が影響されない温
度に焼成温度を上昇する工程とを有することを特
徴とする銅導体多層構造体の製造方法によつて達
成することができる。 熱解重合型樹脂は、樹脂が熱分解するときの基
本的性向として、主鎖が１個所切断すると、そこ
を起点としてモノマーが次々にジツパー的にはず
れてゆくものを指称し、主鎖が統計的でたらめさ
で切断する熱ランダム分解型樹脂や、側鎖から優
先的に脱離してゆくタイプの樹脂などに対する用
語である。このような熱解重合型樹脂としてはポ
リメチルメタクリレート系樹脂、ポリテトラフル
オロエチレン系樹脂およびポリ−α−メチルスチ
レン系樹脂ならびにこれらの樹脂の混合物を使用
することが適当である。熱解重合性樹脂は原理的
には、熱エネルギーだけで炭素鎖が解重合して切
断し、樹脂が分解して飛散する。しかし、実際の
樹脂は模式的には切断しない部分があり、これが
焼成したセラミツクの不純物炭素として残留す
る。また、この樹脂粉末を単独で、窒素雰囲気中
で焼成した場合に、樹脂が分散飛散しても、グリ
ーンシート積層体の内部では、樹脂がセラミツク
粉末と混合しており、さらに加圧・積層により多
層化を行い、厚さ２〜３mm近くになつているた
め、樹脂の分解・飛散が容易ではなく、微量の炭
素がセラミツクの内部に残存し易い。 銅を酸化しない雰囲気として、水蒸気を含まな
い窒素のなかで、熱解重合性樹脂をバインダ樹脂
としたガラスセラミツクスリツプから作つたグリ
ーンシートを使用した未焼成体を焼成した場合
は、前述の理由によつて、熱解重合性樹脂をバイ
ンダとしても、これが十分に酸化されずに、炭素
粒子としてセラミツク基板に残留するので、得ら
れた多層構造体は外観が黒化し、セラミツク内部
では、炭素の粒子がセラミツクの融着を妨げ、か
つ炭素が導電性を有するので、機械強度および絶
縁性が劣化する。またバインダ樹脂として、一般
に広く利用されているポリビニルブチラール、酢
酸ビニルなどは、熱解重合が十分でないので、上
記雰囲気中で勿論黒化する。 水蒸気を含む窒素の水蒸気分圧は、0.005〜0.3
気圧が必要であり、これが0.005気圧より低い場
合は、グリーンシートに含まれる熱解重合性樹脂
が十分に飛散しないので黒化するのみでなく、第
２図のａに示すように基板の多孔率が増加する。
この気孔は、焼成前のグリーンシートに含まれて
いる主として有機成分が、バインダ抜き焼成中に
気化して、酸化されずにそのままセラミツク中に
閉じ込められて生成する空孔であり、その結果、
焼成基板の曲げ強度を低下させ、また有機成分気
体はセラミツク固体より絶縁性が低いので、基板
の絶縁耐圧の低下の原因ともなる。 なお、気孔率は焼成したセラミツク中に含まれ
る気孔の割合であり、次式から算出したものであ
る。 気孔率（％）＝（１−ρn／ρth）×100 （式中、ρth：理論密度、 ρn：測定密度（JIS C2141に準じる）他方、0.3
気圧を越える場合は、銅の酸化が始まり、第２図
のｂで示すように銅の表面抵抗が増加する。バイ
ンダを飛散させるときの焼成温度は550〜650℃が
適当であり、550℃より低いときは、バインダの
樹脂の飛散が十分でなく、650℃を越えるときは、
スリツプのガラス成分が熱変化して、バインダの
飛散を妨げる。 ガラスセラミツクのアルミナ含量は、40〜60重
量％が適当であり、60重量％より多いときは、誘
電率が高くなり、40重量％より少ないときは、機
械的強度が低くなる、約50重量％が最も適当であ
る。 ガラスセラミツクスリツプのバインダ樹脂の含
量は、バイアホールの形成方法によつて異なる
が、ボール充填法では、第３図のｃに示すように
５〜16重量％が適当であり、５重量％より少ない
ときは、焼成基板にクラツクを生じ易く、16重量
％を越えるときは、樹脂の飛値に長時間の焼成を
必要とし、第３図のｄに示すように、炭素残留物
の量が増加して、基板が黒化する。 この銅導体多層セラミツク回路基板の未焼成体
は、焼成セラミツク板の上に銅ペーストとガラス
セラミツクペーストとを交互に印刷する多層印刷
法、またはセラミツク生シートの上に導体ペース
トを印刷した単層を作り、この単層を積層する積
層法のいずれによつても形成することができる。 (6) 実施例 次に積層法による本発明の銅導体多層回路基板
の製造方法の実施例を示す。 まず、グリーンシートは次のようにして作成し
た。 第１表 ガラスセラミツク粉末の組成（重量％） Al2O3 50.5 SiO2 35.0 B2O3 13.0 Na2O 0.75 K2O 0.70 CaO 0.15 LiO 0.15 第２表 ガラスセラミツクスリツプの組成（重量
％） ガラスセラミツク粉末 57.8 ポリメチルメタアクリレート樹脂 8.7 ジブチルフタレート可塑剤 4.6 メチルエチルケトン メチルアルコール ブチルアルコール溶剤 16.1 8.7 2.9 第１表および第２表に示す組成のスリツプから
ドクタブレード法によつて均一な厚み0.3mmのグ
リーンシートを形成した。 このグリーンシートに銅導体ペーストを印刷し
た単層を作り、ボール充填法によつてバイアホー
ルを形成した後、30層を積層して一体化した未焼
成体を形成した。このペーストは通常使用され
る、米国Electro−Science Laboratories、 Inc
Inc.社のペースト、商品名ESL2310、または米国
E.I.Du Pont de Nomours ＆ Co.、 Inc、社
の銅ペースト、商品名Du Pont9923のいずれも使
用することができた。 次にこの未焼成体を水蒸気分圧を変えた窒素雰
囲気中で、バインダ抜きの予備焼成、これに続い
てセラミツクを焼結させる本焼成を行つた。第１
図において、焼成時間に対する垂直な点線の左側
は、予備焼成領域を表し、その右側は本焼成領域
を表す。予備焼成は水蒸気を含む窒素雰囲気中で
行い、100℃／ｈの昇温速度で600℃まで加熱し、
２時間この温度を保持して、バインダ抜きを行
い、次に１時間かけて雰囲気を乾燥窒素に切換
え、100℃／ｈの昇温温度で900℃まで加熱し、こ
の温度においてセラミツクの焼結を完了した。 予備焼成における、窒素雰囲気中の水蒸気分圧
を、0.0001、0.005、0.07、0.3および0.5気合とし
たときに得られた焼結体の特性根を次第に示す。
【表】 比較例１は、水蒸気分圧が本発明の下限値であ
る0.005気圧より低い場合であり、熱解重合性樹
脂バインダの有機成分は、十分に酸化されずに気
泡として基板の内部に残留するので、基板の気孔
率が増加し、それによつて基板の曲げ強度が低下
するばかりでなく、また炭素粒子としても残留す
るので、これも曲げ強度を低下させ、かつ絶縁耐
圧を低下させる。ただし、誘電率は、この程度の
微量の炭素では影響を受けない。 比較例２は、水蒸気分圧が本発明の上限値であ
る0.3気圧を越える場合であり、有機成分は十分
に酸化されるので、基板セラミツクは実施例１お
よび２と同様な特性を得られるが、その反面、銅
まで酸化されるので、配線抵抗が著しく増加す
る。 予備焼成において、窒素に0.005〜0.3気圧の水
蒸気を混入した雰囲気中で、600℃に加熱してバ
インダ抜きを行えば、水蒸気の一部が熱分解して
微量の水素と酸素を生成し、水素は銅の酸化を防
止し、酸素はバインダに含まれる熱解重合型樹脂
の酸化に寄与して、その分解飛散を促進する。こ
のように、本願発明の水蒸気を混入した窒素はバ
ランスよく酸化還元を行うことができる。 もし、特開昭51−127112号発明のように、
N2：H2＝１：３の混合ガス中でバインダ抜きを
する場合は、銅の酸化を防止することができる
が、熱解重合型樹脂を酸化することがないので、
分解飛散を十分に行うことができない。また特開
昭55−12899号発明のように、H2：H2O＝10-4〜
10-6.5の混合ガス中でバインダ抜きをする場合は、
このような微量のH2量の制御が実際上困難であ
ることの外、還元性の作用が相対的に強いので、
熱解重合型樹脂の分解飛散を阻害する。 なお、第２図のグラフで示した予備焼成雰囲気
中の水蒸気分圧と、得られた回路基板の気孔率お
よび電気抵抗との関係を数値で表すと次表のとお
りである。
【表】
【表】 すなわち、水蒸気分圧が、0.005〜0.03気圧の
範囲では、気孔率も電気抵抗も許容範囲内にあ
る。 この実施例ではバインダ樹脂としてポリメチル
メタアクリレートを使用したが、ポリテトラフル
オロエチレンまたはポリ−α−メチルスチレンを
使用したときも、ほぼ同様な多層回路基板を得
た。即ち、ガラスセラミツク粉末の組成として第
１表に示されるものを用い、ガラスセラミツクス
リツプの組成として、ポリメチルメタアクリレー
ト樹脂を各々ポリテトラフルオロエチレンまたは
ポリ−α−メチルスチレンと置換する以外は、第
２表に示されるものを用い上記実施例と同工程で
多層回路基板を作成し、ほぼ同様の多層回路基板
を得た。 (7) 発明の効果 本発明は、銅導体層の表面抵抗が低く、絶縁材
料は緻密であつてクラツクがなく、炭素残留物が
少ないので、機械的強さが大きいばかりでなく、
絶縁性が高く、誘電率の低い多層セラミツク基板
を、許容範囲の広い組成の雰囲気中で一体焼成に
よつて製造することができる。
【図面の簡単な説明】
第１図は銅導体多層構造体を製造するときの焼
成時間と焼成温度との関係を示すグラフであり、
第２図は本発明によつて製造した銅導体多層構造
体の、焼成雰囲気中の水蒸気分圧と、絶縁層の気
孔率および導体層の表面抵抗との関係を示すグラ
フである。第３図は本発明によつて製造した銅導
体多層構造体の、ガラスセラミツクスリツプの樹
脂含量と、絶縁層のクラツク発生率および残留炭
素量との関係を示すグラフである。 ａ……気孔率、ｂ……表面抵抗、ｃ……クラツ
ク発生率、ｄ……残留炭素量。

Claims (1)

  1. 【特許請求の範囲】 １ 銅ペーストのパターンとガラスセラミツク層
    とが相互に積層され、少くとも銅ペーストのパタ
    ーンの間に位置するセラミツク層はバインダとし
    て熱解重合型樹脂を含むガラスセラミツクグリー
    ンシートである、多層化構造体を形成する工程
    と、 該多層化した未焼結の多層化構造体を、該ガラ
    スセラミツクグリーンシート中に含まれるバイン
    ダを解重合し除去するのに十分であるが、ガラス
    成分及び銅の状態における実質的な変化を生じさ
    せるに十分でない温度において、水蒸気分圧を
    0.005〜0.3気圧に制御した窒素雰囲気中で焼成し
    てバインダを飛散させる工程と、 該ガラスセラミツクシート中のガラス成分の粒
    子が合体するが銅の金属状態が影響されない温度
    に焼成温度を上昇する工程とを有することを特徴
    とする銅導体多層構造体の製造方法。 ２ 熱解重合型樹脂をポリメチルメタクリレート
    系樹脂、ポリテトラフルオロエチレン系樹脂、お
    よびポリ−α−メチルスチレン系樹脂ならびにこ
    れらの樹脂の混合物のいずれかとする、特許請求
    の範囲第１項記載の製造方法。 ３ ガラスセラミツクのアルミナ含量を40〜60重
    量％とする、特許請求の範囲第１項または第２項
    記載の製造方法。 ４ ガラスセラミツクスリツプの樹脂含量を５〜
    16重量％とし、ボール充填法によつてバイアホー
    ルを形成する、特許請求の範囲第１項〜第３項の
    いずれか１項に記載の製造方法。 ５ 水蒸気分圧を制御した窒素雰囲気中でバイン
    ダを飛散させる焼成温度を550〜650℃とする、特
    許請求の範囲第１項〜第４項のいずれか１項に記
    載の製造方法。 ６ 積層法によつて未焼結体を形成する、特許請
    求の範囲第１項〜第５項のいずれか１項に記載の
    製造方法。 ７ 多層印刷法によつて未焼結体を形成する、特
    許請求の範囲第１項〜第５項のいずれか１項に記
    載の製造方法。
JP57101990A 1982-06-16 1982-06-16 銅導体多層構造体の製造方法 Granted JPS59995A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP57101990A JPS59995A (ja) 1982-06-16 1982-06-16 銅導体多層構造体の製造方法
CA000429289A CA1194314A (en) 1982-06-16 1983-05-31 Method for producing multilayered glass-ceramic structure with copper-based conductors therein
AU15309/83A AU546794B2 (en) 1982-06-16 1983-06-02 Multilayered glass-ceramic structure with copper-based conductors
EP83303352A EP0098067B1 (en) 1982-06-16 1983-06-09 Method for producing multilayered glass-ceramic structure with copper-based conductors therein
US06/502,598 US4504339A (en) 1982-06-16 1983-06-09 Method for producing multilayered glass-ceramic structure with copper-based conductors therein
DE8383303352T DE3378668D1 (en) 1982-06-16 1983-06-09 Method for producing multilayered glass-ceramic structure with copper-based conductors therein
KR1019830002602A KR880000367B1 (ko) 1982-06-16 1983-06-11 구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법
ES523275A ES523275A0 (es) 1982-06-16 1983-06-15 Un metodo para producir una estructura de vidrio-ceramica de multiples capas.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57101990A JPS59995A (ja) 1982-06-16 1982-06-16 銅導体多層構造体の製造方法

Publications (2)

Publication Number Publication Date
JPS59995A JPS59995A (ja) 1984-01-06
JPH039636B2 true JPH039636B2 (ja) 1991-02-08

Family

ID=14315269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57101990A Granted JPS59995A (ja) 1982-06-16 1982-06-16 銅導体多層構造体の製造方法

Country Status (8)

Country Link
US (1) US4504339A (ja)
EP (1) EP0098067B1 (ja)
JP (1) JPS59995A (ja)
KR (1) KR880000367B1 (ja)
AU (1) AU546794B2 (ja)
CA (1) CA1194314A (ja)
DE (1) DE3378668D1 (ja)
ES (1) ES523275A0 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60221358A (ja) * 1984-04-13 1985-11-06 日本碍子株式会社 電気絶縁体用セラミック組成物
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
FR2571545B1 (fr) * 1984-10-05 1987-11-27 Thomson Csf Procede de fabrication d'un substrat de circuit hybride de forme non plane, et circuit hybride non plan obtenu par ce procede
US4645552A (en) * 1984-11-19 1987-02-24 Hughes Aircraft Company Process for fabricating dimensionally stable interconnect boards
JPS61155243A (ja) * 1984-12-28 1986-07-14 富士通株式会社 グリ−ンシ−ト組成物
CA1253628A (en) * 1985-03-04 1989-05-02 Charles J. Leedecke Hybrid and multi-layer circuitry
DE3674034D1 (de) * 1985-03-27 1990-10-18 Ibiden Co Ltd Substrate fuer elektronische schaltungen.
JPS61270897A (ja) * 1985-05-25 1986-12-01 株式会社住友金属セラミックス 多層回路基板
US4627160A (en) * 1985-08-02 1986-12-09 International Business Machines Corporation Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
JPS6247196A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
US4678683A (en) * 1985-12-13 1987-07-07 General Electric Company Process for cofiring structure comprised of ceramic substrate and refractory metal metallization
US4795512A (en) * 1986-02-26 1989-01-03 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a multilayer ceramic body
US4885038A (en) * 1986-05-01 1989-12-05 International Business Machines Corporation Method of making multilayered ceramic structures having an internal distribution of copper-based conductors
JPS63128791A (ja) * 1986-11-12 1988-06-01 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 金属導体を有する高密度多層ガラス・セラミツク構造体の製造方法
CA1273853C (en) * 1986-12-17 1990-09-11 METHOD OF PRODUCTION OF A CERAMIC CIRCUIT BOARD
CA1329952C (en) * 1987-04-27 1994-05-31 Yoshihiko Imanaka Multi-layer superconducting circuit substrate and process for manufacturing same
US4788046A (en) * 1987-08-13 1988-11-29 Ceramics Process Systems Corporation Method for producing materials for co-sintering
US4799984A (en) * 1987-09-18 1989-01-24 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US5147484A (en) * 1987-10-19 1992-09-15 International Business Machines Corporation Method for producing multi-layer ceramic substrates with oxidation resistant metalization
JPH0650792B2 (ja) * 1987-10-19 1994-06-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 耐酸化金属導体を含むセラミック構造体及びその製造方法
US4931323A (en) * 1987-12-10 1990-06-05 Texas Instruments Incorporated Thick film copper conductor patterning by laser
JPH0772092B2 (ja) * 1988-02-10 1995-08-02 日本特殊陶業株式会社 低温焼成基板
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH0728128B2 (ja) * 1988-03-11 1995-03-29 松下電器産業株式会社 セラミック多層配線基板とその製造方法
US5053361A (en) * 1988-07-18 1991-10-01 International Business Machines Corporation Setter tile for use in sintering of ceramic substrate laminates
US4971738A (en) * 1988-07-18 1990-11-20 International Business Machines Corporation Enhanced removal of carbon from ceramic substrate laminates
CA2007199C (en) * 1989-02-03 1993-05-18 Satish S. Tamhankar Single atmosphere for firing copper compatible thick film materials
US5194294A (en) * 1989-02-20 1993-03-16 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process for preparing electrical connection means, in particular interconnection substances of hybrid circuits
FR2643535B1 (fr) * 1989-02-20 1991-04-26 Air Liquide Procede d'elaboration de moyens de connexion electrique, en particulier de substrats d'interconnexion de circuits hybrides
US5041695A (en) * 1989-06-01 1991-08-20 Westinghouse Electric Corp. Co-fired ceramic package for a power circuit
US5089070A (en) * 1989-12-07 1992-02-18 Pac Polymers Inc. Poly(propylene carbonate)-containing ceramic tape formulations and the green tapes resulting therefrom
KR920002589B1 (ko) * 1990-03-30 1992-03-30 삼성코닝 주식회사 금속 인쇄된 세라믹 팩키지의 제조방법
DE4025715C1 (ja) * 1990-08-14 1992-04-02 Robert Bosch Gmbh, 7000 Stuttgart, De
US5073180A (en) * 1991-03-20 1991-12-17 International Business Machines Corporation Method for forming sealed co-fired glass ceramic structures
US5215610A (en) * 1991-04-04 1993-06-01 International Business Machines Corporation Method for fabricating superconductor packages
US5682018A (en) * 1991-10-18 1997-10-28 International Business Machines Corporation Interface regions between metal and ceramic in a metal/ceramic substrate
US5925444A (en) * 1992-12-09 1999-07-20 Hitachi, Ltd. Organic binder for shaping ceramic, its production method and product employing the same
US5728470A (en) * 1994-05-13 1998-03-17 Nec Corporation Multi-layer wiring substrate, and process for producing the same
DE4443365A1 (de) * 1994-12-06 1996-06-13 Philips Patentverwaltung Brenn- und Sinterverfahren für ein keramisches elektronisches Bauteil
US5716713A (en) * 1994-12-16 1998-02-10 Ceramic Packaging, Inc. Stacked planar transformer
US5655209A (en) * 1995-03-28 1997-08-05 International Business Machines Corporation Multilayer ceramic substrates having internal capacitor, and process for producing same
US6395663B1 (en) 2000-06-16 2002-05-28 National Science Council Low temperature sintered BI2O3-ZNO-NB2O5 ceramics and method for its formation
JP4028508B2 (ja) * 2004-03-26 2007-12-26 Ｔｄｋ株式会社 積層セラミック素子の製造方法
US20090238954A1 (en) * 2008-03-20 2009-09-24 Seigi Suh Large area thin film capacitors on metal foils and methods of manufacturing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111666A (en) * 1975-03-26 1976-10-02 Hitachi Ltd Method of manufacturing multilayered wiring ceramic structure
JPS51127112A (en) * 1975-04-30 1976-11-05 Fujitsu Ltd Method of producing multiilayered glass substrate
JPS52128899A (en) * 1976-04-21 1977-10-28 Hitachi Ltd Treatment of the surface of magnesium hydroxide powder
JPS55128899A (en) * 1979-03-23 1980-10-06 Ibm Method of fabricating glass ceramic structure
JPS5717474A (en) * 1980-06-30 1982-01-29 Nippon Electric Co Multilayer ceramic substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846222A (en) * 1970-06-05 1974-11-05 Owens Illinois Inc Multilayer dielectric
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS5824037B2 (ja) * 1980-05-26 1983-05-18 富士通株式会社 導体ボ−ル配列方法
US4340436A (en) * 1980-07-14 1982-07-20 International Business Machines Corporation Process for flattening glass-ceramic substrates
JPS58223678A (ja) * 1982-06-16 1983-12-26 株式会社日立製作所 金属化層を有するＳｉＣ焼結体とその製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111666A (en) * 1975-03-26 1976-10-02 Hitachi Ltd Method of manufacturing multilayered wiring ceramic structure
JPS51127112A (en) * 1975-04-30 1976-11-05 Fujitsu Ltd Method of producing multiilayered glass substrate
JPS52128899A (en) * 1976-04-21 1977-10-28 Hitachi Ltd Treatment of the surface of magnesium hydroxide powder
JPS55128899A (en) * 1979-03-23 1980-10-06 Ibm Method of fabricating glass ceramic structure
JPS5717474A (en) * 1980-06-30 1982-01-29 Nippon Electric Co Multilayer ceramic substrate

Also Published As

Publication number Publication date
EP0098067A3 (en) 1985-06-12
JPS59995A (ja) 1984-01-06
US4504339A (en) 1985-03-12
EP0098067A2 (en) 1984-01-11
ES8405200A1 (es) 1984-05-16
EP0098067B1 (en) 1988-12-07
AU546794B2 (en) 1985-09-19
ES523275A0 (es) 1984-05-16
DE3378668D1 (en) 1989-01-12
KR880000367B1 (ko) 1988-03-20
AU1530983A (en) 1984-12-20
CA1194314A (en) 1985-10-01
KR840005302A (ko) 1984-11-05

Similar Documents

Publication Publication Date Title
JPH039636B2 (ja)
CA1222832A (en) Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
KR900004378B1 (ko) 복수층 세라믹 회로기판 제조방법
JPS6245720B2 (ja)
JPH0676245B2 (ja) ガラスセラミツク構造体焼成方法
US5147484A (en) Method for producing multi-layer ceramic substrates with oxidation resistant metalization
JP4569000B2 (ja) 高周波用低温焼結誘電体材料およびその焼結体
JP2009206233A (ja) セラミック基板の製造方法
JP2008251782A (ja) セラミック配線基板およびその製造方法
JPH07245482A (ja) セラミック回路基板及びその製造方法
JP2803421B2 (ja) 多層セラミック基板の製造方法
JPH035075B2 (ja)
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
JP4231316B2 (ja) セラミック配線基板の製造方法
JPH05218654A (ja) マイクロ波を用いたセラミック複合構造の製造方法
EP0312824B1 (en) Ceramic structure with copper based conductors and method for forming such a structure
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JPS6030196A (ja) 多層回路基板の製造方法
JPH06268373A (ja) 多層回路基板の製造方法
JPH0549624B2 (ja)
JPH0588557B2 (ja)
JPS622597A (ja) セラミツク配線基板の製造方法
JPH0832238A (ja) 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法
DE3923491A1 (de) Keramische stoffzusammensetzung und ihre verwendung
JPH06237082A (ja) 低温焼成セラミックス多層配線基板の製造方法