JPH0395596A - 文字表示装置 - Google Patents

文字表示装置

Info

Publication number
JPH0395596A
JPH0395596A JP1233430A JP23343089A JPH0395596A JP H0395596 A JPH0395596 A JP H0395596A JP 1233430 A JP1233430 A JP 1233430A JP 23343089 A JP23343089 A JP 23343089A JP H0395596 A JPH0395596 A JP H0395596A
Authority
JP
Japan
Prior art keywords
character
code
attribute
line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1233430A
Other languages
English (en)
Inventor
Kosuke Miura
三浦 幸助
Yukio Uesugi
上杉 幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP1233430A priority Critical patent/JPH0395596A/ja
Publication of JPH0395596A publication Critical patent/JPH0395596A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明はコードバッファに記憶された1画面分の文字コ
ードをビデオ信号に変換してCRT表示部へ表示する文
字表示装置に係わり、特に、表示された各文字に対する
修飾を行単位で実施できるようにした文字表示装置に関
する。
[従来の技術コ 情報処理装置等の端末機として使用されるCRTが組込
まれた文字表示装置は、例えば、第4図に示すように構
成されている。
すなわち、書込動作時には、メインプロセッサ等にて構
成された主制御部1は、CRT表示部4に表示しようと
する文字の文字コードをラッチ回路2bへ格納し、バッ
ファ回路2aを通してCRT制御部6に書込アドレスを
設定する。次に、主制御部1はCRT制御部6へ該当文
字コードをコードバッファ3へ書込む指令を送出する。
するとCRT制御部6はラッチ回路2bへ書込制御信号
を送出すると共に、コードバッファ3ヘバッファ回路2
aを通して設定された書込アドレスのアドレス信号aを
送出する。すると、コードバッファ3の該当アドレスに
文字コードが格納される。
このコードバッファ3は、第5図(a)に示すように、
CRT表示部4の表示画面に表示する例えば1画面分の
ドットパターン文字の文字コードを記憶するメモリてあ
り、前記各文字コードの他に、表示画面の各行の先頭の
文字コードの格納場所を示す各先頭アドレス値が記憶さ
れている。一般にこのような記憶方式をローテーブル方
式という。
また、図中5はアトリビュートコードバッファであり、
このアトリビュートコードバッファ5は前記コードバッ
ファ3と同一アドレス構成を有しており、コードバッフ
ァ3内に記憶された文字コードに対応する文字に下線を
付加したり、半角表示したり、白黒反転表示したり、点
滅表示したりして他の文字と区別して修飾するために、
第5図(b)に示すように、その文字に対する各属性コ
ードCDB,CDLIを同一アドレスに記憶する。
上記の如《書込まれた文字を読取り表示する時は、コー
ドバッファ3へ1行目の先頭アドレスを読み出すための
アドレス信号aを送出する。コードバッファ3は、アド
レス信号aが人力すると、該当先頭アドレス値bを出力
する。CRT制御部6はバッファ回路2Cを介して先頭
アドレス値bを読み取ると、この先頭アドレス値bを読
出アドレス信号aとして再度コードバッファ3およびア
トリビュートコードバッファ5へ送出する。すると、コ
ードバッファ3は先頭アドレス値が指定する格納場所の
先頭の文字コードをキャラクタジエネレータ8へ送出す
る。続いてキャラクタクロツクに同期して同一行の各文
字が記憶されている各アドレスを順次送出する。その結
果、コードバツファ3は、同一行の文字コードCをキャ
ラクタジエネレータ8へ順次送出する。
キャラクタジェネレータ8は、各文字コードCに対応し
た文字のドットパターンをドットマトリックスとして記
憶している。そして、CRT制御部6からラインアドレ
ス信号dおよびキャラクタクロック信号eが入力すると
、そのラインアドレス信号dの示す縦方向のドット位置
に属する横1列分のドット列を構成する各ドットを並列
ドットデータ信号gとして出力する。
なお、CRT制御部6から出力されるラインアドレス信
号dはドットマトリックスの縦方向のドット位置を示す
ものであるので、CRT表示部45 に1ライン(1走査分)表示される毎に、CRT制御部
6に内蔵されたカウンタによってカウントアップされる
。文字1行分のドットデータの表示が終了するとOにク
リアされる。
並列/直列変換器9は、CRT制御部6から人力された
ドットクロック信号qに同期して、人力した並列ドット
データ信号gを直列ドットデータ信号hへ変換して、次
の信号合成回路10へ送出する。信号合成回路10は、
人力した直列ドットデータ信号hと、アトリビュートコ
ードバッファ5から遅延回路5aを介して出力される属
性データ信号iとを信号合成する回路である。
信号合戊回路10から出力されたデジタルの合成信号j
 (直列ドットデータ信号)は、次のデジタル/アナロ
グ変換器(以下D/A変換器と略記する)12でもって
アナログのドットデータ信号、すなわちビデオ信号kに
変換されて次のCRT表示部4へ送出される。CRT表
示部4は、入力されたビデオ信号kを、CRT制御部6
から人力される水平同期信号mおよび垂直同期信号nを
用い6 て表示画面に表示する。
次に信号合或回路]0の動作を説明する。例えば、CR
T制御部6からの読出アドレス信号aにて点滅を示す属
性コードCDBが指定されると、垂直同期信号の周波数
fvを分周した周波数に同期してオン/オフ制御される
点滅を示す属性データ信号iがフリップフロツプ等で構
成された遅延回路5aを介して信号合成回路10の制御
端子へ送出される。しかして、信号合或回路10は制御
端子にロー(L)レベルの属性データ信号iが印加され
ると、このLレベルの属性データ信号iと入力した直列
ドットデータ信号hとの論理積値が取り出され、出力さ
れる合成信号(直列ドットデータ信号)jのレベルが全
部Lレベルとなる。また、属性データ信号lがハイ(H
)レベルへ変化すると入力した直列ドットデータ信号h
はそのまま合成信号jとして出力する。したがって、D
/A変換器12にてD/A変換されたビデオ信号kの信
号レベルが一定周期で正常値とOVとに変化するので、
第5図(c)に示すように、CRT表示部4の表示画面
4aに表示される文字が点滅する。
また、アトリビュートコードバッファ5内に下線を示す
属性コードCDUが記憶されていれば、続出アドレス信
号aが該当属性コードを指定すると、その下線を示す属
性データ信号iが信号合成回路10へ送出され、ドット
パターン文字の表示tが終了した次の走査で下線を示す
合成信号jとしD/A変換器12へ送出される。
[発明が解決しようとする課題] しかしながら、第4図に示すように構成された文字表示
装置においてもまだ次のような課題があった。
すなわち、アトリビュートコードバッファ5に記憶され
た点滅,白黒反転表示,下線等を指示する属性コードC
Dは、CRT表示部4の表示画面4aに表示する各文字
毎に、コードバッファ3に記憶された各文字コードと同
一アドレスに記憶されている。したがって、例えば表示
された文章のある特定の行に対して修飾を実施しようと
すると、その行を構成する全部の文字コードに対して同
一ノ属性コードCDをアトリビュートコードバッファ5
の該当アドレスに設定する必要がある。その結果、主制
御部1としてはコードバッファ3に該当行の各文字コー
ドを書き込むと同時にアトリビュートコードバッファ5
に対しても同一量の属性コードCDを書き込む必要があ
るので、データ処理負担が増大する。
特に、主制御部1においてCRT表示部4の表示画面4
aに表示されている文章を例えば行単位に挿入,削除,
移動,複写等の編集作業を実施する場合に、アトリビュ
ートコードバッファ5に記憶された各属性コードも同一
手順で編集する必要があり、上記データ処理負担がさら
に増大する。
本発明はこのような事情に鑑みてなされたものテアリ、
コードバッファ内の各先頭アドレス値に該当行の全文字
コードに亘って付ける属性コードを付加し、各先頭アド
レス値の続出と同時にその属性コードを読み出すことに
よって、行単位の属性コードをアトリビュートコードバ
ッファに記憶9 させる必要がなく、表示文章の編集時における外部制御
の処理負担を軽減できるので、表示処理の応答速度を向
上させることができる文字表示装置を提供することを目
的とする。
[課題を解決するための手段] 上記課題を解消するために本発明の文字表示装置は、ド
ットパターン文字を表示するCRT表示部と、このCR
T表示部に表示する1画面分の文字コードとこの1画面
分の文字コードにおける各行の先頭の文字コードの格納
場所を示す各先頭アドレス値およびこの先頭アドレス値
に付加され該当行に属する各文字を共通して修飾する行
単位の属性コードとを記憶するローテーブル方式のコー
ドバッファと、1行周期でコードバッファの各先頭アド
レス値および該当先頭アドレス値に付された属性コード
を読み出して該当先頭アドレス値の示す格納場所の先頭
の文字コードから同一行の各文字コードを順次出力させ
るCRT制御部と、このCRT制御部によって読み出さ
れた属性コードを記憶する行単位アトリビュートラッチ
回路と、10 各ドットパターン文字のドットマトリックスを記憶し、
前記コードバッファから送出された文字コードの指定す
るドッ1・71・リックスの水平方向のドット列を構成
する各ドットデータを並列ドットデータ信号として出力
するキャラクタジエネレータと、このキャラクタジエネ
レー夕から出力された並列ドットデータ信号を直列ドッ
トデータ信号へ変換する並列/直列変換器と、この並列
/直列変換器から出力される直列ドットデータ信号と行
単位アトリビュートラッチ回路から出力された属性デー
タ信号とを合成する信号合成回路と、この信号合成回路
で合成された合成信号をアナログドットデータ信号へ変
換してビデオ信号としてCRT表示部へ送出するデジタ
ル/アナログ変換器とを備えたものである。
[作用コ このように構成された文字表示装置においては、コード
バッファはいわゆるローテーブル方式のメモリであり、
1画面に表示される各文字コードが記憶されるとともに
、各行の先頭の文字コードの1コ− 格納場所を示す各先頭アドレス値および該当行に行単位
で付された属性コードが記憶されている。
そして、CRT制御部は各先頭アドレス値を読み出して
該当先頭アドレスに記憶された各行の文字コードを順次
出力させるが、属性コードが同時に読み出されて行単位
アトリビュートラッチ回路へ格納される。すなわち、行
単位の属性データはCRT制御部が先頭アドレス値を読
み出す時に同時に読み出されるので、行単位アトリビュ
ー!・ラッチ回路に記憶された行単位の属性コードは一
行分のドットパターン文字のCRT表示部に対する表示
処理中においては同一値を維持する。
そして、コードバッファはCRT制御部にて指定された
先頭アドレスに記憶されている各文字コードをキャラク
タジェネレータへ出力し、キャラクタジェネレータは該
当文字コードの指定するドットパターンのドットマトリ
ックスを構成する各ドットを並列ドットデータ信号とし
て出力する。
並列ドットデータ信号は次の並列/直列変換器で直列ド
ットデータ信号へ変換される。
12 並列/直列変換器から出力された直列ドットデータ信号
は信号合戊回路において、行単位アトリビュートラッチ
回路から出力された属性データ信号で信号合成された後
、D/A変換器でアナログのビデオ信号に変換されてC
RT表示部で表示される。
しかして、行単位で点滅,下線,白黒反転等の修飾を制
御できる。
[実施例] 以下本発明の一実施例を図面を用いて説明する。
第1図は実施例の文字表示装置の概略構成を示すブロッ
ク図である。第4図と同一部分には同一符号が付し゜C
ある。
書込動作時には、メインプロセッサからなる主制御部1
1からラッチ回路2bおよびCRT制御部6にCRT表
示部4に表示する文字コードおよびアドレスを設定する
。そして、CRT制御部6はラッチ回路2bへ書込制御
信号を送出すると共にコードバッファ13ヘバッファ回
路2aをとおして設定されたアドレス信号aを送出する
。しか13 して、コードパツファ13にCRT表示部4に表示する
文字コードが格納される。
第2図はコードバッファコ−3の記憶内容を示す図であ
る。文字コード領域13a内には、各行の文字コードD
が順番に格納されている。例えばアドレスADIには1
行目の先頭文字の文字コードDI1が記憶され、以下1
行目の2番目以降の各文字の文字コードが順次記憶され
る。そして、アドレスAD2には2行目の先頭文字の文
字コードD2+が記憶される。
先頭アドレス領域13bには、文字コード領域1. 3
 a内における各行の先頭文字の文字コードDの格納場
所を示す先頭アドレス値ADおよび該当行に属する各文
字を共通して修飾する行単位の属性コードCDが記憶さ
れている。例えばこの行全体に亘って下線を引く場合に
は、下線を示す属性コードCDUが記憶され、行全部の
文字を点滅表示する場合には、点滅を示す属性コードC
DBが記憶される。
なお、実施例装置においては、行単位で各文字1 4 を修飾できるとともに、各文字単位で各文字を修飾でき
るように、第4図に示した従来構成のア1・リビュート
コードバッファ5が設けられている。
さらに、CRT表示部4に表示されている1画面単位で
文字修飾を実施する場合における画面単位の属性コード
CDを記憶する画面単位アトリビュトバッファ14が設
けられている。なお、主制御部11がコードバッファ1
3に対して各文字コドを書き込むときに、必要に応じて
、文字単位の属性コードおよび画面単位の属性コードを
各アトリビュートバッファ5.14に書き込む。
キャラクタジェネレータ8内には、CRT表示部4に表
示すべき各文字のドットパターンが、例えば第3図に示
すように、該当文字コードが指定する領域に[L6X 
16]のドットマトリックス15として記憶されている
CRT制御部6内には、コードバッファ13からバッフ
ァ回路2cを介して読み出した各先頭アドレス値ADを
一時記憶するレジスタ6 a zおよびドットマトリッ
クス15の縦方向のドット位置15 を指定するラインアドレス信号dの値LA (0〜15
)をカウントするカウンタ6bが設けられている。
また、行単位アトリビュートラッチ回路17は、CRT
制御部6によってコードバッファ13から各先頭アドレ
ス値ADと同時に読み出された行単位の属性コードCD
を一時記憶するるとともに、記憶された属性コードCD
に対応する属性データ信号pを例えばフリップフロップ
からなる遅延回路17aを介して信号合成回路19へ送
出する。
並列/直列変換器9は、キャラクタジェネレータ8から
出力された並列ドットデータ信号gをCRT制御部6か
ら出力されるドットクロック信号qに同期して直列ドッ
トデータ信号hに変換する。
さらに、信号合或回路19は人力した直列ドットデータ
信号hを、前記文字単位アトリビュートコードバッファ
5から遅延回路5aを介して印加された文字単位の属性
データ信号i,前記行単位アトリビュートラッチ回路1
7から遅延回路16 17aを介して印加された行単位の属性データ信号p,
および前記画面単位アトリビュートバッファ14から印
加された画面単位の属性データ信号rでもって信号合成
(変調)する。D/A変換器12は信号合成回路19か
ら出力された合成信号(直列ドットデータ信号)jをア
ナログドットデータ信号へ変換してビデオ信号kとして
CRT表示部4へ送出する。CRT表示部4は人力した
ビデオ信号kをCRT制御部6から送出された水平同期
信号mおよび垂直同期信号nを用いて表示する。
次に、このように構成された文字表示装置の動作を説明
する。
まず、主制御部11から出力されたCRT表示部4に表
示する各文字コードDおよび行単位の属性コードCDが
CRT制御部6によってコードバッファ13内に第2図
に示すローテーブル方式で格納される。なお、必要に応
じて、文字単位ア1・リビュートコードバッファ5およ
び画面単位アトリビュートバッファ14へ各属性コード
が書き込17 まれる。
そして、このコードバッファ13内に1画面分の文字コ
ードDおよび行単位の属性コードCDが格納された時点
でCRT制御部6は、コードバッファ13へ1行目の先
頭アドレス値AD,および付属する行単位の属性コード
CDを読み出すためのアドレス信号aを送出する。コー
ドバッファ13は、アドレス信号aが入力すると、8ビ
ットの該当先頭アドレス値AD,と例えば4ビットの属
性コードCDとからなる12ビットのデータSを出力す
る。12ビットデータSのうち4ビットの属性コードC
Dは行単位アトリビュートラッチ回路17へ人力され、
残り8ビットの先頭アドレス値AD,はバッファ回路2
cを介してCRT制御部6へ人力される。
CRT制御部6は入力した先頭アドレス値AD,を一旦
レジスタ6aに記憶すると共に、カウンタ6bのカウン
ト値を0にクリアして、キャラクタジエネレータ8へ送
出するラインアドレス信号dの値LAを初期値0にする
18 そして、先頭アドレス値AD,を読出しのアトレス信号
aとして再度コードバッファ13およびアトリビュート
コードバッファ5へ送出する。
すると、コードバッファ13は先頭アドレス値AD,が
指定する格納場所の先頭の文字コードD11を出力する
。さらにCRT制御部6は同一行の各文字に対応する各
アドレスを出力すると、先頭の文字コードDllに続い
て同一行の文字コードD,2,D,,,・・・がキャラ
クタジェネレータ8へ順次送出される。なお、文字単位
ア1・リビュートコードバッファ5も先頭アドレス値A
D,が指定する格納場所に文字単位の属性コードCDか
格納されていれば、コードバッファ13から出力される
該当文字コードDの出力タイミングに同期して該当属性
コードCDに対応する属性データ信号iを遅延回路5a
を介して信号合或回路19へ送出する。
また、CRT制御部6は一定周期T。を有したキャラク
タクロック信号eをキャラクタジェネレータ8および並
列/直列変換器9へ送出すると共19 に、周期TDを有したドットクロック信号qを並列/直
列変換器9へ送出する。
行単位アトリビュートラッチ回路17は行単位の属性コ
ードCDが入力すると該当属性コードに対応する属性デ
ータ信号pを遅延回路17aを介して信号合成回路19
へ送出する。
キャラクタジエネレータ8は、CRT制御部6からキャ
ラクタクロツク信号eが入力すると、コードバッファ1
3から入力された文字コードCの指定するドットマトリ
ックス15におけるCRT制御部6から人力されたライ
ンアドレス信号dの値LA (=O)の示す縦方向のド
ット位置に属する横]列分のドット列を構成する16個
の各ドットdo=d+,を並列ドットデータ信号gとし
て出力する。
キャラクタクロック信号eに同期してキャラクタジエネ
レータ8から順次出力される並列ドットデータ信号gは
次の並列/直列変換器9へ人力される。並列/直列変換
器9は、キャラクタクロック信号eの入力に応動して並
列ドットデータ信号2 0 gの各ドットデータをシフトレジスタに取込んで、CR
T制御部6からのドットクロック信号qに同期して、こ
のシフトレジスタに取込んだ各ドットデータを順次出力
する。すなわち、人力した並列ドットデータ信号gを直
列ドットデータ信号hへ変換して、次の信号合成回路1
9へ送出する。信号合成回路19は人力した直列ドット
データ信号hを、入力された各属性データ信号i,p,
rで信号合成(変調)する。信号合成された合成信号j
はD/A変換器12でアナログのビデオ信号kに変換さ
れ、CRT表示部4に表示される。
なお、各遅延回路5a,17aは文字コードCがキャラ
クタジェネレータ8でドットデータに変換され、さらに
並列/直列変換器9で直列データに変換されるために生
じる遅れ時間を補正するための回路である。
]−ライン(1走査)分の各ドットデータの表示処理が
終了すると、CRT制御部6はカウンタ6bのカウント
値を1だけ増加させて、キャラクタジェネレータ8へ印
加するラインアドレス信号21 dの値LAを1だけ増加させる。
しかして、キャラクタジエネレータ8へ次のキャラクタ
クロック信号eが入力すると、先の文字コードで指定さ
れたドットマトリックス〕5のラインアドレス信号dの
値LAの示す縦方向のドット位置に属する横1列分のド
ット列を構成するドットを並列ドットデータ信号gとし
て出力する。
このように、1ライン表示する毎にカウンタ6bをカウ
ントアップし、カウント値が1行分になると、CRT表
示部4に1行分のドットパターン文字が表示される。
1行分のドットパターン文字の表示処理が終了すると、
CRT制御部6はコードバッファ13から2行目の先頭
アドレス値AD2および2行目の行単位の属性コードC
Dを読み出して、2行目のドットパターン文字に対する
表示処理を開始する。
よって、この2行目のドットパターン文字に対する表示
処理開始に応動して、行単位アトリビュートラッチ回路
17に記憶されている行単位の属性コードCDが2行目
の属性コードCDに更新さ22 れる。すなわち、行単位アトリビュートラッチ回路]7
に記憶されている行単位の属性コードCDは、該当行に
含まれる各文字がCRT表示部4に表示されている期間
は維持されている。よって、該当行に含まれる各文字は
共通の属性データ信号pでもって修飾される。
したがって、行単位の修飾を実施する場合には、該当行
に含まれる各文字にそれぞれ同一の属性コードを付加す
る必要がない。その結果、CRT表示部4に表示された
文書を編集する場合に、各行単位の修飾を解除したり、
行単位の修飾を新たに付加したり、または行単位の修飾
を変更する場合は、先頭アドレス領域13bの各属性コ
ードCDのみをアクセスすればよいので、主制御部11
におけるデータ処理能率を大幅に向上できる。
なお、実施例においては、行単位の属性コードCDのみ
ならず、画面単位アトリビュートバツファ14および従
来の文字単位アトリビュートコードバッファ5を設け、
画面単位の修飾および各文字単位の修飾ができるように
構成されている。し23 たがって、必要に応じて、最適の属性コードを設定でき
、CRT表示部4に表示するドットパターン文字をより
効果的に表示することが可能となる。
[発明の効果] 以上説明したように本発明の文字表示装置においては、
コードバッファ内の各先頭アドレス値に該当行の全文字
コードに亘って付ける行単位の属性コードを付加し、各
先頭アドレス値の読出しと同時に読出して、該当行の表
示処理が終了するまで行単位アトリビュートラッチ回路
に記憶させて、該当行の各文字に対する修飾処理を行わ
せるようにしている。したがって、該当行の各文字毎に
文字単位の属性コードをアトリビュートバッファに記憶
させる必要がなく、表示文章の編集時における主制御部
の処理負担を軽減できるので、表示処理の応答速度を向
上させることができる。
【図面の簡単な説明】
第1図乃至第3図は本発明の一実施例に係わる文字表示
装置を示すものであり、第1図は全体を示すブロック図
、第2図はコードバッファの記憶24 内容を示す図、第3図はキャラクタジェネレータに記憶
されたドットマトリックスを示す図であり、第4図は従
来の文字表示装置を示すブロック図、第5図(a)(b
)は同従来装置のコードバツファおよびアトリビュート
バッファの記憶内容を示す図、同図(C)はCRT表示
部の表示画面を示す図である。 4・・・CRT表示部、5・・・アトリビュートコード
バッファ、6・・・CRT制御部、8・・・キャラクタ
ジェネレータ、9・・・並列/直列変換器、]−1・・
・主制御部、12・・・D/A変換器、13・・・コー
ドバッファ、13a・・・文字コード領域、13b・・
・先頭アドレス領域、17・・・行単位アトリビュート
ラッチ回路、19・・・信号合成回路。

Claims (1)

    【特許請求の範囲】
  1. ドットパターン文字を表示するCRT表示部(4)と、
    このCRT表示部に表示する1画面分の文字コードとこ
    の1画面分の文字コードにおける各行の先頭の文字コー
    ドの格納場所を示す各先頭アドレス値およびこの先頭ア
    ドレス値に付加され該当行に属する各文字を共通して修
    飾する行単位の属性コードとを記憶するローテーブル方
    式のコードバッファ(13)と、1行周期で前記コード
    バッファの各先頭アドレス値および該当先頭アドレス値
    に付された属性コードを読み出して該当先頭アドレス値
    の示す格納場所の先頭の文字コードから同一行の各文字
    コードを順次出力させるCRT制御部(6)と、このC
    RT制御部によって読み出された前記属性コードを記憶
    する行単位アトリビュートラッチ回路(17)と、前記
    各ドットパターン文字のドットマトリックスを記憶し、
    前記コードバッファから送出された文字コードの指定す
    るドットマトリックスの水平方向のドット列を構成する
    各ドットデータを並列ドットデータ信号として出力する
    キャラクタジェネレータ(8)と、このキャラクタジェ
    ネレータから出力された並列ドットデータ信号を直列ド
    ットデータ信号へ変換する並列/直列変換器(9)と、
    この並列/直列変換器から出力される直列ドットデータ
    信号と前記行単位アトリビュートラッチ回路から出力さ
    れた属性データ信号とを合成する信号合成回路(19)
    と、この信号合成回路で合成された合成信号をアナログ
    ドットデータ信号へ変換してビデオ信号として前記CR
    T表示部へ送出するデジタル/アナログ変換器(12)
    とを備えた文字表示装置。
JP1233430A 1989-09-08 1989-09-08 文字表示装置 Pending JPH0395596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1233430A JPH0395596A (ja) 1989-09-08 1989-09-08 文字表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1233430A JPH0395596A (ja) 1989-09-08 1989-09-08 文字表示装置

Publications (1)

Publication Number Publication Date
JPH0395596A true JPH0395596A (ja) 1991-04-19

Family

ID=16954920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1233430A Pending JPH0395596A (ja) 1989-09-08 1989-09-08 文字表示装置

Country Status (1)

Country Link
JP (1) JPH0395596A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125091A (ja) * 1982-01-20 1983-07-25 富士通株式会社 デイスプレイ装置
JPS58195882A (ja) * 1982-05-11 1983-11-15 株式会社リコー 表示装置
JPS60107696A (ja) * 1983-11-16 1985-06-13 株式会社リコー アトリビユ−ト制御機能を有する表示装置
JPS62108287A (ja) * 1985-11-05 1987-05-19 株式会社東芝 行コピ−機能付き文書作成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125091A (ja) * 1982-01-20 1983-07-25 富士通株式会社 デイスプレイ装置
JPS58195882A (ja) * 1982-05-11 1983-11-15 株式会社リコー 表示装置
JPS60107696A (ja) * 1983-11-16 1985-06-13 株式会社リコー アトリビユ−ト制御機能を有する表示装置
JPS62108287A (ja) * 1985-11-05 1987-05-19 株式会社東芝 行コピ−機能付き文書作成装置

Similar Documents

Publication Publication Date Title
US4544922A (en) Smoothing circuit for display apparatus
US5247612A (en) Pixel display apparatus and method using a first-in, first-out buffer
JPS6346430B2 (ja)
JPS60258589A (ja) 文字図形表示回路
JPS602669B2 (ja) 画面表示装置
US4679027A (en) Video display control unit
US5339160A (en) Character display device for synchronizing operation of video ram to operation of CPU
JPH0395596A (ja) 文字表示装置
JP2866675B2 (ja) 文字表示装置
JP2863561B2 (ja) Crt表示装置のメモリ読出制御回路
SU1441451A1 (ru) Устройство дл отображени информации
JPS5857116B2 (ja) 陰極線管表示装置の制御回路
SU1508272A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
JPH0918815A (ja) Ntsc用キャラクタフォントのpal表示用変換回路
JPS60209785A (ja) デイスプレイ装置の画面シフト器
JPH087547B2 (ja) 表示メモリアドレス装置
JPS61233774A (ja) 漢字デイスプレイ装置
JPS59184A (ja) 分割制御方式
JPS6364798B2 (ja)
JP2000181397A (ja) Crt/lcd表示変換回路及び変換方法
KR19980059328A (ko) 액정 표시 장치의 4분주 데이타를 위한 메모리 장치
JPH08221049A (ja) カラオケ用文字縁取り装置
JPH05181447A (ja) 表示制御装置
JPS60118880A (ja) 文字表示装置の高速処理方式
JPH0387795A (ja) 文字表示装置