JPH0394437A - チップオングラス基板 - Google Patents

チップオングラス基板

Info

Publication number
JPH0394437A
JPH0394437A JP23102289A JP23102289A JPH0394437A JP H0394437 A JPH0394437 A JP H0394437A JP 23102289 A JP23102289 A JP 23102289A JP 23102289 A JP23102289 A JP 23102289A JP H0394437 A JPH0394437 A JP H0394437A
Authority
JP
Japan
Prior art keywords
resin
chip
glass substrate
resin control
prevent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23102289A
Other languages
English (en)
Inventor
Hideaki Shirokura
白倉 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP23102289A priority Critical patent/JPH0394437A/ja
Publication of JPH0394437A publication Critical patent/JPH0394437A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はLSIチップ、フリップチップトランジスタあ
るいはチップ抵抗等のチップ部品を直接実装するチップ
オングラス基板に関し、特に封止樹脂形状を制御するパ
ターンを備えるチップオングラス基板に関する。
(0従来の技術 第5図を参照して従来のチップオングラス基板(以下、
COG基板と称する)を説明する。
従来のCOG基板(10)はガラス基板(11)にバン
プ接合パッド(12)、このパッド(12)から放射状
に延在される配線パターン(l3)、この配線パターン
(13)に連続する取り出し電極(14)等を形成した
ものであって、LSIチップ(15)はそのバンプ(図
示しない)がパッド(12)に相対するよう位置合わせ
された後、フェースダウンボンディングされ、さらにL
SIチップ(15)の近傍がベレット融着、ポッティン
グ等の手段によって樹脂封止(封止樹脂形状を参照番号
(16〉で示す)されて、LSIチップ(15)自体お
よびそのバンプとパッド(l2)との接合部が機械的外
力並びに雰囲気から保護される。なお、ガラス基板(1
1)および配線パターン(13)は図面上方にさらに延
在されており、図示しない、例えばLCD等の電極に接
続されている。
(・・)発明が解決しようとする課題 上記したように構戒され、使用されるCOG基板におい
ては、基板(11)の表面が鏡面であると共にガラスは
無機物、樹脂は有機物であるため止樹脂の剥離が生じ易
い欠点を有している。また、基板その他との結合を密に
するために一度高流動状態とされる封止樹脂はベレット
加熱直後あるいは溶融樹脂滴下直後より円形に流動、拡
大していくたぬ、封止されるLSIチップ(15)の形
状が長形である場合には、第5図に示すように、LSI
チップ(l5)の単軸方向は過剰に封止されることにな
る。このため、同図のB−B線の位置には、例えばLC
D等の素子を配置することができなくなり、実装密度が
低下する欠点を有する。さらにまた、封止樹脂が取り出
し電極(14)に流出する場合には電極性能が損なわれ
る欠点を有する。
なお、上記した問題の解決のため、LSIチップ(15
 )f&合後、LSIチップ(15)の周縁に封止樹脂
の流動を阻止する樹脂性シールを貼着する方法ら提案さ
れているが、この方法は工程が繁雑となる欠点を有する
(二)課題を解決するための手段 本発明のチップオングラス基板は、チップ部品が接合さ
れるパッドと、このパッドに連続する配線パターンと、
前記接合パッド周延の配線パターン間隙にチップ部品外
形と略相似に形成される樹脂制御パターンを備え、前記
パッド、配線パターン並びに樹脂制御パターンが同時に
、がつ同一導電材料にて形成されるされることを特徴と
する。
(0作用 上記構戊は、格別の部材および格別の工程を使用するこ
となくチップオングラス基板に封止樹脂の流動を制御す
る機能を付与し、封止樹脂の流出による電気的障害およ
び実装密度低下が防止されるよう作用する。
また、樹脂制御パターン厚により封止距離が拡大される
ことと樹脂制御パターンの立体形状により、封止がより
密に行われるよう作用する。
(へ)実施例 以下、第1図乃至第4図を参照して本発明の一実施例を
説明する。
LSIチップ(7)を接合直後のCOG基板(1)の平
面構造を示す第1図を参照すると、本発明のCOG基板
(1)は、鏡面仕上げされたガラス基板、(2)全面に
スパッタリングする等してAu層を形成した後、ホトリ
ソグラフィによりバンプ接合のたぬのパッド(3)、こ
のパッド(3)から放射状に延在される配線パターン(
4)、この配線パターン(4)に連続する取り出しt極
(5)および複数の樹脂制御パターン(同図には、3組
の樹脂制御パターン(6,)〜(6e)のみを示す)を
同時形成したものであって図示するように、3組の樹脂
制御パターン(6.)〜(6c)は接合バッド周延の配
線パターン間隙にチップ部品外形と略相似に形或されて
いる。
第1図のA−A線断面図を示す第2図を参照すると、本
実施例のCOG基板(1〉の断面形状は基板周縁部にお
いて樹脂制御パターン(6,)〜(6c)による凸部が
連続的に形成されたものとなり、この凸部が溶融樹脂の
流動を阻止するよう作用する。
続いて、第3図および第4図を参照して本実施例をさら
に詳細に説明する。
LSIチップ(7)上に溶融エポキシ樹脂がボッティン
グされるか、LSIチップ(7)上に配置されたポキシ
ペレットが加熱溶融されると、この溶融樹脂は第1の樹
脂制御パターン(6.)に達するまで略円形に流動、拡
大していく。そして、溶融樹脂が第1の樹脂制御パター
ン(6.)に達すると、この凸部により抵抗を受けて、
溶融樹脂の形状は樹脂制御パターンに似たものに変形さ
れていく。このようにして、封止樹脂はその粘度、表面
張力、樹脂量および樹脂制御パターン数に応じて、何れ
かの樹脂制御パターンにより流動が阻止されて、その形
状で固化される。この樹脂粘度、表面張力樹脂量および
樹脂制御パターン数間の量的関係はテストにより予め知
ることができる。封止樹脂の固化形状を参照番号(8)
で示す。なお、第1図に示すように、樹脂制御パターン
(6.)〜(63)の鋭角部にはRが形成されて樹脂の
流動阻止能が高められている。
さて、第3図のA−A線断面図である第4図に示される
ように、封止樹脂(8)と基板(2)および樹脂制御パ
ターン(61)〜(6,)との接合面は比較的複雑な形
状を呈している。これにより、封止樹脂(8)と基板(
2)の接合強度が増加して封止樹脂の剥離が防止される
。さらに、本発明に特徴的な点は樹脂制御パターン厚に
より封止距離が拡大されることと複雑な樹脂接合面形状
とが相まって、封止が密に行われことにある。
以上、チップ部品がフェースダウンボンディングされる
例を使用して本発明を説明したが、本発明がワイヤボン
ディングされるCOG基板にも適用可能であることは当
業者に明らかである。
また、本実施例ではガラス基板について説明したがセラ
ミック基板、あるいはガラスエボシキ基板等を用いたC
OB (チップオンボード)基板についても適用可能で
あることは当業者に明らかである。更に詳述すれば、本
発明は基板上にチップを固着し、樹脂被覆するものにつ
いて全てに適用できるものである。
(ト)発明の効果 以上述べたよ5に本発明によれば、格別の部材および格
別の工程を使用することなく、チップオングラス基板に
封止樹脂形状制御能を付与することができ、封止樹脂の
流出による電極の電気的障害および実装密度低下が防止
される。
また、樹脂制御パターン厚により封止距離が拡大される
ことと、樹脂制御パターンの立体形状により、封止がよ
り完全に行われる。
【図面の簡単な説明】
第1図は樹脂封止直前の本発明のチップオングラス基板
の平面図、 第2図は第1図のA−A線断面図、 第3図は樹脂封止後の本発明のチップオングラス基板の
平面図、 第4図は第3図のA−A線断面図、 第5図は従来のチノプオングラス基板の樹脂封止後の平
面図である。 第1図 1・・・チップオングラス基板、  2・・・ガラス基
板3・・・パッド、  4・・・配線パターン、  5
・・・取り出し電極、  6.〜6。・・・樹脂制御パ
ターン、7・・・LSI、  8・・・封止樹脂。

Claims (4)

    【特許請求の範囲】
  1. (1)チップ部品が接合されるパッドと、 このパッドに連続する配線パターンと、 前記パッド周延の配線パターン間隙にチップ部品外形と
    略相似に形成される樹脂制御パターンとを備え、 前記パッド、配線パターン並びに樹脂制御パターンが同
    時に、かつ同一導電材料にて形成されることを特徴とす
    るチップオングラス基板。
  2. (2)前記樹脂制御パターンはコーナー部で湾曲されて
    いることを特徴とする請求項1記載のチップオングラス
    基板。
  3. (3)前記樹脂制御パターンが同心状に複数形成される
    ことを特徴とする請求項1記載のチップオングラス基板
  4. (4)前記チップ部品がフェースダウンボンディングさ
    れることを特徴とする請求項1記載のチップオングラス
    基板。
JP23102289A 1989-09-06 1989-09-06 チップオングラス基板 Pending JPH0394437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23102289A JPH0394437A (ja) 1989-09-06 1989-09-06 チップオングラス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23102289A JPH0394437A (ja) 1989-09-06 1989-09-06 チップオングラス基板

Publications (1)

Publication Number Publication Date
JPH0394437A true JPH0394437A (ja) 1991-04-19

Family

ID=16917036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23102289A Pending JPH0394437A (ja) 1989-09-06 1989-09-06 チップオングラス基板

Country Status (1)

Country Link
JP (1) JPH0394437A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
US5925445A (en) * 1996-07-12 1999-07-20 Nec Corporation Printed wiring board
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package

Similar Documents

Publication Publication Date Title
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
KR940008327B1 (ko) 반도체 패키지 및 그 실장방법
US5852320A (en) Semiconductor sensor with protective cap covering exposed conductive through-holes
JP3869860B2 (ja) チップカードのための電子モジュール
JP3891678B2 (ja) 半導体装置
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JPH0745641A (ja) 半導体装置の実装方法
JPH0394437A (ja) チップオングラス基板
JP2835145B2 (ja) 電子装置
JP2000077458A (ja) フリップチップ実装方法
US6399995B1 (en) Solid state image sensing device
JPH04273464A (ja) 半導体チップのマウント方法
JPH06104311A (ja) フリップチップおよびフリップチップの封止方法
JPH03228355A (ja) 混成集積回路基板
JP2505636B2 (ja) 半導体チップの実装方法
JPH02187045A (ja) フェイスダウンボンディング用パッドの形成方法
JP2763639B2 (ja) 半導体部品の樹脂被覆方法
JP2002134557A (ja) 半導体チップの実装方法、および半導体チップの実装構造
JPH04142042A (ja) 半導体装置の製造方法
JPH0298154A (ja) キヤリアテープ
JPH09330947A (ja) 半導体素子の実装方法
JPH02137236A (ja) 樹脂封止型半導体装置の組立方法
JPH06326107A (ja) 半導体素子
JPH04107856A (ja) フラットパッケージ
JPH02251153A (ja) 半導体素子を実装したテープキャリアにおける樹脂封止方法