JPH039432A - デジタル信号処理プロセッサにおける実時間処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、実時間処理プログラムを実行するデジタル信
号処理プロセッサにおける実時間処理方式に関する。

〔従来の技術〕

従来、デジタル信号処理プロセッサにおいては、一般的
に、これに内蔵されているタイマレジスタとコンベアレ
ジスタとを比較し、この比較結果が一致したときに一致
信号を割込み等の制御を行なう制御回路に加え、これに
基づく制御回路からのタイマ割込みによってサンプリン
グレートを決めるようになっていた。

〔発明が解決しようとする課題〕

しかしながら、上述した構成の従来の処理方式では、割
込みを行なうことによって割込み時に２乃至４サイクル
のロスサイクルが発生し、また割込みからの復帰時に２
乃至３サイクルのロスサイクルが発生する。またコンベ
アレジスタが２つ以上存在するようなデジタル信号処理
プロセッサに適用する場合に、このようなデジタル信号
処理プロセッサでは割込み時にタイマがリセットされな
いので、割込みルーチン中でタイマあるいはコンベアレ
ジスタを更新しなければならず、これに伴なってさらに
余分なサイクルを必要とする。

このようなロスサイクルは、実時間処理プログラムの設
計、開発段階時にプログラムの最大動作周波数の低下を
もたらすという問題があった。

従来のデジタル信号処理プロセッサにおいて、割込みを
使わずに実時間処理を行なわせる仕方として、デジタル
信号処理プロセッサの外部にタイマを設け、タイマから
の信号でプログラム中の分岐命令を制御することも考え
られるが、この場合には、タイマを外付けにするなめに
外付部品分のコストがかかるという欠点がある。

本発明は、サンプリングレートの設定が容易であり、デ
ジタル信号処理プロセッサの能力を最大限に利用した実
時間処理を行なわせることができて、実時間処理の設計
、開発時にプログラムの動作周波数の限界値の低下を有
効に防止することの可能なデジタル信号処理プロセッサ
における実時間処理方式を提供することを目的としてい
る。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は、タイマ手段と、
所定の値か設定される実時間処理のモードと、プログラ
ムの番地を指示するプログラムカウンタとを有し、モー
ド切換手段が実時間処理のモードに切換わつている場合
において、タイマ手段をリセットし、プログラムカウン
タを所定番地に初期設定するようになっていることを特
徴としている。

また、実時間処理のモードに切換可能なモード切換手段
を・設けたときには、モード切換手段が実時間処理のモ
ードに切換わっている場合に、タイマ手段をリセットし
、プログラムカウンタを所定番地に初期設定するように
なっている。

〔作用〕

上記のような構成のデジタル信号処理プロセッサにおけ
る実時間処理方式では、実時間処理のモードに、例えば
実時間処理の周期を定める値を予め設定しておく、モー
ド切換手段が実時間処理のモードに設定されている値と
一致すると、タイマ手段がリセットされ、これにより実
時間処理の周期が定まる。

またタイマ手段がリセットされるとともにプログラムカ
ウンタは所定番地１例えば実時間処理の開始番地に初期
設定され、これにより実時間処理プログラムを上記周期
でこの開始番地から実行することができる。

またモード切換手段を設けた場合には、タイマ値と実時
間処理のモードに設定されている値とが一致したときに
、モードが切換わっていない状態では、例えば従来通り
の割込み等の制御を行なう制御回路を駆動し割込み処理
等を行なわせることができて、モードが切換わっている
状態では、タイマ手段をリセットしプログラムカウンタ
を所定番地に初期設定して実時間処理を行なわせること
ができる。

このようにモード切換えを行なうことによって従来の機
能を損ねることなく、ロスサイクルのない実時間処理を
実現できる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明に係るデジタル信号処理プロセッサの一
実施例の回路構成図である。

第１図を参照すると、本実施例のデジタル信号処理プロ
セッサは、データ入力バス１０．データ出力バス１１に
接続され、タロツク信号ＣＫに同期して作動するタイマ
レジスタ１およびコンベアレジスタ２と、タイマレジス
タ１とコンベアレジスタ２とを比較し比較結果が一致し
たときに一致信号ＥＱを出力するコンパレータ３と、コ
ンパレータ３からの一致信号ＥＱをクロック信号ＣＫに
同期させて出力するレジスタ４と、割込み等の制御を行
なう制御回路５と、セレクト信号ＳＥＬに応じてトラン
スミッションゲート６を０Ｎ１０ＦＦしてモードを切換
えるモード切換回路７と、トランスミッションゲート６
がＯＮ時に一致信号ＥＱによって初期値すなわちプログ
ラムスタート番地が設定されるプログラムカウンタ８と
を備えている。

タイマレジスターは、クロック信号ＣＫに同期してアダ
ー９によりその値が“１”づつ歩進されるようになって
おり、セレクト信号ＳＥＬがハイレベル“Ｈ″になって
トランスミッションゲート６がＯＮになると、レジスタ
４からの一致信号ＥＱによってリセットされるようにな
っている。また、コンベアレジスタ２には、所定の値１
例えば実時間処理の周期を定める値が設定されるように
なっている。

また、プログラムカウンタ８は、第１図の例では、１６
ビツト幅の番地を与えるように１６個のＭｏＳトランジ
スタＰ　乃至Ｐ１５が使用されておす、第５番目のＭＯ
ＳトランジスタＰ４のゲートにはインバータ１２が接続
され、トランスミッションゲート６がＯＮになってレジ
スタ４からの一致信号ＥＱをレジスタ１３でタロツク信
号ＣＫに同期させて受けると、このＭｏ３）ランジスタ
Ｐ４からの出力だけが“１”となり、他のＭＯＳトラン
ジスタＰ　〜ｐ、ｐ　　−、−ｐ　　からの出力０　　
３　　５　　１５ は“０”となる、これによって、一致信号ＥＱが加わる
とき、プログラムカウンタ８にプログラムスタート番地
として、１６進表示で’０ＯＩＯＨ”を設定することが
できる。

なおこれらの回路は例えばＭＯＳデバイスで実現され、
外付回路とすることなく全て１チツプ上に実装すること
が可能となっている。

このような構成のデジタル信号処理プロセッサにおける
実時間処理を次に説明する。

タイマレジスタ１は、クロック信号ＣＫに同期してアダ
ー９によりその値が“ＩＨづつ歩進し、タイマとして機
能する。このタイマレジスタ１からのタイマ値がコンベ
アレジスタ２に予め設定されている値と一致すると、コ
ンパレータ３から一致信号ＥＱが出力されレジスタ４で
は、この一致信号ＥＱをタロツク信号ＣＫに同期して出
力する。

セレクト信−１１３ＳＥＬがロウレベル“Ｌ″のときに
は、トランスミッションゲート６はＯＦＦとなっており
、モード切換回路７等は一致信号ＥＱから切離されモー
ド切換えは行なわれない、従って、この場合には、一致
信号ＥＱによるタイマレジスタ１のリセットは行なわれ
ず、従来のように、制御回路５からのタイマ割込みによ
ってサンプリングレートを決めることができる。

これに対してセレクト信号ＳＥＬがハイレベル“Ｈ”の
ときには、トランスミッションゲート６がＯＮになり、
実時間処理のモードに切換わる。

このモードでは、一致信号ＥＱはモード切換回路７を介
して、タイマレジスタ１にリセット信号として加わる一
方、プログラムカウンタ８は上述したように“０ＯＩＯ
Ｈ″に初期設定される。この番地”０ＯＩＯＨ″は、プ
ログラムスタート番地として設定したもので、サンプリ
ングレートごとの処理プログラムは、この番地“ＯＯ１
０）ｉ”からプログラムメモリ（図示せず）に格納され
るものとする。

第２図（ａ）乃至（ｄ）はコンベアレジスタ２に“Ｎ”
が設定され、モードが切換わっているときのクロック信
号ＣＫ、タイマレジスタ１．一致信号ＥＱ、プログラム
力、ウンタ８の動作をそれぞれ示すタイムチャートであ
る。

第２図（ａ）乃至（Ｃ）かられかるように、セレクト信
号ＳＥＬがハイレベル“１−１”であってモードが切換
わっているときには、タイマレジスタ１が“０”から“
＋１”づつ歩進されて“Ｎ”になると、レジスタ４から
は一致信号ＥＱが出力されてタイマレジスタ１をリセッ
トする。このように−致信号ＥＱの出力によりタイマレ
ジスタ１がリセットされるので、従来のように割込みル
ーチン中で行なう場合に比べてサンプリングレートの設
定が極めて容易となり、余分なサイクルを必要としない
、また一致信号ＥＱは、プログラムカウンタ８に入力し
、第２図（ｄ）に示すように、レジスタ１３によって１
タイミングずらした時点でプログラムカウンタ８を“０
ＯＩＯＨ”番地に設定する。

これにより、コンベアレジスタ２にＮ”が設定されてい
る場合には、（Ｎ＋１　）　ｘ　（タイマレジスタのレ
ート）ごとにすなわちコンベアレジスタ２によって定め
られる周期で“０ＯＩＯＨ″番地からのプログラムを実
行することになる。この際に、“ＯＯ１０Ｈ”番地から
のプログラムには時間設定に関する処理が不要で、割込
処理によるロスサイクルがないので、デジタル信号処理
プロセッサの能力を最大限に生かした実時間処理が可能
となる。また、デジタル信号処理アルゴリズムの開発時
には、動作周波数の限界値を調べることが必要であり、
このときにデジタル信号処理プロセッサの機構から生ず
るロスサイクルによってこの限界値が下げられることは
許されない、従来の方式では、前述のようにロスサイク
ルによってこの限界が下げられるという事態が生じたが
、本実施例では、モード切換を行ない実時間処理のモー
ドを選択することによって上述のようにロスサイクルが
生じないので、開発時に調べられるべき動作周波数の限
界値が下げられるのを有効に防止することができる。

第３図は本実施例による実時間処理のモードを用いた場
合のプログラムの一例を参考のために示した図であって
、第３図ではプログラムはアセンブラ言語によって記述
され、プログラムメモリの所定番地に格納されている。

すなわち、実時間処理プログラムは、”０ＯＩＯＨ’”
番地から格納され、実時間処理プログラムの最後には常
に同じ番地にジャンプする無限ジャンプ命令ｒ　ｈｅｒ
ｅｊＩＩｐｙｔ　ｈａｒｅ　Ｊを置き、処理終了後には
００１０）１”番地への分岐待ちになるようにしている
。

またこの例では“０ｆＯＯＩ−ｒ番地をデジタル信号処
理プロセッサのスタート番地として割当てており、“０
ｆＯＯＨ”番地からは、コンベアレジスタ２の設定、タ
イマレジスタ１の初期設定。

モード設定（セレクト信号Ｓ　Ｅ　Ｌの決定）に関する
命令を置き、これらの命令の後に’００１０１１”番地
にジャンプさせるジャンプ命令ｒ　ｊｌｐａｔ　００１
０８　Ｊを置いている。この例では、コンベアレジスタ
２には“Ｎ”が設定され、タイマレジスタ１には“−１
”が初期設定され、セレクト信号ＳＥＬは“Ｈ”に設定
される。なおタイマレジスタ１の設定命令では、タイマ
レジスタ１に“−１”（１６進表示で“ＦＦＦＦＨ″）
が設定されるので、その後のモード設定の命令および、
ジャンプ命令の２つの命令を実行し処理プログラムの開
始番地である’００１０）１番地にジャンプしたときに
、タイマレジスタ１を０ＯＯＩＨ″にすることができる
。

このように本実施例では、常にコンベアレジスタ２．タ
イマレジスタ１の初期設定と実時間処理のモードの切換
えのみで割込み処理等を行なわずにすぐに実時間処理プ
ログラムを実行させることができて、またこのプログラ
ムの処理が終了した時点において割込みから、の復帰処
理等を行なわずとも良いので、従来の方式に比べてロス
サイクルを著しく低減することが可能となる。さらに上
記方式は、ＭＯＳデバイス等の回路により１チツプ上で
実現されるので、これを外付回路とせずとも良く、コス
トが増大するのを防止できる。

またモード切換回路７におけるモード切換えによって上
記方式に切換わるようにすれば上述のような新たな回路
等を追加した場合にも割込み等の制御を行なう従来の機
能を何ら妨げずに済む。

〔発明の効果〕

以上に説明したように、本発明によれば、タイマ値が実
時間処理のモードに設定されている所定の値と一致した
ときにタイマ手段をクリアしプログラムカウンタを所定
番地に初期設定するようにしているので、サンプリング
レートの設定が容易であり、デジタル信号処理プロセッ
サの能力を最大限に利用した実時間処理を行なわせるこ
とができて、実時間処理の設計、開発時にプログラムの
動作周波数の限界値の低下を有効に防止することができ
る。

また、モード切換手段によって実時間処理のモードに切
換可能とした場合には、従来の割込み処理等の機能を何
ら損ねることなくモードを切換えることによって上述し
た効果を得ることができる。

【図面の簡単な説明】

第１図は本発明に係るデジタル信号処理プロセッサの一
実施例の回路構成図、第２図（ａ）乃至（ｄ）はコンベ
アレジスタに“Ｎ″が設定されているときの実時間処理
制御の動作を示すタイムチャート、第３図は本実施例に
よる実時間処理のモードを用いた場合のプログラムの一
例を示す参考図である。 １・・・タイマレジスタ、２・・・コンベアレジスタ、
３・・・コンパレータ、４．１３・・・レジスタ、５・
・・制御回路、６・・・トランスミッションゲート、７
・・・モード切換回路、８・・・プログラムカウンタ、
９・・・アダー、ＥＱ・・・一致信号Ｅ、ＳＥＬ・・・
セレクト信号、 ＣＫ・・・クロック信号

Claims (1)

【特許請求の範囲】
1. １）タイマ手段と、所定の値が設定される設定手段と、
   プログラムの番地を指示するプログラムカウンタとを有
   し、タイマ手段からのタイマ値が設定手段に設定されて
   いる値と一致したときに、タイマ手段をリセットしプロ
   グラムカウンタを所定番地に初期設定するようになつて
   いることを特徴とするデジタル信号処理プロセッサにお
   ける実時間処理方式。２）タイマ手段と、所定の値が設
   定される設定手段と、実時間処理のモードに切換可能な
   モード切換手段と、プログラムの番地を指示するプログ
   ラムカウンタとを有し、モード切換手段が実時間処理の
   モードに切換わっている場合において、タイマ手段から
   のタイマ値が設定手段に設定されている値と一致したと
   きに、タイマ手段をリセットしプログラムカウンタを所
   定番地に初期設定するようになつていることを特徴とす
   るデジタル信号処理プロセッサにおける実時間処理方式
   。