JP2988483B1 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP2988483B1 JP2988483B1 JP18663999A JP18663999A JP2988483B1 JP 2988483 B1 JP2988483 B1 JP 2988483B1 JP 18663999 A JP18663999 A JP 18663999A JP 18663999 A JP18663999 A JP 18663999A JP 2988483 B1 JP2988483 B1 JP 2988483B1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxidation
- temperature
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【要約】
【課題】熱酸化法により優れたゲート酸化膜を形成す
る。 【解決手段】シリコン薄膜挿入時の前記酸化炉の温度
は、前記シリコン薄膜の表面温度が前記所定の酸化温度
よりも低くなるように設定される。
る。 【解決手段】シリコン薄膜挿入時の前記酸化炉の温度
は、前記シリコン薄膜の表面温度が前記所定の酸化温度
よりも低くなるように設定される。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜半導体装置の
製造方法に関わり、特に、絶縁ゲート型電界効果トラン
ジスタあるはＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）のゲート絶縁膜の形成方法に関する。
製造方法に関わり、特に、絶縁ゲート型電界効果トラン
ジスタあるはＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）のゲート絶縁膜の形成方法に関する。
【０００２】
【従来の技術】近年、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）あるいは、三次元ＩＣや、大型液
晶表示パネルや、高速で高解像度の密着型イメージセン
サ等へのニーズが高まるにつれて、絶縁性非晶質材料上
に、高性能な薄膜半導体装置を実現する技術が重要にな
ってきた。さらに、低温で良質のゲート絶縁膜を形成す
る技術も重要となってきている。ゲート絶縁膜としては
酸化膜（ＳｉＯ２）が一般的に用いられている。酸化膜
形成方法としては、熱酸化法や、ＣＶＤ法や、光ＣＶＤ
法や、プラズマＣＶＤ法や、陽極酸化法や、高圧酸化法
等の方法がある。以上の方法の中で、熱酸化法によって
形成されたシリコン酸化膜界面の電気的特性が最も優れ
ている。熱酸化法は、９００〜１２００℃程度の高温プ
ロセスであるため、（１）安価なガラス基板上に素子を
形成できない。（２）不純物の横拡散。（３）三次元Ｉ
Ｃでは下層部の素子に悪影響（不純物の拡散など）を与
える。（４）ｐｏｌｙ−Ｓｉの熱酸化膜は絶縁耐圧が不
十分で界面準位密度が大きい。（５）Ｓｉ／ＳｉＯ２界
面に大きな応力がかかる等の問題がある。
Ｉｎｓｕｌａｔｏｒ）あるいは、三次元ＩＣや、大型液
晶表示パネルや、高速で高解像度の密着型イメージセン
サ等へのニーズが高まるにつれて、絶縁性非晶質材料上
に、高性能な薄膜半導体装置を実現する技術が重要にな
ってきた。さらに、低温で良質のゲート絶縁膜を形成す
る技術も重要となってきている。ゲート絶縁膜としては
酸化膜（ＳｉＯ２）が一般的に用いられている。酸化膜
形成方法としては、熱酸化法や、ＣＶＤ法や、光ＣＶＤ
法や、プラズマＣＶＤ法や、陽極酸化法や、高圧酸化法
等の方法がある。以上の方法の中で、熱酸化法によって
形成されたシリコン酸化膜界面の電気的特性が最も優れ
ている。熱酸化法は、９００〜１２００℃程度の高温プ
ロセスであるため、（１）安価なガラス基板上に素子を
形成できない。（２）不純物の横拡散。（３）三次元Ｉ
Ｃでは下層部の素子に悪影響（不純物の拡散など）を与
える。（４）ｐｏｌｙ−Ｓｉの熱酸化膜は絶縁耐圧が不
十分で界面準位密度が大きい。（５）Ｓｉ／ＳｉＯ２界
面に大きな応力がかかる等の問題がある。
【０００３】
【発明が解決しようとする課題】従来の熱酸化法では、
基板を酸化炉に挿入するときに、該基板の昇温速度の制
御はされていなかった。所定の酸化温度例えば１０００
℃の熱酸化を行なう場合には、基板は室温から１０００
℃に設定された酸化炉の中にいきなり挿入されていた。
そのため、酸化膜は急激に成長していた。酸化の初期は
特に酸化速度が増速されることが知られている。従っ
て、従来の熱酸化法で形成された酸化膜は、非常に大き
な歪を有し、界面準位密度が高いというような問題点が
ある。さらに、ゲート絶縁耐圧が低く信頼性にも悪影響
を与えるという問題点がある。この様なゲート酸化膜を
用いて薄膜トランジスタ等の半導体装置を作製した場
合、そのオン電流や易動度は小さくなり、スレッシュホ
ルド電圧（Ｖｔｈ）やオフ電流は大きくなるという問題
点がある。
基板を酸化炉に挿入するときに、該基板の昇温速度の制
御はされていなかった。所定の酸化温度例えば１０００
℃の熱酸化を行なう場合には、基板は室温から１０００
℃に設定された酸化炉の中にいきなり挿入されていた。
そのため、酸化膜は急激に成長していた。酸化の初期は
特に酸化速度が増速されることが知られている。従っ
て、従来の熱酸化法で形成された酸化膜は、非常に大き
な歪を有し、界面準位密度が高いというような問題点が
ある。さらに、ゲート絶縁耐圧が低く信頼性にも悪影響
を与えるという問題点がある。この様なゲート酸化膜を
用いて薄膜トランジスタ等の半導体装置を作製した場
合、そのオン電流や易動度は小さくなり、スレッシュホ
ルド電圧（Ｖｔｈ）やオフ電流は大きくなるという問題
点がある。
【０００４】本発明は、この様な問題点を解決し、熱酸
化法により、優れたゲート酸化膜を形成して良好なトラ
ンジスタ特性を有する薄膜トランジスタ等の薄膜半導体
装置を実現することを目的としている。
化法により、優れたゲート酸化膜を形成して良好なトラ
ンジスタ特性を有する薄膜トランジスタ等の薄膜半導体
装置を実現することを目的としている。
【０００５】
【課題を解決するための手段】本発明は、熱酸化法によ
り形成されたゲート絶縁膜を有する薄膜半導体装置の製
造方法において、シリコン薄膜が形成された基板を酸化
炉に挿入する工程と、前記酸化炉内で前記シリコン薄膜
を酸化させてゲート絶縁膜を形成する工程を有し、前記
シリコン薄膜が形成された基板を酸化炉に挿入する工程
において、前記基板の表面温度が２０℃／分以下の昇温
速度で昇温するように前記酸化炉に挿入することを特徴
とする。
り形成されたゲート絶縁膜を有する薄膜半導体装置の製
造方法において、シリコン薄膜が形成された基板を酸化
炉に挿入する工程と、前記酸化炉内で前記シリコン薄膜
を酸化させてゲート絶縁膜を形成する工程を有し、前記
シリコン薄膜が形成された基板を酸化炉に挿入する工程
において、前記基板の表面温度が２０℃／分以下の昇温
速度で昇温するように前記酸化炉に挿入することを特徴
とする。
【０００６】本発明は、前記シリコン薄膜が形成された
基板を酸化炉に挿入する工程において、前記基板を１０
０ｍｍ／分以下の挿入速度で前記酸化炉に挿入すること
を特徴とする。
基板を酸化炉に挿入する工程において、前記基板を１０
０ｍｍ／分以下の挿入速度で前記酸化炉に挿入すること
を特徴とする。
【０００７】
【実施例】薄膜トランジスタに本発明を応用した場合を
例として実施例を説明する。第１図は、本発明の実施例
における薄膜トランジスタの製造方法を示す工程断面図
である。
例として実施例を説明する。第１図は、本発明の実施例
における薄膜トランジスタの製造方法を示す工程断面図
である。
【０００８】絶縁性非晶質材料上に、非単結晶半導体薄
膜を成膜する。前記絶縁性非晶質材料としては、石英基
板、ガラス基板、窒化膜あるいはＳｉＯ２膜等が用いら
れる。石英基板を用いる場合はプロセス温度は１２００
℃程度まで許容されるが、ガラス基板を用いる場合は、
６００℃以下の低温プロセスに制限される。また、不純
物の放出拡散を抑えるために酸化膜あるいは窒素化膜を
堆積させた石英基板やガラス基板を用いる場合もある。
本発明は、石英基板を用い、前記非単結晶半導体薄膜と
してＳｉ薄膜を用いた場合を実施例として説明する。プ
ラズマＣＶＤ装置を用い、第１図（ａ）に示すように石
英基板１−１上に、ＳｉＨ４とＨ２の混合ガスを、１
３．５６ＭＨｚの高周波グロー放電により分解させて非
晶質Ｓｉ膜１−２を堆積させる。前記混合ガスのＳｉＨ
４分圧は１０〜２０％、デポ中の内圧は０．５〜１．５
ｔｏｒｒ程度である。基板温度は２５０℃以下、１８０
℃程度が適している。赤外吸収測定より結合水素量を求
めたところ約８ａｔｏｍｉｃ％であった。
膜を成膜する。前記絶縁性非晶質材料としては、石英基
板、ガラス基板、窒化膜あるいはＳｉＯ２膜等が用いら
れる。石英基板を用いる場合はプロセス温度は１２００
℃程度まで許容されるが、ガラス基板を用いる場合は、
６００℃以下の低温プロセスに制限される。また、不純
物の放出拡散を抑えるために酸化膜あるいは窒素化膜を
堆積させた石英基板やガラス基板を用いる場合もある。
本発明は、石英基板を用い、前記非単結晶半導体薄膜と
してＳｉ薄膜を用いた場合を実施例として説明する。プ
ラズマＣＶＤ装置を用い、第１図（ａ）に示すように石
英基板１−１上に、ＳｉＨ４とＨ２の混合ガスを、１
３．５６ＭＨｚの高周波グロー放電により分解させて非
晶質Ｓｉ膜１−２を堆積させる。前記混合ガスのＳｉＨ
４分圧は１０〜２０％、デポ中の内圧は０．５〜１．５
ｔｏｒｒ程度である。基板温度は２５０℃以下、１８０
℃程度が適している。赤外吸収測定より結合水素量を求
めたところ約８ａｔｏｍｉｃ％であった。
【０００９】続いて、該非晶質Ｓｉ膜を、４００℃〜５
００℃で熱処理して水素を放出させる。この工程は、水
素の爆発的な脱離を防ぐことを目的としている。
００℃で熱処理して水素を放出させる。この工程は、水
素の爆発的な脱離を防ぐことを目的としている。
【００１０】次に、前記非晶質薄膜１−２を固相成長さ
せる。固相成長方法は、石英管による炉アニールが便利
である。アニール雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。１×１
０−６から１×１０−１０Ｔｏｒｒの高真空雰囲気でア
ニールを行ってもよい。固相成長アニール温度は５００
℃〜７００℃とする。この様な低温アニールでは選択的
に、結晶成長の活性化エネルギーの小さな結晶方位を持
つ結晶粒のみが成長し、しかもゆっくりと大きく成長す
る。発明者の実験において、アニール温度６００℃、ア
ニール時間１６時間の固相成長により２μｍ以上の大粒
径シリコン薄膜が得られている。第１図（ｂ）におい
て、１−３は固相成長シリコン薄膜を示している。固相
成長法の変わりにレーザーアニール法を用いてもなんら
問題はない。
せる。固相成長方法は、石英管による炉アニールが便利
である。アニール雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。１×１
０−６から１×１０−１０Ｔｏｒｒの高真空雰囲気でア
ニールを行ってもよい。固相成長アニール温度は５００
℃〜７００℃とする。この様な低温アニールでは選択的
に、結晶成長の活性化エネルギーの小さな結晶方位を持
つ結晶粒のみが成長し、しかもゆっくりと大きく成長す
る。発明者の実験において、アニール温度６００℃、ア
ニール時間１６時間の固相成長により２μｍ以上の大粒
径シリコン薄膜が得られている。第１図（ｂ）におい
て、１−３は固相成長シリコン薄膜を示している。固相
成長法の変わりにレーザーアニール法を用いてもなんら
問題はない。
【００１１】次に前記固相成長シリコン薄膜１−３をフ
ォトリソグラフィ法によりパターニングして第１図
（ｃ）に示すように島状にする。
ォトリソグラフィ法によりパターニングして第１図
（ｃ）に示すように島状にする。
【００１２】次に熱酸化法によって第１図（ｄ）に示さ
れているように、ゲート酸化膜１−４を形成する。該熱
酸化法には乾燥酸素雰囲気中で行なわれるｄｒｙ酸化法
と水蒸気等を混入して行なわれるｗｅｔ酸化法とがあ
る。ｄｒｙ酸化法は酸化温度は１０００℃以上と高いが
膜質が優れている。ｗｅｔ酸化法は８００℃以下の低温
でも大きな酸化速度で酸化することができる。本発明で
は両方法とも問題なく用いることができる。ここではｄ
ｒｙ酸化法を用いて実施例を説明する。
れているように、ゲート酸化膜１−４を形成する。該熱
酸化法には乾燥酸素雰囲気中で行なわれるｄｒｙ酸化法
と水蒸気等を混入して行なわれるｗｅｔ酸化法とがあ
る。ｄｒｙ酸化法は酸化温度は１０００℃以上と高いが
膜質が優れている。ｗｅｔ酸化法は８００℃以下の低温
でも大きな酸化速度で酸化することができる。本発明で
は両方法とも問題なく用いることができる。ここではｄ
ｒｙ酸化法を用いて実施例を説明する。
【００１３】本発明による酸化方法の第１の実施例を第
２図に示す。これは酸化炉の昇温カーブを示す図であ
る。縦軸は酸化炉温度、横軸はプロセス時間を示してい
る。試料であるシリコン薄膜１−３の付いた基板の挿入
を時間ｔｏから開始する。酸化炉中には高純度の乾燥酸
素ガスが導入されている。Ｔａは挿入酸化炉温度を示し
ている。例えばＴａを６００℃という低温に設定する。
時間ｔ１に前記基板が酸化炉中央に到着する。このと
き、基板表面の昇温速度が２０℃／分と成るように前記
基板の挿入速度を設定する。酸化炉の入口から中央まで
の距離が４３ｃｍの場合には前記挿入速度を１００ｍｍ
／分以下に設定すると基板表面の昇温速度は２０℃／分
以下となった。熱電対で調べてみたところ、充分追従し
ていた。次に、酸化炉温度を２０℃／分以下の昇温速度
で所定の酸化温度Ｔｂまで昇温させる。ｄｒｙ酸化の場
合、Ｔｂは通常９００℃以上に設定されるが、それより
も低い温度でもよい。酸化の初期には酸化速度が増速さ
れるので６００℃という低温で挿入されてもシリコン薄
膜はゆっくりと酸化される。酸化炉温度を昇温させるこ
とによって、基板表面は時間ｔ２に所定の酸化温度Ｔｂ
に達している。Ｔｂ＝１１５０℃では非常に優れたゲー
ト酸化膜が形成された。本発明の主旨とするところは、
前記酸化温度よりも前記挿入酸化炉温度のほうが低いと
言うことである。つまり、Ｔｂ＞Ｔａである。基板温度
がＴｂに達したところで、酸化炉温度を一定に保ち、所
定の酸化膜厚を形成するために時間ｔ３を設定して酸化
処理をする。時間ｔ３において、酸化炉内に導入するガ
スを酸素ガスから窒素ガスに切り換える。時間ｔ４まで
は窒素アニールであるが、これは必ずしも必要ではな
い。最後に基板を取り出す際に、基板の急冷による欠陥
の発生を防ぐために時間ｔ５までかけてゆっくりと降温
させる。このときの降温速度は前記昇温速度よりも小さ
くすることが望ましい。
２図に示す。これは酸化炉の昇温カーブを示す図であ
る。縦軸は酸化炉温度、横軸はプロセス時間を示してい
る。試料であるシリコン薄膜１−３の付いた基板の挿入
を時間ｔｏから開始する。酸化炉中には高純度の乾燥酸
素ガスが導入されている。Ｔａは挿入酸化炉温度を示し
ている。例えばＴａを６００℃という低温に設定する。
時間ｔ１に前記基板が酸化炉中央に到着する。このと
き、基板表面の昇温速度が２０℃／分と成るように前記
基板の挿入速度を設定する。酸化炉の入口から中央まで
の距離が４３ｃｍの場合には前記挿入速度を１００ｍｍ
／分以下に設定すると基板表面の昇温速度は２０℃／分
以下となった。熱電対で調べてみたところ、充分追従し
ていた。次に、酸化炉温度を２０℃／分以下の昇温速度
で所定の酸化温度Ｔｂまで昇温させる。ｄｒｙ酸化の場
合、Ｔｂは通常９００℃以上に設定されるが、それより
も低い温度でもよい。酸化の初期には酸化速度が増速さ
れるので６００℃という低温で挿入されてもシリコン薄
膜はゆっくりと酸化される。酸化炉温度を昇温させるこ
とによって、基板表面は時間ｔ２に所定の酸化温度Ｔｂ
に達している。Ｔｂ＝１１５０℃では非常に優れたゲー
ト酸化膜が形成された。本発明の主旨とするところは、
前記酸化温度よりも前記挿入酸化炉温度のほうが低いと
言うことである。つまり、Ｔｂ＞Ｔａである。基板温度
がＴｂに達したところで、酸化炉温度を一定に保ち、所
定の酸化膜厚を形成するために時間ｔ３を設定して酸化
処理をする。時間ｔ３において、酸化炉内に導入するガ
スを酸素ガスから窒素ガスに切り換える。時間ｔ４まで
は窒素アニールであるが、これは必ずしも必要ではな
い。最後に基板を取り出す際に、基板の急冷による欠陥
の発生を防ぐために時間ｔ５までかけてゆっくりと降温
させる。このときの降温速度は前記昇温速度よりも小さ
くすることが望ましい。
【００１４】本発明による第２の酸化方法の実施例を第
３図に示す。これは、第２図で説明した方法において挿
入酸化炉温度をＴａからＴｃに高くした実施例である
（Ｔａ＜Ｔｃ）。例えば、挿入酸化炉温度を６００℃か
ら９００℃に高めることによって、初期的な酸化が進む
ことになる。
３図に示す。これは、第２図で説明した方法において挿
入酸化炉温度をＴａからＴｃに高くした実施例である
（Ｔａ＜Ｔｃ）。例えば、挿入酸化炉温度を６００℃か
ら９００℃に高めることによって、初期的な酸化が進む
ことになる。
【００１５】本発明による第３の酸化方法の実施例を策
４図に示す。これは第３図で説明した方法において酸化
炉の昇温速度を小さくした実施例である。昇温速度を２
０℃／分から２℃／分にすることにより昇温に要する時
間は１０倍に増加する。従って、比較的低温での処理時
間が長くなるので固相成長の効果が現われシリコンの結
晶粒径が大きくなる。
４図に示す。これは第３図で説明した方法において酸化
炉の昇温速度を小さくした実施例である。昇温速度を２
０℃／分から２℃／分にすることにより昇温に要する時
間は１０倍に増加する。従って、比較的低温での処理時
間が長くなるので固相成長の効果が現われシリコンの結
晶粒径が大きくなる。
【００１６】従来の酸化方法を第５図に示す。酸化炉温
度は常に所定の酸化温度Ｔｂに設定されていた。そして
この酸化炉の中にシリコン薄膜を一気に挿入していた。
従って、基板表面の温度は基板の挿入速度でしか制御で
きなかった。この時のシリコン薄膜表面の昇温速度を測
定したところ、約３６℃／分であった。この従来の酸化
方法によって形成されたゲート酸化膜を有する薄膜トラ
ンジスタの電界効果易動度は１０ｃｍ２／Ｖ・ｓ以下と
いう小さな値であった。またオフ電流はドレイン電圧５
ボルトで約５０ｐＡと大きかった。つまり、３６℃／分
の昇温速度による酸化方法では充分な特性が得られな
い。
度は常に所定の酸化温度Ｔｂに設定されていた。そして
この酸化炉の中にシリコン薄膜を一気に挿入していた。
従って、基板表面の温度は基板の挿入速度でしか制御で
きなかった。この時のシリコン薄膜表面の昇温速度を測
定したところ、約３６℃／分であった。この従来の酸化
方法によって形成されたゲート酸化膜を有する薄膜トラ
ンジスタの電界効果易動度は１０ｃｍ２／Ｖ・ｓ以下と
いう小さな値であった。またオフ電流はドレイン電圧５
ボルトで約５０ｐＡと大きかった。つまり、３６℃／分
の昇温速度による酸化方法では充分な特性が得られな
い。
【００１７】この様にして酸化工程が終了する。薄膜ト
ランジスタの作製工程を説明するために再び第１図に戻
って説明する。第１図（ｅ）に示されるように、ゲート
電極１−５を形成する。該ゲート電極材料としては多結
晶シリコン薄膜、あるいはモリブデンシリサイド、ある
いはアルミニュウムやクロムなどのような金属膜、ある
いはＩＴＯやＳｎＯ２などのような透明性導電膜などを
用いることができる。成膜方法としては、ＣＶＤ法、ス
パック法、真空蒸着法、プラズマＣＶＤ法等の方法があ
る。ドープトａ−Ｓｉ：Ｈの固相成長による低抵抗シリ
コン薄膜も利用できる。ここでの詳しい説明は省略す
る。
ランジスタの作製工程を説明するために再び第１図に戻
って説明する。第１図（ｅ）に示されるように、ゲート
電極１−５を形成する。該ゲート電極材料としては多結
晶シリコン薄膜、あるいはモリブデンシリサイド、ある
いはアルミニュウムやクロムなどのような金属膜、ある
いはＩＴＯやＳｎＯ２などのような透明性導電膜などを
用いることができる。成膜方法としては、ＣＶＤ法、ス
パック法、真空蒸着法、プラズマＣＶＤ法等の方法があ
る。ドープトａ−Ｓｉ：Ｈの固相成長による低抵抗シリ
コン薄膜も利用できる。ここでの詳しい説明は省略す
る。
【００１８】続いて第１図（ｆ）に示すように、前記ゲ
ート電極１−５をマスクとして不純物をイオン注入し、
自己整合的にソース領域１−６およびドレイン領域１−
７を形成する。前記不純物としては、Ｎｃｈトランジス
タを作製する場合はＰ＋あるいはＡＳ＋を用い、Ｐｃｈ
トランジスタを作製する場合はＢ＋等を用いる。不純物
添加方法としては、イオン注入法の他に、レーザードー
ピング法あるいはプラズマドーピング法あるいはイオン
シャワー法などの方法がある。１−８で示される矢印は
不純物のイオンビームを表している。前記絶縁性非晶質
材料１−１として石英基板を用いた場合には熱拡散法を
使うことができる。不純物濃度は、１×１０１５から１
×１０２０ｃｍ−３程度とする。前記ゲート酸化膜１−
４の膜厚が例えば１２００オングストロームの場合、リ
ンイオンは８０〜１２０ｋｅＶ程度、ボロンイオンは３
０〜８０ｋｅＶ程度の加速電圧でイオン注入する。
ート電極１−５をマスクとして不純物をイオン注入し、
自己整合的にソース領域１−６およびドレイン領域１−
７を形成する。前記不純物としては、Ｎｃｈトランジス
タを作製する場合はＰ＋あるいはＡＳ＋を用い、Ｐｃｈ
トランジスタを作製する場合はＢ＋等を用いる。不純物
添加方法としては、イオン注入法の他に、レーザードー
ピング法あるいはプラズマドーピング法あるいはイオン
シャワー法などの方法がある。１−８で示される矢印は
不純物のイオンビームを表している。前記絶縁性非晶質
材料１−１として石英基板を用いた場合には熱拡散法を
使うことができる。不純物濃度は、１×１０１５から１
×１０２０ｃｍ−３程度とする。前記ゲート酸化膜１−
４の膜厚が例えば１２００オングストロームの場合、リ
ンイオンは８０〜１２０ｋｅＶ程度、ボロンイオンは３
０〜８０ｋｅＶ程度の加速電圧でイオン注入する。
【００１９】続いて第１図（ｇ）に示されるように、層
間絶縁膜１−９を積層する。該層間絶縁膜材料として
は、酸化膜あるいは窒化膜などを用いる。絶縁性が良好
ならば膜厚はいくらでもよいが、数千オングストローム
から数μｍ程度が普通である。窒化膜の形成方法として
は、ＬＰＣＶＤ法あるいはプラズマＣＶＤ法などが簡単
である。反応には、アンモニアガス（ＮＨ３）とシラン
ガスと窒素ガスとの混合ガス、あるいはシランガスと窒
素ガスとの混合ガスなどを用いる。
間絶縁膜１−９を積層する。該層間絶縁膜材料として
は、酸化膜あるいは窒化膜などを用いる。絶縁性が良好
ならば膜厚はいくらでもよいが、数千オングストローム
から数μｍ程度が普通である。窒化膜の形成方法として
は、ＬＰＣＶＤ法あるいはプラズマＣＶＤ法などが簡単
である。反応には、アンモニアガス（ＮＨ３）とシラン
ガスと窒素ガスとの混合ガス、あるいはシランガスと窒
素ガスとの混合ガスなどを用いる。
【００２０】ここで、水素プラズマ法、あるいは水素イ
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンを導入すると、ゲート酸化膜
界面あるいはシリコン膜中の結晶粒界に存在するダング
リングボンドなどの欠陥が不活性化され、電気的特性が
飛躍的に改善される。この様な水素化工程は、層間絶縁
膜１−９を積層する前におこなってもよい。
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンを導入すると、ゲート酸化膜
界面あるいはシリコン膜中の結晶粒界に存在するダング
リングボンドなどの欠陥が不活性化され、電気的特性が
飛躍的に改善される。この様な水素化工程は、層間絶縁
膜１−９を積層する前におこなってもよい。
【００２１】次に第１図（ｈ）に示すように、前記層間
絶縁膜及びゲート絶縁膜にコンタクトホールを形成し、
コンタクト電極を形成しソース電極１−１０およびドレ
イン電極１−１１とする。該ソース電極及びドレイン電
極は、アルミニュウムなどの金属材料で形成する。この
様にして薄膜トランジスタが形成される。
絶縁膜及びゲート絶縁膜にコンタクトホールを形成し、
コンタクト電極を形成しソース電極１−１０およびドレ
イン電極１−１１とする。該ソース電極及びドレイン電
極は、アルミニュウムなどの金属材料で形成する。この
様にして薄膜トランジスタが形成される。
【００２２】本発明の酸化方法によって作製された薄膜
トランジスタの電界効果易動度は２０〜３０ｃｍ２／Ｖ
・ｓとなり従来方法に比べて２〜３倍に改善された。さ
らに、ドレイン電圧５ボルトの時のオフ電流は約５ｐＡ
と１桁小さくなった。
トランジスタの電界効果易動度は２０〜３０ｃｍ２／Ｖ
・ｓとなり従来方法に比べて２〜３倍に改善された。さ
らに、ドレイン電圧５ボルトの時のオフ電流は約５ｐＡ
と１桁小さくなった。
【００２３】従来、固相成長法により、２μｍ以上とい
う大きな結晶粒径を有するシリコン薄膜を用いていた
が、酸化工程において、１０００℃以上の酸化炉に一気
に挿入していたので形成されたゲート酸化膜は非常に大
きな歪を有し、Ｓｉ／ＳｉＯ2界面の界面準位は非常に
大きかった。そのため、従来方法で作製された薄膜トラ
ンジスタは大粒径のシリコン薄膜を用いているにもかか
わらず、そのオフ電流は大きく、オン電流は小さかっ
た。さらに、Ｖｔｈも大きかった。界面特性も悪いので
信頼性が低かった。電界効果易動度は大きくても１０ｃ
ｍ2／Ｖ・ｓ程度と小さかった．さらにオフ電流はドレ
イン電圧５ボルトの時に約５０ｐＡと大きかった。
う大きな結晶粒径を有するシリコン薄膜を用いていた
が、酸化工程において、１０００℃以上の酸化炉に一気
に挿入していたので形成されたゲート酸化膜は非常に大
きな歪を有し、Ｓｉ／ＳｉＯ2界面の界面準位は非常に
大きかった。そのため、従来方法で作製された薄膜トラ
ンジスタは大粒径のシリコン薄膜を用いているにもかか
わらず、そのオフ電流は大きく、オン電流は小さかっ
た。さらに、Ｖｔｈも大きかった。界面特性も悪いので
信頼性が低かった。電界効果易動度は大きくても１０ｃ
ｍ2／Ｖ・ｓ程度と小さかった．さらにオフ電流はドレ
イン電圧５ボルトの時に約５０ｐＡと大きかった。
【００２４】本実施例においては、所定の酸化温度より
も低い温度に設定しておいた酸化炉に基板をある挿入速
度で挿入する。そして、炉内に基板がセットされたとこ
ろから所定の酸化温度に、ある昇温速度で昇温させる。
さらに、基板表面の昇温速度が２０℃／分以下になるよ
うに前記挿入速度及び昇温速度を制御する。従って、酸
化反応はゆっくり進み、歪が非常に少なく、Ｓｉ／Ｓｉ
Ｏ2界面特性の優れたゲート酸化膜が形成される。酸化
膜及び界面特性を制御するパラメーターとして、従来の
条件に加えて、酸化炉の昇温速度というバラメーターが
新たに加わったので、従来に比べてより緻密にゲート酸
化膜の特性を制御することが可能になった。さらに、６
００℃程度の低温からの処理ができるので、シリコン薄
膜は酸化されると同時に固相成長の効果により、欠陥が
少なく結晶粒径の大きなシリコン薄膜となる。はじめか
ら多結晶薄膜として堆積させられたシリコン膜の場合に
は固相成長の効果はあまり期待できないが、実施例で述
べたようにはじめは非晶質薄膜として堆積させられたシ
リコン膜を用いれば固相成長の大きな効果が期待され
る。もちろん多結晶シリコン薄膜を本発明に応用しても
なんら問題はない。
も低い温度に設定しておいた酸化炉に基板をある挿入速
度で挿入する。そして、炉内に基板がセットされたとこ
ろから所定の酸化温度に、ある昇温速度で昇温させる。
さらに、基板表面の昇温速度が２０℃／分以下になるよ
うに前記挿入速度及び昇温速度を制御する。従って、酸
化反応はゆっくり進み、歪が非常に少なく、Ｓｉ／Ｓｉ
Ｏ2界面特性の優れたゲート酸化膜が形成される。酸化
膜及び界面特性を制御するパラメーターとして、従来の
条件に加えて、酸化炉の昇温速度というバラメーターが
新たに加わったので、従来に比べてより緻密にゲート酸
化膜の特性を制御することが可能になった。さらに、６
００℃程度の低温からの処理ができるので、シリコン薄
膜は酸化されると同時に固相成長の効果により、欠陥が
少なく結晶粒径の大きなシリコン薄膜となる。はじめか
ら多結晶薄膜として堆積させられたシリコン膜の場合に
は固相成長の効果はあまり期待できないが、実施例で述
べたようにはじめは非晶質薄膜として堆積させられたシ
リコン膜を用いれば固相成長の大きな効果が期待され
る。もちろん多結晶シリコン薄膜を本発明に応用しても
なんら問題はない。
【００２５】非晶質絶縁基板上に結晶性の優れたシリコ
ン薄膜を作製することが可能になり、さらに優れたゲー
ト酸化膜の形成が可能になった。従って、薄膜トランジ
スタやＳＯＩ技術の発展に大きく寄与するものである。
フォト工程数はまったく増えない。優れたシリコン薄膜
が得られるのにかかわらずコストアップとはならない。
ン薄膜を作製することが可能になり、さらに優れたゲー
ト酸化膜の形成が可能になった。従って、薄膜トランジ
スタやＳＯＩ技術の発展に大きく寄与するものである。
フォト工程数はまったく増えない。優れたシリコン薄膜
が得られるのにかかわらずコストアップとはならない。
【００２６】本実施例によって得られたゲート酸化膜と
大粒径多結晶シリコン薄膜を用いて薄膜トランジスタを
作成すると、優れた特性が得られる。従来に比ベて、薄
膜トランジスタのＯＮ電流は増大しＯＦＦ電流は小さく
なる。またスレッシュホルド電圧も小さくなりトランジ
スタ特性が大きく改善される。ＮチャネルとＰチャネル
との特性の不釣合いさも改善される。電界効果易動度
は、従来の１０ｃｍ2／Ｖ・ｓから約２０〜３０ｃｍ2／
Ｖ・ｓに改善される。さらに、ドレイン電圧５ボルトの
時なオフ電流は、従来の５０ｐＡから５ｐＡに低減され
た。
大粒径多結晶シリコン薄膜を用いて薄膜トランジスタを
作成すると、優れた特性が得られる。従来に比ベて、薄
膜トランジスタのＯＮ電流は増大しＯＦＦ電流は小さく
なる。またスレッシュホルド電圧も小さくなりトランジ
スタ特性が大きく改善される。ＮチャネルとＰチャネル
との特性の不釣合いさも改善される。電界効果易動度
は、従来の１０ｃｍ2／Ｖ・ｓから約２０〜３０ｃｍ2／
Ｖ・ｓに改善される。さらに、ドレイン電圧５ボルトの
時なオフ電流は、従来の５０ｐＡから５ｐＡに低減され
た。
【００２７】非晶質絶縁基板上に優れた特性の薄膜トラ
ンジスタを作製することが可能となるので、ドライバー
回路を同一基板上に集積したアクティブマトリクス基板
に応用した場合にも十分な高速動作が実現される。さら
に、電源電圧の低減、消費電流の低減、信頼性の向上に
対して大きな効果がある。
ンジスタを作製することが可能となるので、ドライバー
回路を同一基板上に集積したアクティブマトリクス基板
に応用した場合にも十分な高速動作が実現される。さら
に、電源電圧の低減、消費電流の低減、信頼性の向上に
対して大きな効果がある。
【００２８】本発明を、光電変換素子とその走査回路を
同一チップ内に集積した密着型イメージセンサーに応用
した場合には、読み取り速度の高速化、高解像度化、さ
らに階調をとる場合に非常に大きな効果をうみだす。高
解像度化が達成されるとカラ一読み取り用密着型イメー
ジセンサーヘの応用も容易となる。もちろん電源電圧の
低減、消費電流の低減、信頼性の向上に対してもその効
果は大きい。
同一チップ内に集積した密着型イメージセンサーに応用
した場合には、読み取り速度の高速化、高解像度化、さ
らに階調をとる場合に非常に大きな効果をうみだす。高
解像度化が達成されるとカラ一読み取り用密着型イメー
ジセンサーヘの応用も容易となる。もちろん電源電圧の
低減、消費電流の低減、信頼性の向上に対してもその効
果は大きい。
【００２９】また低温プロセスによって作製することが
できるので、密着型イメージセンサーチップの長尺化が
可能となり、一本のチップでＡ４サイズあるいはＡ３サ
イズの様な大型ファクシミリ用の読み取り装置を実現で
きる。従って、センサーチップの二本継ぎのような手数
がかかり信頼性の悪い技術を回避することができ、実装
歩留りも向上される。
できるので、密着型イメージセンサーチップの長尺化が
可能となり、一本のチップでＡ４サイズあるいはＡ３サ
イズの様な大型ファクシミリ用の読み取り装置を実現で
きる。従って、センサーチップの二本継ぎのような手数
がかかり信頼性の悪い技術を回避することができ、実装
歩留りも向上される。
【００３０】石英基板やガラス基板だけではなく、サフ
ァイア基板（Ａｌ２Ｏ３）あるいはＭｇＯ・Ａｌ
２Ｏ３，ＢＰ，ＣａＦ２等の結晶性絶縁基板も用いるこ
とができる。
ァイア基板（Ａｌ２Ｏ３）あるいはＭｇＯ・Ａｌ
２Ｏ３，ＢＰ，ＣａＦ２等の結晶性絶縁基板も用いるこ
とができる。
【００３１】以上薄膜トランジスタを例として説明した
が、バイポーラトランジスタあるいはヘテロ接合バイポ
ーラトランジスタなど薄膜を利用した素子に対しても、
本発明を応用することができる。また、三次元デバイス
のようなＳＯＩ技術を利用した素子に対しても、本発明
を応用することができる。
が、バイポーラトランジスタあるいはヘテロ接合バイポ
ーラトランジスタなど薄膜を利用した素子に対しても、
本発明を応用することができる。また、三次元デバイス
のようなＳＯＩ技術を利用した素子に対しても、本発明
を応用することができる。
【発明の効果】以上のべたように、シリコン薄膜が形成
された基板を酸化炉に挿入する工程において、前記基板
の表面温度が２０℃／分以下の昇温速度で昇温するよう
に前記酸化炉に挿入することにより、優れたゲート酸化
膜を有する薄膜半導体装置を実現することが可能であ
る。
された基板を酸化炉に挿入する工程において、前記基板
の表面温度が２０℃／分以下の昇温速度で昇温するよう
に前記酸化炉に挿入することにより、優れたゲート酸化
膜を有する薄膜半導体装置を実現することが可能であ
る。
【図１】（ａ）から（ｈ）は、本発明の実施例を示す薄
膜トランジスタの工程断面図である。
膜トランジスタの工程断面図である。
【図２】本発明の第１の酸化方法における酸化炉の昇温
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
【図３】本発明の第２の酸化方法における酸化炉の昇温
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
【図４】本発明の第３の酸化方法における酸化炉の昇温
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
曲線を示す図である。縦軸は酸化炉温度、横軸はプロセ
ス温度を示している。
【図５】従来の酸化方法における酸化炉の昇温曲線を示
す図である。縦軸は酸化炉温度、横軸はプロセス温度を
示している。
す図である。縦軸は酸化炉温度、横軸はプロセス温度を
示している。
１−１；絶縁性非晶質材料 １−２；非晶質Ｓｉ膜 １−３；固相成長させたＳｉ膜 １−４；ゲート酸化膜
Claims (2)
- 【請求項１】 熱酸化法により形成されたゲート絶縁膜
を有する薄膜半導体装置の製造方法において、 シリコン薄膜が形成された基板を酸化炉に挿入する工程
と、 前記酸化炉内で前記シリコン薄膜を酸化させてゲート絶
縁膜を形成する工程を有し、 前記シリコン薄膜が形成された基板を酸化炉に挿入する
工程において、前記基板の表面温度が２０℃／分以下の
昇温速度で昇温するように前記酸化炉に挿入することを
特徴とする薄膜半導体装置の製造方法。 - 【請求項２】 前記シリコン薄膜が形成された基板を酸
化炉に挿入する工程において、前記基板を１００ｍｍ／
分以下の挿入速度で前記酸化炉に挿入することを特徴と
する請求項１に記載の薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18663999A JP2988483B1 (ja) | 1999-06-30 | 1999-06-30 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18663999A JP2988483B1 (ja) | 1999-06-30 | 1999-06-30 | 薄膜半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257653A Division JP2995833B2 (ja) | 1990-09-27 | 1990-09-27 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2988483B1 true JP2988483B1 (ja) | 1999-12-13 |
| JP2000138377A JP2000138377A (ja) | 2000-05-16 |
Family
ID=16192118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18663999A Expired - Lifetime JP2988483B1 (ja) | 1999-06-30 | 1999-06-30 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988483B1 (ja) |
-
1999
- 1999-06-30 JP JP18663999A patent/JP2988483B1/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138377A (ja) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JPH06301056A (ja) | 薄膜半導体装置の製造方法 | |
| JP3185790B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2988483B1 (ja) | 薄膜半導体装置の製造方法 | |
| JP2995833B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3185789B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0756189A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP3307021B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2003115498A (ja) | 薄膜半導体装置の製造方法及びアクティブマトリクス型液晶表示装置の製造方法 | |
| JP2864623B2 (ja) | 半導体装置の製造方法 | |
| JP3049806B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |