JPH0390348U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の一実施例の構成ブロツク図、
第２図は第１図においてアドレスデコーダの構成
を示す図、第３図は第１図においてシーケンサー
の構成を示す図、第４図はシーケンサーの動作状
態を示す遷移図、第５図〜第７図は動作の一例を
示すタイムチヤート、第８図は従来装置の一例を
示す構成ブロツク図、第９図は第８図装置を同期
回路構成とした場合の構成ブロツク図である。 １……アドレスデコーダ、１０……デコード部
、１１……ゲート回路、４……シーケンサー、５
……ＲＡＭ、６１，６２……ドライバ、レシーバ
、ＢＳ……パラレルバス。 FIG. 1 is a block diagram of an embodiment of the present invention.
FIG. 2 is a diagram showing the configuration of the address decoder in FIG. 1, FIG. 3 is a diagram showing the configuration of the sequencer in FIG. 1, FIG. 4 is a transition diagram showing the operating state of the sequencer, and FIGS. FIG. 8 is a time chart showing an example of the operation, FIG. 8 is a block diagram showing an example of a conventional device, and FIG. 9 is a block diagram showing the structure of the device shown in FIG. 8 in a synchronous circuit configuration. 1...Address decoder, 10...Decoding section, 11...Gate circuit, 4...Sequencer, 5
...RAM, 61, 62...driver, receiver, BS...parallel bus.

Claims (1)

【実用新案登録請求の範囲】 アドレス信号を入力し自分宛てのアドレス信号
を検出すると共に、出力アクテイブ条件にアドレ
スストローブ信号を利用したアドレスデコーダと
、 このアドレスデコーダからのアクテイブ信号を
受けて当該アクテイブ信号が所定の時間以上連続
してアクテイブであつた場合にバス・スレーブの
ためのシーケンス動作を開始するシーケンサと を備たバス・スレーブ装置。[Claim for Utility Model Registration] An address decoder which inputs an address signal and detects the address signal addressed to itself and which uses an address strobe signal as an output active condition; a sequencer that starts a sequence operation for the bus slave when the bus slave is continuously active for a predetermined period of time or more.