JPH0382007A - 積層コンデンサの製造方法 - Google Patents

積層コンデンサの製造方法

Info

Publication number
JPH0382007A
JPH0382007A JP1218276A JP21827689A JPH0382007A JP H0382007 A JPH0382007 A JP H0382007A JP 1218276 A JP1218276 A JP 1218276A JP 21827689 A JP21827689 A JP 21827689A JP H0382007 A JPH0382007 A JP H0382007A
Authority
JP
Japan
Prior art keywords
internal electrode
dielectric
laminated
electrode material
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1218276A
Other languages
English (en)
Other versions
JPH0831396B2 (ja
Inventor
Toshinori Amano
天野 俊紀
Susumu Mori
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1218276A priority Critical patent/JPH0831396B2/ja
Priority to US07/663,942 priority patent/US5144527A/en
Priority to DE4091418T priority patent/DE4091418T1/de
Priority to DE4091418A priority patent/DE4091418C2/de
Priority to PCT/JP1990/001075 priority patent/WO1991003064A1/ja
Priority to GB9103350A priority patent/GB2242070B/en
Publication of JPH0382007A publication Critical patent/JPH0382007A/ja
Publication of JPH0831396B2 publication Critical patent/JPH0831396B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサの製造方法に関し、より特定
的には、内部電極と誘電体側面との間のサイドマージン
領域の形成工程が改良された積層コンデンサの製造方法
に関する。
〔従来の技術〕
コンデンサの小型・大容量化を果たすために、積層コン
デンサが広く用いられている。積層コンデンサは、例え
ば第2図(a)及び(b)に示すように、導電ペースト
よりなる内部電極材1. 2が塗布されたセラミックグ
リーンシート3.4を用意し、それぞれを交互に複数枚
積層し、得られた積層体を厚み方向に圧着した後に焼威
し、内部電極材1. 2の引出されている焼結体側面に
外部電極を形成することにより得られている。
ところで、セ・ラミックグリーンシート3.4上に形成
されている内部電極材1.2は、各セラミックグリーン
シート3.4の第1の端縁3a、4aから第2の端a3
b、4b側に向かって延びるように形成されている。ま
た、各内部電極材l。
2は、セラミックグリーンシート3.4の側端縁3c、
3d、4c、4dとの間に、暢Xのサイドマージン領域
5を残すような幅に形成されている。
サイドマージン領域5を設けているのは、内部電極材1
.2の上下に位置するセラミックグリーンシート同士の
密着性を高めると共に、内部電極材1.2が焼結後に焼
結体側面に露出することを防止するためである。従って
、従来より、積層コンデンサにおいては、内部電極材1
. 2の側方に幅Xのサイドマージン領域5を形成する
ことが必須不可欠であった。
〔発明が解決しようとする技術的課題〕しかしながら、
サイドマージン領域5の幅Xが広い場合には、当然のこ
とながら、内部電極材1゜2の幅が挟まり、大容量化を
妨げることになる。
従って、より小型・大容量化を果たすには、サイドマー
ジン領域5の幅Xは狭い方が好ましい。
他方、積層コンデンサの量産に際しては、第3図(a)
、(b)に示すように、比較的大きな母セラ電ツクグリ
ーンシート6.7を用意し、その一方主面に複数の骨内
部電極材8.9を形成したものを交互に複数枚積層した
後に、−点鎖線A。
Bに沿って積層体を切断することにより、個々の積層体
を得、咳個々の積層体を坑底することにより個々の積層
コンデンサを製造している。
ところが、複数の骨内部電極材8.9が形成された母セ
ラ主ツクグリーンシート6.7の積層に際しては、幾分
かの積層ずれが生じざるを得す、その結果、切断後に個
々の積層体内において内部電極材が積層体の側面に露出
する恐れがある。内部電極材が積層体の側面に露出する
と、耐圧不良や内部電極材同士の短絡が生じる。
また、露出しないまでも、内部電極材が焼結体の側面近
傍にまで至っている場合、すなわち第2図(a)、(b
)のサイドマージン領域5が小さい場合には、上下のセ
ラミック層の密着強度が充分でなく、焼結後に層剥がれ
が生じる原因となる。
さらに、積層ずれが生じた場合には、内部電極材同士の
重なり面積も小さくなり、容量値が設計容量よりも低下
するおそれがあった。
上記の諸理由により、サイドマージン領域5の幅Xが狭
い方が好ましいにも関わらず、該暢Xを必要以上に大き
くする必要があり、小型化・大容量化の妨げとなってい
た。また、積層ずれによる容量値のばらつきやデラミネ
ーションも生じがちであった。
よって、本発明の目的は、従来の積層コンデンサに比べ
て、より一層小型化・大容量化が可能であり、容量値の
ばらつきが少なく、かつ比較的簡単な工程で製造し得る
安価な積層コンデンサの製造方法を提供することにある
〔技術的課題を解決するための手段〕
本発明の積層コンデンサの製造方法は矩形の誘電体シー
トの一方主面に、ljF誘電体シートの一方端縁から、
該一方端縁と対向している他方端縁側に向かって、但し
他方端縁には至らないように延び、かつ両端縁を連結し
ている側端縁間の全幅に渡って内部電極材を形成する工
程と、上記内部電極材が引出された上記一方端縁が交互
に反対側となるように、上記誘電体シートを複数枚積層
して積層型の誘電体を得る工程と、前記誘電体シートの
内部電極材が引出されている端縁に由来する積層・型の
誘電体の第1.第2の側面をレジスト材で被覆する工程
と、誘電体シートの上記両端縁に由来する誘電体の第3
.第4の側面に露出している内部電極を上記レジスト材
を侵さない工52チング材でエツチングすることにより
、第3.第4の側面と内部電極との間にサイドマージン
領域を形成する工程と、上記レジスト材を除去する工程
と、誘電体の第1.第2の側面に一対の外部電極を形成
する工程kを備える。なお、上記外部電極の形成工程と
、レジスト材で被覆する工程に先立って行ってもよい。
また、本発明の積層コンデンサの製造方法においては、
矩形の母誘電体シートの一方主面に、母誘電体シートの
対向している端縁間に延びるように複数の母内部電極材
を形成し、母内部電極材の形成された母誘電体シートを
積層し、該積層された母誘電体を積層方向に切断するこ
とにより、上述した積層型の個別誘電体を得てもよい。
〔作用〕
本発明の製造方法では、サイドマージン領域が誘電体シ
ートの積層後にエツチングにより形成されている。従っ
て、サイドマージン領域の幅を正確に形成することがで
き、内部!極の重なり面積を正確に制御することができ
、容量ばらつきを低減することができる。
また、誘電体シートの側端縁間の全幅に渡って内部電極
材を形成し、該誘電体シート積層後にエツチングにより
サイドマージン領域を形成するものであるため、11層
ずれを考慮して必要以上にサイドマージン領域の輻を拡
げる必要がない、従って、より小型・大容量のlINコ
ンデンサを得ることができる。
さらに、誘電体シートの全幅にわたる内部電極材を形成
するものであるため、積層体の段階で内部電極材の側面
に露出している部分から、切断等によって内部電極材の
垂れが生したとしても、このような乗れはエツチングに
より確実に除去される。
しかも、誘電体シートの側端縁間の全幅に渡って内部電
極材が形成された誘電体シートを111するものである
ため、積層ずれに対する許容度が大きいので、積層作業
を容易に行うことができ、従って必要最小限の輻のサイ
ドマージン領域を有する積層コンデンサを簡単にかつ安
定に得ることができる。
さらに、エツチングに先立って、レジスト材が第1.第
2の側面に付与されるので、エツチングに際して外部電
極と接続される内部電極部分や、外部電極が蝕刻される
おそれがない。
[実施例の説明] 第4図〜第10図を参照して、本発明の一実施例の製造
方法を説明する0本実施例は、誘電体セラミックスを用
いた積層コンデンサの製造方法に適用したものである。
第4図は、本実施例の製造に用いられる誘電体シートと
してのセラミックグリーンシート及びその上に形成され
る内部電極材を説明するための斜視図である。矩形のセ
ラミックグリーンシート11.12の上面に、それぞれ
、内部電極材13゜14が膜状に形成されている。
セラミックグリーンシート11.12は、誘電体セラミ
ックスを主体とするセラミック・スラリーを図示の形状
に成形するこεにより得られる。
内部電極材13.14は、NiまたはCuのような導電
性材料を主体とする導電ペーストを塗布することにより
構成されている。内部電極材を構成する材料としては、
Ni及びCuの他、AgまたはAg−Pdのような種々
の金属材料を用いることができる。もつ上も、後述する
エツチングに際し、適宜のエッチャントにより蝕刻され
得る材料紀より構成することが必要である。
内部電極材13は、矩形のセラミックグリーンシート1
1の一方端縁11aから反対側の端縁11b側に向かっ
て延びるように、かつ端縁11bには至らないように形
成されている。また、内部電極材13の幅は、セラもン
クグリーンシート11の輻と同一とされている。すなわ
ち、セラミックグリーンシート11の側端縁11c、1
1層間の全幅に至る幅に、内部電極材13が形成されて
いる。
内部電極材14についても、内部電極材13と同様に構
成されている。但し、セラ烏ツクグリーンシー)11.
12を積層した際に、内部電極材13と内部電極材14
とが積層体の対向する側面に引出されるように、内部電
極材14が引出されているセラミックグリーンシー)1
2の一方端縁12aは、セラミックグリーンシート11
の一方端縁11aと反対側に位置されている。
第4図に示したセラミックグリーンシート11゜12を
、交互に複数枚積層することにより、第5図に示す積層
体15を得ることができる。積層体15では、第1.第
2のセラミックグリーンシー)11.12が3枚ずつ、
交互に積層されており、さらに最上部に(必要により最
下部にも)内部電極材の付与されていないセラミックグ
リーンシー)16が適宜数積層されている。
ここでは、3枚の一方の内部電極13a〜13Cが積層
体15の第1の側面15aに、他方の内部電極材14a
x14cが第2の側面15bに引出されている。また、
各内部電極材13a−13c、14ax14cは、共に
、積層体15の第3゜第4の側面15c、15dにも露
出している。
なお、積層体15を得るに際しては、実際の量産工程で
は、第6図に示す母セラミックグリーンシートを用いる
ことが好ましい、すなわち、比較的大きな矩形の母セラ
ξツクグリーンシート17上に、所定距離を隔てて一方
端縁17aから他方端&117bに至る社内部電極材1
8a、18bを形成する。同様に、母誘電体シートとし
てのセラミックグリーンシート19上にも社内部電極材
20a、20bをセラミックグリーンシー)19の一方
端縁19.eから他方端縁19bに至るように形成する
そして、セラミックグリーンシー)17.19を図示の
向きのまま交互に複数枚積層し、−点鎖線A、Bに沿う
部分に相当する部分で切断することにより、第5図に示
す積層体15と同様の構造を多数得ることができる。
このように、母セラξツクグリーンシート17゜19を
利用することにより、第5図に示した積層体15を効率
良く量産することができる。しかも、第5図の積層体1
5では、各内部電極材13a’−13c、14a−14
cは、第3.第4の側面15c、15dにも露出する幅
に形成されている。
従って、第6図のセラミックグリーンシート17゜19
を積層するに際し、第6図の矢印C方向に多少ずれが生
じたとしても、得られた積層型の誘電体15においては
矢印C方向には内部電極材の重なりずれは生じない、よ
って、母セラミックグリーンシート17.19の積層に
際して避けることができない積層ずれが多少生じたとし
て−も、電極量なり面積のばらつきが少ない積層体15
を安定に得ることができる。
また、第2図に示した従来例では、内部電極材1を構成
するための導電ペーストを塗布した場合、ペーストの表
面張力により、第71P11(a)に示すように、内部
電極材1の側端縁に***部21a。
21bが形成されていた。従って、複数枚のセラミック
グリーンシートを積層した場合、内部電極材の厚みが均
一でないため、焼結後に層剥がれが生じ易い原因の一つ
となっていた。
これに対して、本実施例では、第7図(b)に相当の断
面図で示すように、内部電極材13は、セラミックグリ
ーンシート11の側端縁11C。
11a間の全幅に至るように形成されるため、内部電極
材13の厚みが幅方向において一様とされる。従って、
内部電極材の厚みの不均一に起因するデラξネーシッン
の発生を効果的に防止することができる。
第5図に戻り、積層体15は、坑底に先立ち、厚み方向
にプレスすることにより各セラミックグリーンシー1間
が密着される。この場合、本実施例の積層体15では、
内部電極材13ax13c。
14a−14cが第3.第4の側面15c、156間の
全幅に至るように形成されているので、第5図の■−■
線に沿う第8図(b)の模式的断面図で示すように、第
5図のY方向において厚みが均一となるように圧着する
ことができる。
これに対して、第21!fに示したセラミックグリーン
シートを用いた従来例では、サイドマージン領域5が予
め形成されているため、第8図(a)に示すように、積
層体15中のサイドマージン領域が形成されている部分
において厚みが薄くなり、の内部電極材1.2が形成さ
れている部分の積層体の厚み己サイドマージン領域が形
成されている側方の領域との厚みとの差により、得られ
る焼結体の側面においてデラミネーシロンが生じがちで
あった。従って、本実施例の積層体では、このような理
由によるデラミネーシヨンの発往を効果的に防止できる
次に、積層方向に圧着された第5図の積層体15を焼威
し、積層型誘電体としての焼結体を得る。
さらに、第9図に示すように、得られた焼結体25の第
1.第2の側面をレジスト+426a、26bで被覆す
る。このレジスト材26a、26bは、後述するエツチ
ングに際して用いるエラチャン)・により侵されない材
料により構成されており、例を挙げるとエポキシ樹脂等
の合成樹脂を用いることができる。
焼結体25内には、前述した内部電極材がセラミックス
の焼成に際して焼付けらねることにより、内部電極13
ax13c、14a 〜14cが形成されている。なお
、内部電極の参照番号は、前述した内部電極材と同一の
参照番号を付して説明することにする。
各内部電極13a 〜13e、IJa 〜14eは、レ
ジスト材26a、26bで被覆された部分を除いて、す
なわち焼結体25の第3.第4の側面25c、25dに
露出されている。
次に、上記焼結体25の第3.第4の側面25C,25
dを、内部電極13a〜13c、14a〜14eを構成
している材料を蝕刻し得るエッチャントによりエツチン
グする。エッチャントとしては、例えば硝酸のような強
酸を用いることができるが、内部電極材料として、Cu
及びNj以外の金属材料を用いた場合には、そのような
金属材料をエツチングし得る適宜のエッチャントが用い
られる。
エツチングを行った後、レジスト材26a、26bを除
去する。レジスト材26a、26bの除去は、焼結体2
5の第1.第2の側面側を機械的に研磨することにより
、あるいは適宜の薬剤を用いて行い得る。
レジスト材26a、26bを除去した状態を、第10図
に平面断面図で示す、第1θ図から明らかなように、焼
結体25内においては、内部電極13aが焼結体25の
第1の側面25aに引出されている端縁31と隣接して
いる二辺32.33が、サイドマージン領域34.35
を第3.第4の側面25e、25dとの間に形成するよ
うに、第3.第4の側面25e、25dから内側に後退
されている。これは、エツチングにより、内部電極13
aの両側端縁部分が蝕刻され、それによってサイドマー
ジン領域34.35が形成されていることを意味する。
他の内部電極f3b、13e、14a 〜14c部分に
おいても同様にサイドマージン領域が形成されている。
本実施例では、サイドマージン領域34.35が、エツ
チングにより形成されるので、焼結体25の第3.第4
の側面25e、25dから内側に正確な幅のサイドマー
ジン領域を形成することができる。しかも、セラミック
グリーンシートと内部電極材εを積層し、積層体を得た
後に、このサイドマージン領域34.35が形成される
ものであるため、積層ずれ等を考慮して余分な幅のサイ
ドマージン領域を形成する必要がない、すなわち、従来
例に比べて、より狭い幅にサイドマージン領域34.3
5を形成することができる。従って、小型・大容量の積
層コンデンサを実現し得ることがわかる。
最後に、レジスト材26a、26bが除去された面に例
えばAgを主体とする導電ベーストを塗布し、焼付ける
ことにより、第1図及び第11図に示すように、一対の
外部電極36.37を形成する。外部電極36は、内部
電極13a〜13eに、外部電極37は内部電極14a
〜14cに電気的に接続される。
好ましくは、外部電極36.37を形成した後に、焼結
体25の第3.第4の側面25c、25dに酸化処理を
施してもよい、酸化処理は、例えば第11図の積層コン
デンサを酸化雰囲気中において所定の時間加熱処理を行
うことにより遠戚される0本実施例では、焼結体25の
第3.第4の側面25c、2゜5dにおいて、比較的狭
い幅のサイドマージン領域34.35を経て内部電極1
3a〜l 3 c、  14 a−14cの側端縁が配
置されているため、またエツチングによりサイドマージ
ン領域が形成されているものであるため、内部電極の側
端縁が酸化雰囲気により酸化されやすく、それによって
内部電極側端縁に酸化被膜が形成される。そして、この
酸化被膜の形成により、内部電極とセラミックスとの密
着強度が効果的に高められる。これは、酸化される際に
、誘電体セラミックスと内部電極との間に化学結合を生
じるからである。
よって、上記のような酸化処理を行うことにより、内部
電極13a〜13c、14a〜14cと誘電体セラミッ
クスとの密着性をより一層高め得ることが可能となる。
なお、上記酸化処理は、エツチングによりサイドマージ
ン領域34.35を形成した後であれば何れの段階にお
いて行ってもよい、すなわち、外部電極36.37の形
成に先立って酸化処理を行ってもよい。
さらに、残留エッチャントによる内部電極の腐蝕を防止
するために、エツチング後に、焼結体25を加熱雰囲気
下に置き、それによって残留エッチャントを除去しても
よい、なお、外部電極36゜37を焼付けにより形成す
る場合には、この焼付は時の加熱を利用して残留エッチ
ャントを除去することができる。
また、使用エッチャントがHNO,のような強酸の場合
には、アルカリ性溶液に焼結体を浸漬し、中和してもよ
い、この中和処理によっても、残留エッチャントによる
内部電極の腐蝕を防止し得るからである。
また、上記エツチングを行うことにより、サイドマージ
ン領域が形成されるが、その場合内部電極13 a−1
3c、  14 a 〜14 cが蝕刻されるものであ
るため、蝕刻された部分に第12図に断面図で示すよう
な空隙38が形成されることになる。よって、好ましく
は、この空隙38に、エポキシ樹脂等の合成樹脂39を
加圧注入することにより、焼結体25の側面25c、2
5dをシールすることができる。なお、シール材として
は、合成樹脂の他、ゴム等の任意の材料を用い得る。
上記シール処理についても、外部電極の形成後に行って
もよく、あるいは外部電極の形成に先立って行ってもよ
い。
さらに、上述した実施例では、エツチングを施した後に
、一対の外部電極36.37を形成したが、外部電極の
形成はエツチングに先立って行ってもよい。
上記実施例では、内部電極13ax13c、14ax1
4cが安価なNiまたはCuを用いて構威されているの
で、電極コストを低減することができる。また、積層ず
れ等を余り気にせずに母セラミックグリーンシートを積
層することができるので、製造工程が簡略化され、積層
コンデンサの量産コストを効果的に低減することができ
る。
なお、好ましくは、外部電極36.37が形成される焼
結体側面に、Niを主体とする導電ペーストをコーティ
ングし、しかる後外部電極36゜37を形成するように
すれば、内部電極と外部電極との電気的接続の信頼性を
高めることができる。
また、Niに代えて、他の導電性材料層を焼結体25の
第1.第2の側面25a、25bに塗布しておいてもよ
く、その場合、エッチャントにより蝕刻されない材料を
用いれば、上述したレジスト材26a、26bの機能を
も持たせることができる。すなわち、外部電極形成用の
下地電極でレジスト材26a、26bを構威し得る。こ
の場合には、レジスト材の除去は必要でない。
上述した実施例では、硝酸等の化学的薬剤をエッチャン
トとして用いて内部電極の側端縁をエツチングしたが、
実際のエツチングは、エッチャントに焼結体を浸漬する
ことにより、あるいは回転バレル内にエッチャントを貯
留しておき、該バレル内に焼結体を投入しバレルを回転
させることにより行い得る。
上述してきた実施例では、誘電体シートとして、セラミ
ックグリーンシートを用いたが、本発明は、セラミック
グリーンシートを複数枚lfi層して内部電極材と共に
一体焼成してなる積層セラQ7クコンデンサに限定され
るものではない、すなわち、誘電体シートとしては、誘
電体樹脂フィルムを用いることもでき、いわゆる積層型
フィルムコンデンサにも本発明を適用することができる
〔発明の効果〕
以上のように、本発明の製造方法では、内部電極側方の
サイドマージン領域が、内部電極の引出されている端縁
に隣接する内部電極の2辺をエツチングすることにより
形成される。すなわち、積層後にエツチングによりサイ
ドマージン領域が形成されるものであるため、11層ず
れ等を考慮することな(必要最小限の輻のサイドマージ
ン領域を正確に形成することができる。よって、小型・
大容量であり、かつ容量値のばらつきの少ない積層コン
デンサを得ることができる。
また、積層後にエツチングによりサイドマージン領域を
形成するものであるため、上記のような小型・大容量の
積層コンデンサを得ることができるだけでなく、誘電体
シートの積層に際しても位置決め許容範囲が広がるため
、la層作業を比較的簡単に行うことができる。さらに
、内部電極形成用電極パターンを誘電体層と同一幅に形
成するものであるため、電極パターンの種類を少なくす
ることかで合る。よって、積層コンデンサのコストを低
減することが可能となる。
さらに、エツチングに先立って、外部電極と接続される
内部電極引出し端縁または外部電極がレジスト材で被覆
されているので、内部電極の引出し端縁や外部電極が蝕
刻されるおそれもない。
また、好ましくは、社誘電体シートに母内部電極材を形
成したものを積層し、切断することにより個別の積層型
誘電体を形成すれば、上記した積層コンデンサを効率良
く量産することができる。
さらに、誘電体としてセラミックを用い、エツチング等
の処理前に焼結するものの場合には、側面に露田してい
る内部電極が誘電体内部の焼結を促進する媒体となり、
焼結が短時間で良好に行い得る。
【図面の簡単な説明】
第1図は本発明の一実施例の積層コンデンサの平面断面
図、第2図(a)及び(b)は従来の積層コンデンサを
製造するのに用いられるセラミックグリーンシート及び
その上に形成される内部電極材形状を示す各平面図、第
3図(a)及び(b)は従来の積層コンデンサの量産に
際して用いられる母セラミックグリーンシート及びその
上に形成される母内部電極材の形状を説明するための各
平面図、第4図は本発明の一実施例の製造に用いられる
誘電体シートとしてのセラミックグリーンシート及びそ
の上に形成される内部電極材の形状を説明するための斜
視図、第5図は積層体を示す斜視図、第6図は母セラミ
ックグリーンシートを積層する工程を説明するための斜
視図、第7図(a)及び(b)は、従来例及び実施例に
おける内部電極材の側端縁の形状を説明するための各断
面図であり、第8図(a)及び(b)は、それぞれ、従
来例及び実施例における積層体の圧着後の形状を説明す
るための略図的断面図であり、第8図(b)は第5図の
■−■線に沿う部分の断面図、第9図は焼結体の側面に
レジスト材を付与した状態を示す斜視図、第10図はエ
ツチング後の内部電極形状を説明するための平面断面図
、第11図は本発明の一実施例の積層コンデンサの斜視
図、第12図はシール材を充填した状態を示す断面図で
ある。 図において、11.12は誘電体シートとしてのセラミ
ックグリーンシート、lla、llb。 12a、12bは端縁、lie、lid、12c。 12dは側端縁、13.13a〜13c、14゜14a
〜14eは内部電極材、17.19は瓜セラミックグリ
ーンシート、f8a、18b、20a、20bは母内部
電極材、25は焼結体、25a、25bは第1.第2の
側面、25e、25dは第3.第4の側面、26a、2
6bはレジスト材、34.35はサイドマージン領域、
36,37は外部電極を示す。 2 ヰd

Claims (2)

    【特許請求の範囲】
  1. (1)矩形の誘電体シートの一方主面に、該誘電体シー
    トの一方端縁から、該一方端縁と対向している他方端縁
    側に向かって該他方端縁には至らないように、かつ前記
    両端縁を連結している側端縁間の全幅に渡って内部電極
    材を形成する工程と、前記内部電極材が引出された前記
    一方端縁が交互に反対側となるように、前記誘電体シー
    トを複数枚積層して積層型の誘電体を得る工程と、前記
    誘電体シートの内部電極材が引出されている端縁に由来
    する積層型の誘電体の第1,第2の側面をレジスト材で
    被覆する工程と、 前記誘電体シートの側端縁に由来する積層型の誘電体の
    第3,第4の側面に露出している内部電極材部分を前記
    レジスト材を侵さないエッチング剤によりエッチングす
    ることにより、第3,第4の側面と内部電極との間にサ
    イドマージン領域を形成する工程と、 前記レジスト材を除去する工程と、 前記積層型の誘電体の第1,第2の側面に一対の外部電
    極を形成する工程とを備えることを特徴とする、積層コ
    ンデンサの製造方法。
  2. (2)矩形の母誘電体シートの一方主面に、該母誘電体
    シートの対向している端縁間に延びるように複数の母内
    部電極材を所定距離を隔てて平行に形成する工程と、 前記母内部電極材が形成された母誘電体シートを積層し
    、積層型の母誘電体を得る工程と、前記積層型の母誘電
    体を積層方向に切断することにより、請求項1に記載の
    積層型の誘電体を得る工程を備えることを特徴とする、
    積層コンデンサの製造方法。
JP1218276A 1989-08-24 1989-08-24 積層コンデンサの製造方法 Expired - Lifetime JPH0831396B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1218276A JPH0831396B2 (ja) 1989-08-24 1989-08-24 積層コンデンサの製造方法
US07/663,942 US5144527A (en) 1989-08-24 1990-08-24 Multilayer capacitor and method of fabricating the same
DE4091418T DE4091418T1 (de) 1989-08-24 1990-08-24 Mehrschichtkondensator und Verfahren zu seiner Herstellung
DE4091418A DE4091418C2 (de) 1989-08-24 1990-08-24 Verfahren zur Herstellung eines Mehrschichtkondensators
PCT/JP1990/001075 WO1991003064A1 (en) 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same
GB9103350A GB2242070B (en) 1989-08-24 1991-02-18 Multilayer capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1218276A JPH0831396B2 (ja) 1989-08-24 1989-08-24 積層コンデンサの製造方法

Publications (2)

Publication Number Publication Date
JPH0382007A true JPH0382007A (ja) 1991-04-08
JPH0831396B2 JPH0831396B2 (ja) 1996-03-27

Family

ID=16717329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1218276A Expired - Lifetime JPH0831396B2 (ja) 1989-08-24 1989-08-24 積層コンデンサの製造方法

Country Status (1)

Country Link
JP (1) JPH0831396B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019097498A (ja) * 2017-12-04 2019-06-24 渡邊 貴美恵 電場形成装置、保冷庫、及び電場形成装置の施工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565421A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated porcelain capacitor
JPS5565423A (en) * 1978-11-13 1980-05-16 Nichicon Capacitor Ltd Method of manufacturing laminated film capacitor

Also Published As

Publication number Publication date
JPH0831396B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US5144527A (en) Multilayer capacitor and method of fabricating the same
KR100587006B1 (ko) 적층형 칩 커패시터 및 그 제조 방법
KR970004272B1 (ko) 적층 세라믹 전자부품의 제조방법
JP3502988B2 (ja) 多端子型の積層セラミック電子部品
JPH09129476A (ja) セラミック電子部品
JP2000012377A (ja) 積層セラミック電子部品及びその製造方法
JP7151543B2 (ja) 積層セラミックコンデンサ
KR102597153B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP4427960B2 (ja) 薄膜積層電子部品の製造方法
JP2000340448A (ja) 積層セラミックコンデンサ
JP2624849B2 (ja) 積層コンデンサの製造方法
JPH1012455A (ja) 積層型コイル部品とその製造方法
JPH0382006A (ja) 積層コンデンサの製造方法
JP3882718B2 (ja) 薄膜積層電子部品の製造方法
JP2000106320A (ja) 積層セラミックコンデンサ
JPH0382007A (ja) 積層コンデンサの製造方法
JP2000106322A (ja) 積層セラミックコンデンサ
JP2002299149A (ja) 積層セラミックコンデンサ
JPH0382008A (ja) 積層コンデンサの製造方法
JPH0828309B2 (ja) 積層コンデンサ
JP4412837B2 (ja) 積層型電子部品およびその製法
JP4623987B2 (ja) コンデンサ及びその実装構造
US11600445B2 (en) Method for manufacturing a multilayer ceramic electronic component
JP3523548B2 (ja) 積層型電子部品およびその製法
KR102665983B1 (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100327

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100327

Year of fee payment: 14