JPH0381676A - テストモード設定回路装置 - Google Patents
テストモード設定回路装置Info
- Publication number
- JPH0381676A JPH0381676A JP1219157A JP21915789A JPH0381676A JP H0381676 A JPH0381676 A JP H0381676A JP 1219157 A JP1219157 A JP 1219157A JP 21915789 A JP21915789 A JP 21915789A JP H0381676 A JPH0381676 A JP H0381676A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- time
- test mode
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、集積回路内に組み込まれ、該集積回路のテス
トモードに使用されるテストモード設定回路装置に関す
る。
トモードに使用されるテストモード設定回路装置に関す
る。
［従来の技術］
従来のテストモード設定回路装置の構成を示す第３図に
おいて、反転テスト信号入力端子３０にはプルアップ抵
抗３１の出力側が接続され、反転テスト信号入力端子３
０はインバータ３２を介してハイアクティブなトランス
ミッションゲート３３に接続される。トランスミッショ
ンゲート３３のイネイブル端子は、インバータ３５を介
して反転リセット信号入力端子３４に接続される。この
ようなトランスミッションゲート３３は、反転リセット
信号入力端子３４にロー（Ｌ）レベルの信号が供給され
たときにオン状態となるものである。
おいて、反転テスト信号入力端子３０にはプルアップ抵
抗３１の出力側が接続され、反転テスト信号入力端子３
０はインバータ３２を介してハイアクティブなトランス
ミッションゲート３３に接続される。トランスミッショ
ンゲート３３のイネイブル端子は、インバータ３５を介
して反転リセット信号入力端子３４に接続される。この
ようなトランスミッションゲート３３は、反転リセット
信号入力端子３４にロー（Ｌ）レベルの信号が供給され
たときにオン状態となるものである。
トランスミッションゲート３３の出力側は、インバータ
３６を介して反転テスト信号出力端子３７に接続される
。又、インバータ３６の出力側は、インバータ３９、及
び反転リセット信号入力端子３４がイネイブル端子に接
続されるトランスミッションゲート４０を介してインバ
ー、夕３６の入力側に接続され、トランスミッションゲ
ート３３、インバータ３６、インバータ３９及びトラン
スミッンヨンゲート４０にてラッチ回路を形成する。
３６を介して反転テスト信号出力端子３７に接続される
。又、インバータ３６の出力側は、インバータ３９、及
び反転リセット信号入力端子３４がイネイブル端子に接
続されるトランスミッションゲート４０を介してインバ
ー、夕３６の入力側に接続され、トランスミッションゲ
ート３３、インバータ３６、インバータ３９及びトラン
スミッンヨンゲート４０にてラッチ回路を形成する。
一方、内部信号が供給されるバッファ３８のイネイブル
端子には反転リセット信号入力端子３４が接続され、バ
ッファ３８の出力側は反転テスト信号入力端子３０に接
続される。
端子には反転リセット信号入力端子３４が接続され、バ
ッファ３８の出力側は反転テスト信号入力端子３０に接
続される。
このように構成される従来のテストモード設定回路装置
における動作を第４図を参照し以下に説明する。
における動作を第４図を参照し以下に説明する。
第４図ａに示すように、内部信号がＬレベルよりＨレベ
ルに変化することでプルアップ抵抗３１の出力側である
ノードＡの信号レベルは内部信号が供給されることで、
第４図Ｃに示すように、これに同期してＨレベルとなる
。
ルに変化することでプルアップ抵抗３１の出力側である
ノードＡの信号レベルは内部信号が供給されることで、
第４図Ｃに示すように、これに同期してＨレベルとなる
。
次に、第４図すに示すように、反転リセット信号入力端
子３４にＬレベルの反転リセット信号が供給された場合
、インバータ３５にて信号レベルがＨレベルに反転しそ
の信号がトランスミッションゲート３３のイネイブル端
子に供給されるのでトランスミッションゲート３３はオ
ン状態となる。
子３４にＬレベルの反転リセット信号が供給された場合
、インバータ３５にて信号レベルがＨレベルに反転しそ
の信号がトランスミッションゲート３３のイネイブル端
子に供給されるのでトランスミッションゲート３３はオ
ン状態となる。
即ち、従来のテストモード設定回路装置においては反転
リセット信号入力端子３４にリセット信号が供給された
ときに、当該テストモード設定回路装置の反転テスト信
号入力端子３ｏが入力状態となる。このとき第４図ａに
示すように、内部信号が１ルベルであればノードＡの信
号レベルは継続してＨレベルを維持し、ノードＡの信号
がインバータ３２、トランスミッションゲート３３、イ
ンバータ３６を介して反転テスト信号出力端子３７に送
出され、その信号レベルは、第４図ｄに示すように、Ｈ
レベルである。以後、内部信号のレベルが変化してもプ
ルアップ抵抗３Ｉ上り印加されるＨレベルの信号にて反
転テスト信号出力端子３７は、第４図ｄに示すように、
Ｈレベルを維持する。
リセット信号入力端子３４にリセット信号が供給された
ときに、当該テストモード設定回路装置の反転テスト信
号入力端子３ｏが入力状態となる。このとき第４図ａに
示すように、内部信号が１ルベルであればノードＡの信
号レベルは継続してＨレベルを維持し、ノードＡの信号
がインバータ３２、トランスミッションゲート３３、イ
ンバータ３６を介して反転テスト信号出力端子３７に送
出され、その信号レベルは、第４図ｄに示すように、Ｈ
レベルである。以後、内部信号のレベルが変化してもプ
ルアップ抵抗３Ｉ上り印加されるＨレベルの信号にて反
転テスト信号出力端子３７は、第４図ｄに示すように、
Ｈレベルを維持する。
［発明が解決しようとする課題〕
上述したように、又第５図ａ、Ｃに示すように、内部信
号に同期してノードＡの信号レベルがＨレベルに変化し
た後、反転リセット信号が■］レベルを維持していると
きに内部信号がＬレベルに変化した場合には、ノードＡ
の信号レベルもそれに同期してＬレベルに変化する。そ
して、内部信号がＬレベルの状態にあるときに反転リセ
ット信号がＬレベルに変化したときには、上述したよう
にトランスミッションゲート３３かオン状態となリノー
ドＡの信号レベルが反転テスト信号出力端子３７に送出
される。このときノードＡの信号レベルはプルアップ抵
抗３１によりＨレベルに引き上げられるが、出力端子等
の電気容量の要因より引き上げられるのに時間を要し、
第５図ｂＳｄに示すように、反転テスト信号出力端子３
７における信号レベルは反転リセット信号の信号レベル
の変化に同期して一瞬、ＨレベルよりＬレベルに変化し
てしまう。よって、検査対象品がテストモードに移行し
てしまうという問題点があった。
号に同期してノードＡの信号レベルがＨレベルに変化し
た後、反転リセット信号が■］レベルを維持していると
きに内部信号がＬレベルに変化した場合には、ノードＡ
の信号レベルもそれに同期してＬレベルに変化する。そ
して、内部信号がＬレベルの状態にあるときに反転リセ
ット信号がＬレベルに変化したときには、上述したよう
にトランスミッションゲート３３かオン状態となリノー
ドＡの信号レベルが反転テスト信号出力端子３７に送出
される。このときノードＡの信号レベルはプルアップ抵
抗３１によりＨレベルに引き上げられるが、出力端子等
の電気容量の要因より引き上げられるのに時間を要し、
第５図ｂＳｄに示すように、反転テスト信号出力端子３
７における信号レベルは反転リセット信号の信号レベル
の変化に同期して一瞬、ＨレベルよりＬレベルに変化し
てしまう。よって、検査対象品がテストモードに移行し
てしまうという問題点があった。
本発明はこのような問題点を解決するためになされたも
ので、内部信号の信号レベルにかかわらず反転リセット
信号の信号レベルが変化しても、誤ってテストモードに
移行することのないテストモード設定回路装置を提供す
ることを目的とする。
ので、内部信号の信号レベルにかかわらず反転リセット
信号の信号レベルが変化しても、誤ってテストモードに
移行することのないテストモード設定回路装置を提供す
ることを目的とする。
［課題を解決するための手段］
本発明は、反転リセット端子に反転リセット信号が供給
されテスト端子の信号レベルが変化することでテストモ
ードに移行しテストモート移行後はテスト端子より信号
が送出されるテストモード設定回路装置において、 反転リセット信号の信号レベル変化時刻より遅延させて
テスト端子を入力状態とする信号を送出する遅延回路と
、 上記遅延回路より上記信号か送出される時刻に内部信号
の信号レベルに関係なく所定レベルの信号を送出する所
定信号送出回路と、を備えたことを特徴とする。
されテスト端子の信号レベルが変化することでテストモ
ードに移行しテストモート移行後はテスト端子より信号
が送出されるテストモード設定回路装置において、 反転リセット信号の信号レベル変化時刻より遅延させて
テスト端子を入力状態とする信号を送出する遅延回路と
、 上記遅延回路より上記信号か送出される時刻に内部信号
の信号レベルに関係なく所定レベルの信号を送出する所
定信号送出回路と、を備えたことを特徴とする。
［作用］
このように構成することで、供給される反転リセット信
号に同期してテスト端子が入力状態とならないように、
遅延回路はテスト端子を入力状態とする信号の送出を遅
延する。一方、所定信号送出回路は、テスト端子が入力
状態になった時点に内部信号が例えばＬレベル状態であ
ってもＨレベルの信号をテスト端子に送出する。
号に同期してテスト端子が入力状態とならないように、
遅延回路はテスト端子を入力状態とする信号の送出を遅
延する。一方、所定信号送出回路は、テスト端子が入力
状態になった時点に内部信号が例えばＬレベル状態であ
ってもＨレベルの信号をテスト端子に送出する。
［実施例］
本発明のテストモード設定回路装置の一実施例を示す第
１図において、第３図と同じ構成部分については同じ符
号を付しその説明を省略する。
１図において、第３図と同じ構成部分については同じ符
号を付しその説明を省略する。
尚、本実施例のテストモード設定回路装置は、例えば大
規模集積回路（ＬＳＩ）内に組み込まれ、該ＬＳＩのテ
ストモード時に使用されるものである。
規模集積回路（ＬＳＩ）内に組み込まれ、該ＬＳＩのテ
ストモード時に使用されるものである。
反転リセット信号入力端子３４はＡフリップフロラプ回
路ｌのデータ入力端子に接続され、Ａフリップフロラプ
回路ｌの出力端子はＢフリップフロラプ回路２の入力端
子に接続され、Ｂフリップフロラプ回路２の出力端子は
インバータ３５の入力側に接続される。又、Ａフリップ
フロラプ回路ｌの反転出力信号出力端子１ａは、内部信
号が供給されるＯＲ回路３の入力側に接続され、ＯＲ回
路３の出力側はバッファ３８に接続される。又、Ａフリ
ップフロラプ回路１及びＢフリップフロラプ回路２には
クロック信号ｘＯを送出する不図示の発振回路が接続さ
れ、Ａフリップフロラプ回路１及びＢフリップフロラプ
回路２は、クロック信号ｘＯの立ち上がりエツジにてそ
れぞれの入力信号をラッチする。
路ｌのデータ入力端子に接続され、Ａフリップフロラプ
回路ｌの出力端子はＢフリップフロラプ回路２の入力端
子に接続され、Ｂフリップフロラプ回路２の出力端子は
インバータ３５の入力側に接続される。又、Ａフリップ
フロラプ回路ｌの反転出力信号出力端子１ａは、内部信
号が供給されるＯＲ回路３の入力側に接続され、ＯＲ回
路３の出力側はバッファ３８に接続される。又、Ａフリ
ップフロラプ回路１及びＢフリップフロラプ回路２には
クロック信号ｘＯを送出する不図示の発振回路が接続さ
れ、Ａフリップフロラプ回路１及びＢフリップフロラプ
回路２は、クロック信号ｘＯの立ち上がりエツジにてそ
れぞれの入力信号をラッチする。
このように構成されるテストモード設定回路装置におけ
る動作を第２図を参照し以下に説明する。
る動作を第２図を参照し以下に説明する。
尚、第２図のイないしりは、第１図内に示すイないしり
の箇所における信号レベルを示している。
の箇所における信号レベルを示している。
第２図イに示すクロック信号ｘＯに対して非同期に供給
される第２図ハに示す反転リセット信号は、Ａフリップ
フロラプ回路ｌにて、時刻Ｔｏの次の時刻ＴＩにおける
クロック信号ｘＯの立ち上がりにてラッチされ、Ａフリ
ップフロラプ回路ｌの出力データは第２図ホに示すよう
に時刻ＴＩよりＬレベルに変化する。又、Ａフリップフ
ロラプ回路ｌの出力データの反転信号出力端子１ａから
は第２図二に示すように時刻ＴｌよりトＩレベルに変化
した信号が送出される。
される第２図ハに示す反転リセット信号は、Ａフリップ
フロラプ回路ｌにて、時刻Ｔｏの次の時刻ＴＩにおける
クロック信号ｘＯの立ち上がりにてラッチされ、Ａフリ
ップフロラプ回路ｌの出力データは第２図ホに示すよう
に時刻ＴＩよりＬレベルに変化する。又、Ａフリップフ
ロラプ回路ｌの出力データの反転信号出力端子１ａから
は第２図二に示すように時刻ＴｌよりトＩレベルに変化
した信号が送出される。
Ｂフリップフロラプ回路２は、Ａフリップフロラプ回路
ｌより供給される出力データをクロック信号ｘＯの立ち
上がりにてラッチするので、Ｂフリップフロラプ回路２
より送出される出力データは、第２図へに示すように、
時刻Ｔ２よりＬレベルに変化する。よって、トランスミ
ッシタンゲート３３は時刻Ｔ２よりオン状態となり、反
転テスト信号入力端子３０は時刻Ｔ２より入力状態とな
る。
ｌより供給される出力データをクロック信号ｘＯの立ち
上がりにてラッチするので、Ｂフリップフロラプ回路２
より送出される出力データは、第２図へに示すように、
時刻Ｔ２よりＬレベルに変化する。よって、トランスミ
ッシタンゲート３３は時刻Ｔ２よりオン状態となり、反
転テスト信号入力端子３０は時刻Ｔ２より入力状態とな
る。
ＯＲ回路３には第２図二に示す信号と第２図口に示す内
部信号とが供給されＯＲ論理動作を行い、第２図トに示
す信号を送出する。即ち、時刻Ｔ００より時刻ＴＩまで
はＬレベルの信号レベルであり、時刻Ｔｌ以後はＨレベ
ルの信号レベルとなる。
部信号とが供給されＯＲ論理動作を行い、第２図トに示
す信号を送出する。即ち、時刻Ｔ００より時刻ＴＩまで
はＬレベルの信号レベルであり、時刻Ｔｌ以後はＨレベ
ルの信号レベルとなる。
よって、時刻ＴＩより時間的に遅れた時刻Ｔ２、即ち反
転テスト信号入力端子３０が入力状態となる時刻、この
時点では信号レベルはＨレベルとなっている。
転テスト信号入力端子３０が入力状態となる時刻、この
時点では信号レベルはＨレベルとなっている。
したがって、第２図ハ及びトに示すように、反転リセッ
ト信号がＬレベルに変化する時刻ＴＯ゛においてＯＲ回
路３より送出される信号はＬレベルとなっているが、実
際このテストモード設定回路がリセットされるのは、／
’ｌびＢのフリップフロップ回路１，２を設けたことで
時刻ＴＯ’時点ではなく時刻Ｔ２時点となる。そしてこ
の時点では反転テスト信号入力端子３０の信号レベルは
常にＨレベルであるので、第２図りに示すように、反転
テスト信号入力端子３０の信号レベルが一瞬Ｌレベルと
なることはなくなる。したかって、反転リセット信号の
信号レベルが変化しても誤ってテストモード設定回路装
置がテストモード状態となることはない。
ト信号がＬレベルに変化する時刻ＴＯ゛においてＯＲ回
路３より送出される信号はＬレベルとなっているが、実
際このテストモード設定回路がリセットされるのは、／
’ｌびＢのフリップフロップ回路１，２を設けたことで
時刻ＴＯ’時点ではなく時刻Ｔ２時点となる。そしてこ
の時点では反転テスト信号入力端子３０の信号レベルは
常にＨレベルであるので、第２図りに示すように、反転
テスト信号入力端子３０の信号レベルが一瞬Ｌレベルと
なることはなくなる。したかって、反転リセット信号の
信号レベルが変化しても誤ってテストモード設定回路装
置がテストモード状態となることはない。
［発明の効果］
以上詳述したように本発明によれば、反転リセット信号
の供給時には強制的に反転テスト信号入力端子を所定の
信号レベルとなっていることより、反転リセット信号に
同期して誤ってテストモードに移行することはなくなる
。
の供給時には強制的に反転テスト信号入力端子を所定の
信号レベルとなっていることより、反転リセット信号に
同期して誤ってテストモードに移行することはなくなる
。
第１図は本発明のテストモード設定回路装置の一実施例
の構成を示す回路図、第２図は本発明のテストモード設
定回路装置の動作を示すタイムチャ−ト、第３図は従来
のテストモード設定回路装置の構成を示す回路図、第４
図及び第５図は従来のテストモード設定回路装置の動作
を示すタイムチャートである。 ｌ及び２・・・フリップフロップ回路、３・・・Ｏｎ回
路、３０・・・反転テスト信号入力端子、３４・・・反
転リセット信号入力端子。
の構成を示す回路図、第２図は本発明のテストモード設
定回路装置の動作を示すタイムチャ−ト、第３図は従来
のテストモード設定回路装置の構成を示す回路図、第４
図及び第５図は従来のテストモード設定回路装置の動作
を示すタイムチャートである。 ｌ及び２・・・フリップフロップ回路、３・・・Ｏｎ回
路、３０・・・反転テスト信号入力端子、３４・・・反
転リセット信号入力端子。
Claims (1)
- （１）反転リセット端子に反転リセット信号が供給され
テスト端子の信号レベルが変化することでテストモード
に移行しテストモード移行後はテスト端子より信号が送
出されるテストモード設定回路装置において、 反転リセット信号の信号レベル変化時刻より遅延させて
テスト端子を入力状態とする信号を送出する遅延回路と
、 上記遅延回路よりテスト端子を入力状態とする信号が送
出される時刻までには内部信号の信号レベルに関係なく
所定レベルの信号を送出する所定信号送出回路と、を備
えたことを特徴とするテストモード設定回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219157A JP3069107B2 (ja) | 1989-08-24 | 1989-08-24 | テストモード設定回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219157A JP3069107B2 (ja) | 1989-08-24 | 1989-08-24 | テストモード設定回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0381676A true JPH0381676A (ja) | 1991-04-08 |
| JP3069107B2 JP3069107B2 (ja) | 2000-07-24 |
Family
ID=16731096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219157A Expired - Fee Related JP3069107B2 (ja) | 1989-08-24 | 1989-08-24 | テストモード設定回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3069107B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7777536B2 (en) | 2007-12-18 | 2010-08-17 | Ricoh Company, Ltd. | Synchronization circuit |
-
1989
- 1989-08-24 JP JP1219157A patent/JP3069107B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7777536B2 (en) | 2007-12-18 | 2010-08-17 | Ricoh Company, Ltd. | Synchronization circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3069107B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2621993B2 (ja) | フリップフロップ回路 | |
| US4777388A (en) | Fast latching flip-flop | |
| US5764710A (en) | Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector | |
| KR900014970A (ko) | 동기 회로 | |
| US5128970A (en) | Non-return to zero synchronizer | |
| JP2914267B2 (ja) | 集積回路のデータ転送方法およびその装置 | |
| JPS63160443A (ja) | 同期回路 | |
| JP2831788B2 (ja) | フリップフロップ回路 | |
| JPH0381676A (ja) | テストモード設定回路装置 | |
| US6150861A (en) | Flip-flop | |
| JP3458406B2 (ja) | インターフェース回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPH04223729A (ja) | 信号同期化回路装置 | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JPS6116615A (ja) | 位相同期回路 | |
| JPS59104820A (ja) | フリツプフロツプ回路 | |
| JPS6359212A (ja) | ラツチ回路 | |
| JPS617718A (ja) | 雑音除去回路 | |
| JPH05191224A (ja) | 同期化回路 | |
| JP3230505B2 (ja) | 集積回路のデータ転送装置 | |
| JPH05327435A (ja) | 半導体集積回路装置 | |
| JPH11150458A (ja) | 半導体装置 | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JPH0648431Y2 (ja) | トリガ回路 | |
| JP2827517B2 (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |