JPH0380548A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0380548A JPH0380548A JP2058862A JP5886290A JPH0380548A JP H0380548 A JPH0380548 A JP H0380548A JP 2058862 A JP2058862 A JP 2058862A JP 5886290 A JP5886290 A JP 5886290A JP H0380548 A JPH0380548 A JP H0380548A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit chips
- memory integrated
- bonding
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000004020 conductor Substances 0.000 abstract description 36
- 238000003860 storage Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は複数個の半導体集積回路チップを、直接支持
基体面上に実装することより成る半導体装置に関する。
基体面上に実装することより成る半導体装置に関する。
(従来の技術)
メモリー集積回路素子など半導体集積回路素子を回路基
板面実装する場合、一般に前記半導体集積回路素子をD
I P (Dual In Line Packag
e)型などにパッケージ化した形で、所定の回路基板面
に半田付けで実装している。
板面実装する場合、一般に前記半導体集積回路素子をD
I P (Dual In Line Packag
e)型などにパッケージ化した形で、所定の回路基板面
に半田付けで実装している。
さらに、最近の高密度実装の要求、すなわち大容量化や
コンパクト化の要求に対応し、小さな表面積に実装でき
る手段としてペアチップ状のメモリー集積回路素子を、
回路基板面に直接実装する方法が採られ始めている。
コンパクト化の要求に対応し、小さな表面積に実装でき
る手段としてペアチップ状のメモリー集積回路素子を、
回路基板面に直接実装する方法が採られ始めている。
第8図は前記ペアチップ状のメモリー集積回路素子を、
回路基板面に直接実装したメモリー集積回路装置の構造
を平面的に示したものである。同図で示すように、複数
個のメモリー集積回路チップ81のポンディングパッド
82は、回路基板83面上の配線パターン84の一部に
設けられた2ndポンデイングパツド85とボンディン
グワイヤ86でそれぞれ接続した構成を成している。
回路基板面に直接実装したメモリー集積回路装置の構造
を平面的に示したものである。同図で示すように、複数
個のメモリー集積回路チップ81のポンディングパッド
82は、回路基板83面上の配線パターン84の一部に
設けられた2ndポンデイングパツド85とボンディン
グワイヤ86でそれぞれ接続した構成を成している。
なお、半導体メモリー装置では多くの端子を共通のパス
ラインとして扱うことができる。第8図に示す構成にお
いては、メモリー集積回路チップ81のポンディングパ
ッド82′を個々のメモリー集積回路チップ81を選択
するためのチップイネーブル(CE)端子としている。
ラインとして扱うことができる。第8図に示す構成にお
いては、メモリー集積回路チップ81のポンディングパ
ッド82′を個々のメモリー集積回路チップ81を選択
するためのチップイネーブル(CE)端子としている。
したがって、前記構成の場合、CE端子82′以外の各
配線パターン84′は、スルホール87を介して内層さ
れたパスライン(点線で示す)88に接続している。
配線パターン84′は、スルホール87を介して内層さ
れたパスライン(点線で示す)88に接続している。
上記ワイヤーボンディング法を用いてメモリー集積回路
チップ81を実装する場合、回路基板83においては、
メモリー集積回路チップ81を実装する領域の周囲に、
前記メモリー集積回路チップ81のポンディングパッド
82に対応する多くの2ndポンディングパッド用導体
パターン(2ndポンデイングパツド85および配線パ
ターン84.84′)を設ける必要がある。また、第9
図に平面的に示すように、メモリー集積回路チップ91
のポンディングパッド92が対向する2辺だけでなく、
4辺に設けられている場合は、前記メモリー集積回路チ
ップ91のポンディングパッド92に対応する2ndポ
ンディングパッド用導体パターン(2ndポンデイング
パツド95および配線パターン94)を、支持基体とし
ての回路基板93のメモリー集積回路チップ91を実装
する領域の周囲全てに設ける必要がある。
チップ81を実装する場合、回路基板83においては、
メモリー集積回路チップ81を実装する領域の周囲に、
前記メモリー集積回路チップ81のポンディングパッド
82に対応する多くの2ndポンディングパッド用導体
パターン(2ndポンデイングパツド85および配線パ
ターン84.84′)を設ける必要がある。また、第9
図に平面的に示すように、メモリー集積回路チップ91
のポンディングパッド92が対向する2辺だけでなく、
4辺に設けられている場合は、前記メモリー集積回路チ
ップ91のポンディングパッド92に対応する2ndポ
ンディングパッド用導体パターン(2ndポンデイング
パツド95および配線パターン94)を、支持基体とし
ての回路基板93のメモリー集積回路チップ91を実装
する領域の周囲全てに設ける必要がある。
上記第8図および第9図に図示したいずれの構成におい
ても、メモリー集積回路チップ81.91の実装面積は
、メモリー集積回路チップ81.91自体の占有面積に
2ndポンディングパッド用導体パターンが占有する面
積を加えた面積を必要とする。つまり、実装するメモリ
ー集積回路チップ81.91の個数増加に伴い2ndポ
ンディングパッド用導体パターン(2ndポンデイング
パツド85.95および配線パターン84.94)が占
有する面積(領域)も必然的に広くなる。
ても、メモリー集積回路チップ81.91の実装面積は
、メモリー集積回路チップ81.91自体の占有面積に
2ndポンディングパッド用導体パターンが占有する面
積を加えた面積を必要とする。つまり、実装するメモリ
ー集積回路チップ81.91の個数増加に伴い2ndポ
ンディングパッド用導体パターン(2ndポンデイング
パツド85.95および配線パターン84.94)が占
有する面積(領域)も必然的に広くなる。
(発明が解決しようとする課題)
上記したように、ペアチップ状の半導体集積回路素子を
、所定の回路基板面に直接実装する構成を採ることによ
り、実装密度の向上を図り得るが、高密度実装ないし大
容量化の点でなお問題がある。すなわち、上記従来の構
成においては、実装するメモリー集積回路チップ81.
91の周囲に、2ndポンディングパッド用導体パター
ン(2ndポンデイングパツド85.95および配線パ
ターン84.94など)を配設する占有面積を要し、こ
のため全体の実装面積も広くなり、実装密度の向上や半
導体装置のコンパクト化などが妨げられている。
、所定の回路基板面に直接実装する構成を採ることによ
り、実装密度の向上を図り得るが、高密度実装ないし大
容量化の点でなお問題がある。すなわち、上記従来の構
成においては、実装するメモリー集積回路チップ81.
91の周囲に、2ndポンディングパッド用導体パター
ン(2ndポンデイングパツド85.95および配線パ
ターン84.94など)を配設する占有面積を要し、こ
のため全体の実装面積も広くなり、実装密度の向上や半
導体装置のコンパクト化などが妨げられている。
したがって本発明は、メモリー集積回路チップなど半導
体集積回路チップの実装に要する面積を大幅に削減して
、半導体集積回路チップの実装密度を大幅に向上させた
半導体装置の提供を目的とする。
体集積回路チップの実装に要する面積を大幅に削減して
、半導体集積回路チップの実装密度を大幅に向上させた
半導体装置の提供を目的とする。
[発明の構成]
(課題を解決するための手段)
本発明は、たとえばメモリー集積回路チップ上面(能動
素子形成面)の能動領域を含む部分に対向する辺側まで
実質的に延設させた状態に各ボンディング用電極を設け
、このメモリー集積回路チップ複数個を同一支持基板面
上に配置(配設)し、隣接するメモリー集積回路チップ
上の互いに対応・近接する各ボンディング用電極間をボ
ンディングワイヤーなどの手段で直接接続することを特
徴とする特 (作 用) 本発明によれば、実装された複数個の半導体集積回路チ
ップ間の接続が、互いに隣接する半導体集積回路チップ
上面のボンディング用電極間のボンディングワイヤーで
なされる。すなわち、前記各半導体集積回路チップ間の
接続用導体パターンを回路基板面にに設ける必要もない
ので、実装する各半導体集積回路チップの間隔を狭める
ことが可能となる。したがって、所要の半導体集積回路
チップを高密度にないしコンパクトに実装した半導体装
置を実現できる。
素子形成面)の能動領域を含む部分に対向する辺側まで
実質的に延設させた状態に各ボンディング用電極を設け
、このメモリー集積回路チップ複数個を同一支持基板面
上に配置(配設)し、隣接するメモリー集積回路チップ
上の互いに対応・近接する各ボンディング用電極間をボ
ンディングワイヤーなどの手段で直接接続することを特
徴とする特 (作 用) 本発明によれば、実装された複数個の半導体集積回路チ
ップ間の接続が、互いに隣接する半導体集積回路チップ
上面のボンディング用電極間のボンディングワイヤーで
なされる。すなわち、前記各半導体集積回路チップ間の
接続用導体パターンを回路基板面にに設ける必要もない
ので、実装する各半導体集積回路チップの間隔を狭める
ことが可能となる。したがって、所要の半導体集積回路
チップを高密度にないしコンパクトに実装した半導体装
置を実現できる。
(実施例)
以下第1図ないし第3図を参照して本発明に係る半導体
装置の実施例を説明する。
装置の実施例を説明する。
第1図は本発゛明の一実施例の半導体メモリー装置1の
構成を平面的に示したもので、この半導体メモリー装置
1は、2ndボンデイング用パツド2が設けられた回路
基板3面上に複数個のメモリー集積回路チップ4を配置
し、これらメモリー集積回路チップ4上面に形設しであ
る導体パターン5と回路基板3面のボンディング用パタ
ーン2、および互いに隣接するメモリー集積回路チップ
4の上面に形設しである導体パターン5同士をそれぞれ
ボンディングワイヤー6で接続することにより構成され
ている。なお、第2図は前記第1図で図示した実施例の
A−A線に沿った断面図である。
構成を平面的に示したもので、この半導体メモリー装置
1は、2ndボンデイング用パツド2が設けられた回路
基板3面上に複数個のメモリー集積回路チップ4を配置
し、これらメモリー集積回路チップ4上面に形設しであ
る導体パターン5と回路基板3面のボンディング用パタ
ーン2、および互いに隣接するメモリー集積回路チップ
4の上面に形設しである導体パターン5同士をそれぞれ
ボンディングワイヤー6で接続することにより構成され
ている。なお、第2図は前記第1図で図示した実施例の
A−A線に沿った断面図である。
次に、第3図(a)〜(d)を参照して、前記本発明に
係る半導体装置の構成に用いるメモリー集積回路チップ
31の製造方法例について説明する。
係る半導体装置の構成に用いるメモリー集積回路チップ
31の製造方法例について説明する。
先ず、所要の半導体集積回路チップ、たとえば第3図(
a)に平面的に示すような構造のメモリー集積回路チッ
プ31を用意し、要すればそのメモリー集積回路チップ
31のポンディングパッド32の領域を除いた上面のパ
ッシベーション膜33上にさらに絶縁層を被着形成する
。
a)に平面的に示すような構造のメモリー集積回路チッ
プ31を用意し、要すればそのメモリー集積回路チップ
31のポンディングパッド32の領域を除いた上面のパ
ッシベーション膜33上にさらに絶縁層を被着形成する
。
次いで、前記メモリー集積回路チップ31上の全面に導
電体膜を被着形成した後、この導電体膜を各ポンディン
グパッド32と電気的に接続している配線パターン34
に加工する(第3図(b))。
電体膜を被着形成した後、この導電体膜を各ポンディン
グパッド32と電気的に接続している配線パターン34
に加工する(第3図(b))。
さらに、上記により形成した配線パターン34上に、一
部を除き絶縁層35を被着形成した後(第3図(c))
、前記配線パターン34の露出してしている部分に電気
的に接続する導体パターン36を、前記絶縁層35上面
に形成する(第3図(d〉)。
部を除き絶縁層35を被着形成した後(第3図(c))
、前記配線パターン34の露出してしている部分に電気
的に接続する導体パターン36を、前記絶縁層35上面
に形成する(第3図(d〉)。
なお、上記において、配線パターン34および導体パタ
ーン36は、たとえば真空蒸着法やスパッター法などの
薄膜形成技術を用いてメモリー集積回路チップ31面上
全面に導電体膜を被着形成した後、フォトリソグラフィ
技術とエツチング技術を用いて所定のパターンに加工す
ることで形成し得る。また、所要パターンの絶縁層35
はポリイミド樹脂などから成る有機薄膜を被着形成し、
フォトリソグラフィ技術とエツチング技術を用いて所定
のパターンに加工することで形成し得る。
ーン36は、たとえば真空蒸着法やスパッター法などの
薄膜形成技術を用いてメモリー集積回路チップ31面上
全面に導電体膜を被着形成した後、フォトリソグラフィ
技術とエツチング技術を用いて所定のパターンに加工す
ることで形成し得る。また、所要パターンの絶縁層35
はポリイミド樹脂などから成る有機薄膜を被着形成し、
フォトリソグラフィ技術とエツチング技術を用いて所定
のパターンに加工することで形成し得る。
さらに、上記能動領域を含む部分(上面に)に、対向す
る辺側まで延設させた状態に各ボンディング用電極を設
けたメモリー集積回路チップの製造は、メモリー集積回
路がウェハー状態のとき、前記各工程(第3図(a)〜
(D))を行い、導体パターン36の形成後ダイシング
などによりチップ化することが望ましい。
る辺側まで延設させた状態に各ボンディング用電極を設
けたメモリー集積回路チップの製造は、メモリー集積回
路がウェハー状態のとき、前記各工程(第3図(a)〜
(D))を行い、導体パターン36の形成後ダイシング
などによりチップ化することが望ましい。
さらに、第4図ないし第6図を参照して本発明に係る半
導体装置の他の実施例を説明する。
導体装置の他の実施例を説明する。
第4図(a)は複数個実装したメモリー集積回路チップ
41の構成を平面的に示したもので、基本的には前記実
施例において用いたメモリー集積回路チップの構成と同
様であるが、能動領域を含む部分に対向する辺側まで平
行して実質的に延設させた状態に各ボンディング用導体
パターン45のうち幾つかのボンディング用導体パター
ン、たとえばボンディング用導体パターン45aは隣接
する他のボンディング用導体パターン45bと絶縁層を
介して交叉した形にしである。
41の構成を平面的に示したもので、基本的には前記実
施例において用いたメモリー集積回路チップの構成と同
様であるが、能動領域を含む部分に対向する辺側まで平
行して実質的に延設させた状態に各ボンディング用導体
パターン45のうち幾つかのボンディング用導体パター
ン、たとえばボンディング用導体パターン45aは隣接
する他のボンディング用導体パターン45bと絶縁層を
介して交叉した形にしである。
しかして、上記構成のメモリー集積回路チップ41は、
前記実施例の場合と同様に複数個、回路基板43に実装
され、第4図(b)に平面的に示すようなメモリー半導
体装置に構成される。
前記実施例の場合と同様に複数個、回路基板43に実装
され、第4図(b)に平面的に示すようなメモリー半導
体装置に構成される。
このメモリー半導体装置の場合、チップイネ−プル線(
メモリー集積回路チップセレクト線)45′は、メモリ
ー集積回路チップ41aおよび41bに接続され、チッ
プイネーブル線(メモリー集積回路チップセレクト線)
45′は、メモリー集積回路チップ41cおよび41d
に接続される。また、導体パターン45bはメモリー集
積回路チップ41aおよび41cのデータ信号線に接続
し、メモリー集積回路チップ41bおよび41dではバ
イパスされる。一方、導体パターン45aはメモリー集
積回路チップ41bおよび41dのデータ信号線に接続
し、メモリー集積回路チップ41aおよび41cではバ
イパスされる。
メモリー集積回路チップセレクト線)45′は、メモリ
ー集積回路チップ41aおよび41bに接続され、チッ
プイネーブル線(メモリー集積回路チップセレクト線)
45′は、メモリー集積回路チップ41cおよび41d
に接続される。また、導体パターン45bはメモリー集
積回路チップ41aおよび41cのデータ信号線に接続
し、メモリー集積回路チップ41bおよび41dではバ
イパスされる。一方、導体パターン45aはメモリー集
積回路チップ41bおよび41dのデータ信号線に接続
し、メモリー集積回路チップ41aおよび41cではバ
イパスされる。
なお、第5図は前記構成のメモリー集積回路装置の等価
回路を示したものである。また第6図は、上記メモリー
集積回路装置の構成に用いたメモリー集積回路チップの
回路パターン64(第3図(b)の場合に相当)および
導体パターン66の配設状態を示す平面図である。
回路を示したものである。また第6図は、上記メモリー
集積回路装置の構成に用いたメモリー集積回路チップの
回路パターン64(第3図(b)の場合に相当)および
導体パターン66の配設状態を示す平面図である。
したがって、第4図(b)に図示した構成の場合、チッ
プイネーブル線45′が動作するときには、前記導体パ
ターン45aがメモリー集積回路チップ41aのデータ
信号線となり、導体パターン45bがメモリー集積回路
チップ41bのデータ信号線となる。逆にチップイネー
ブル線45′が動作するときには、前記導体パターン4
5aがメモリー集積回路チップ41cのデータ信号線と
なり、導体パターン45bがメモリー集積回路チップ4
1dのデータ信号線となる。このことは、前記メモリー
集積回路チップ41 (41a、41b。
プイネーブル線45′が動作するときには、前記導体パ
ターン45aがメモリー集積回路チップ41aのデータ
信号線となり、導体パターン45bがメモリー集積回路
チップ41bのデータ信号線となる。逆にチップイネー
ブル線45′が動作するときには、前記導体パターン4
5aがメモリー集積回路チップ41cのデータ信号線と
なり、導体パターン45bがメモリー集積回路チップ4
1dのデータ信号線となる。このことは、前記メモリー
集積回路チップ41 (41a、41b。
41b、41d)として、たとえばデータ線8本で記憶
容量1メガビツトのものをそれぞれ実装したとしても、
メモリー集積回路チップ41aおよび41bの組合せ、
またはメモリー集積回路チップ41cおよび41dの組
合せでデータバスが16本で記憶容量2メガビツトのメ
モリー集積回路チップと同様の機能を果すことになる。
容量1メガビツトのものをそれぞれ実装したとしても、
メモリー集積回路チップ41aおよび41bの組合せ、
またはメモリー集積回路チップ41cおよび41dの組
合せでデータバスが16本で記憶容量2メガビツトのメ
モリー集積回路チップと同様の機能を果すことになる。
さらに、第7図(a)、(b)は他の実施例を示したも
ので、この実施例で用いたメモリー集積回路チップ71
は、基本的には前記実施例′の第4図で図示したメモリ
ー集積回路チップの構成と同様である。すなわち、能動
領域を含む部分に対向する辺側まで平行して実質的に延
設させた状態に各ボンディング用導体パターン75のう
ち幾つかのボンディング用導体パターン、たとえばボン
ディング用導体パターン75dは近接するボンディング
用導体パターン75bおよび75cを飛び越えてボンデ
ィング用導体パターン75aと絶縁層を介して交叉した
形にしである。
ので、この実施例で用いたメモリー集積回路チップ71
は、基本的には前記実施例′の第4図で図示したメモリ
ー集積回路チップの構成と同様である。すなわち、能動
領域を含む部分に対向する辺側まで平行して実質的に延
設させた状態に各ボンディング用導体パターン75のう
ち幾つかのボンディング用導体パターン、たとえばボン
ディング用導体パターン75dは近接するボンディング
用導体パターン75bおよび75cを飛び越えてボンデ
ィング用導体パターン75aと絶縁層を介して交叉した
形にしである。
しかして、上記構成のメモリー集積回路チップ71は、
前記実施例の場合と同様に複数個、回路基板73に実装
され、第7図(a)に平面的に示すようなメモリー半導
体装置に構成される。
前記実施例の場合と同様に複数個、回路基板73に実装
され、第7図(a)に平面的に示すようなメモリー半導
体装置に構成される。
このメモシー半導体装置の場合、チップイネーブル線(
メモリー集積回路チップセレクト線)75′は、メモリ
ー集積回路チップ71a、71b、71cおよび71d
に接続される。また、導体パターン75dはメモリー集
積回路チップ71aのデータ信号線に接続し、その他の
メモリー集積回路チップ71b、71cおよび71dで
はバイパスされる。一方、導体パターン75cはメモリ
ー集積回路チップ71bのデータ信号線に接続し、メモ
リー集積回路チップ71 a s 71 cおよび71
dではバイパスされる。かくして、前記構成のメモリー
集積回路装置は、第7図(b)に示すような等価回路を
成すことになる。
メモリー集積回路チップセレクト線)75′は、メモリ
ー集積回路チップ71a、71b、71cおよび71d
に接続される。また、導体パターン75dはメモリー集
積回路チップ71aのデータ信号線に接続し、その他の
メモリー集積回路チップ71b、71cおよび71dで
はバイパスされる。一方、導体パターン75cはメモリ
ー集積回路チップ71bのデータ信号線に接続し、メモ
リー集積回路チップ71 a s 71 cおよび71
dではバイパスされる。かくして、前記構成のメモリー
集積回路装置は、第7図(b)に示すような等価回路を
成すことになる。
一般にメモリー集積回路チップのデータ線が1本、4本
または8本であること、またコンビエータセットのデー
タバスが通常8本、16本または32本であることを考
慮すると、前記第7図(a)。
または8本であること、またコンビエータセットのデー
タバスが通常8本、16本または32本であることを考
慮すると、前記第7図(a)。
(b)に図示した構成とすることにより、たとえば1ビ
ツトデータのメモリー集積回路チップを実装して、4ビ
ツトバスのメモリー集積回路装置の機能を持たせ得るこ
とになる。
ツトデータのメモリー集積回路チップを実装して、4ビ
ツトバスのメモリー集積回路装置の機能を持たせ得るこ
とになる。
なお、上記では本発明に係る半導体装置においては、支
持基板として回路基板を用い、搭載・実装した複数個の
互いに隣接したメモリー集積回路チップ上の、互いに対
応・近接する電極パッド間を直接配線する手段として、
ボンディングワイヤーを例示したが、たとえばT A
B (Tape AutoIlated Bondln
g)方式によってもよい。すなわち、テ−ブ面に設けら
れた所要の各リードパターンに離隔して2個のバンプを
形設したものを用意する。
持基板として回路基板を用い、搭載・実装した複数個の
互いに隣接したメモリー集積回路チップ上の、互いに対
応・近接する電極パッド間を直接配線する手段として、
ボンディングワイヤーを例示したが、たとえばT A
B (Tape AutoIlated Bondln
g)方式によってもよい。すなわち、テ−ブ面に設けら
れた所要の各リードパターンに離隔して2個のバンプを
形設したものを用意する。
しかして、一方の(第1の)バンプをメモリー集積回路
チップ上の各ボンディング用導体パターンの一端側に接
続し、他方の(第2の)バンプを前記メモリー集積回路
チップに互いに隣接して配設された他のメモリー集積回
路チップ上の互いに対応・近接する各ボンディング用導
体パターンの一端側に接続する構成としてもよい。この
構成においては、互いに隣接するメモリー集積回路チッ
プ間の配線に関与した、前記2個のバンプ間領域以外の
支持体およびリードパターン部分は切除されるが、前記
第1のバンプをメモリー集積回路チップ上の各ボンディ
ング用導体パターンの一端側に接続した段階でバーンイ
ン検査などを行い得るという利点もある。
チップ上の各ボンディング用導体パターンの一端側に接
続し、他方の(第2の)バンプを前記メモリー集積回路
チップに互いに隣接して配設された他のメモリー集積回
路チップ上の互いに対応・近接する各ボンディング用導
体パターンの一端側に接続する構成としてもよい。この
構成においては、互いに隣接するメモリー集積回路チッ
プ間の配線に関与した、前記2個のバンプ間領域以外の
支持体およびリードパターン部分は切除されるが、前記
第1のバンプをメモリー集積回路チップ上の各ボンディ
ング用導体パターンの一端側に接続した段階でバーンイ
ン検査などを行い得るという利点もある。
さらに、上記では本発明に係る半導体装置として、メモ
リー集積回路装置を例示して説明したが、その他アレイ
プロセッサーなどの構成にも適用し得る。
リー集積回路装置を例示して説明したが、その他アレイ
プロセッサーなどの構成にも適用し得る。
[発明の効果]
上記したようら本発明によれば、半導体集積回路チップ
、たとえばメモリー集積回路チップ間を、それらメモリ
ー集積回路チップ上面の能動領域を含む部分に互いに対
向する辺側まで延設したボンディング用電極(ボンディ
ング用導体パターン)間のワイヤボンディングによって
接続した構成を採る。つまり、隣接するメモリー集積回
路チップ間の接続用2ndポンデイングパツド用導体パ
ターンおよびメモリー集積回路チップ間配線用導体パタ
ーンを回路基板面に設ける必要がなくなる。
、たとえばメモリー集積回路チップ間を、それらメモリ
ー集積回路チップ上面の能動領域を含む部分に互いに対
向する辺側まで延設したボンディング用電極(ボンディ
ング用導体パターン)間のワイヤボンディングによって
接続した構成を採る。つまり、隣接するメモリー集積回
路チップ間の接続用2ndポンデイングパツド用導体パ
ターンおよびメモリー集積回路チップ間配線用導体パタ
ーンを回路基板面に設ける必要がなくなる。
したがって、各メモリー集積回路チップ周囲の導体パタ
ーンが占有する面積が大幅に削減でので、実装密度の高
い半導体装置を実現できる。換言すると小形化、軽量化
などの図られた半導体メモリー装置などの提供が可能に
なる。
ーンが占有する面積が大幅に削減でので、実装密度の高
い半導体装置を実現できる。換言すると小形化、軽量化
などの図られた半導体メモリー装置などの提供が可能に
なる。
第1図は本発明に係る半導体装置の一構成例を示す平面
図、第2図は第1図のA−A線に沿った断面図、第3図
(a)〜(d)は本発明に係る半導体装置の構成に用い
るメモリー集積回路チップの製造例を模式的に示す説明
図、第4図(a)および(b)は本発明に係る半導体装
置の他の構成例を示すもので第4図(a)は実装に用い
たメモリー集積回路チップの平面図、第4図 (b)は
半導体装置の平面図、第5図は第11(b)に図示した
半導体装置の等価回路図、第6図は第4図(a)図示し
たメモリー集積回路チップの配線パターンを示めす平面
図、第7図 (a)および (b)は本発明に係る半導
体装置のさらに他の構成例を示すもので第7図(a)は
半導体装置の平面図、第7図(b)は第7図(a)に図
示した半導体装置の等価回路図、第8図および第9図は
従来のメモリー装置の要部構成を示す平面図である。 1・・・・・・・・・半導体メモリー装置2・・・・・
・・・・2ndボンデイング用パツド3.43.73・
・・・・・回路基板 4.31.41.61.71・・・・・・メモリー集積
回路チップ 5.36.45 (45a、45b)、75(75a
〜75d)・・・・・・ボンデイ ング用導体バタ ン 45′ 45′ 75′ ・・・・・・チップセレクト線
図、第2図は第1図のA−A線に沿った断面図、第3図
(a)〜(d)は本発明に係る半導体装置の構成に用い
るメモリー集積回路チップの製造例を模式的に示す説明
図、第4図(a)および(b)は本発明に係る半導体装
置の他の構成例を示すもので第4図(a)は実装に用い
たメモリー集積回路チップの平面図、第4図 (b)は
半導体装置の平面図、第5図は第11(b)に図示した
半導体装置の等価回路図、第6図は第4図(a)図示し
たメモリー集積回路チップの配線パターンを示めす平面
図、第7図 (a)および (b)は本発明に係る半導
体装置のさらに他の構成例を示すもので第7図(a)は
半導体装置の平面図、第7図(b)は第7図(a)に図
示した半導体装置の等価回路図、第8図および第9図は
従来のメモリー装置の要部構成を示す平面図である。 1・・・・・・・・・半導体メモリー装置2・・・・・
・・・・2ndボンデイング用パツド3.43.73・
・・・・・回路基板 4.31.41.61.71・・・・・・メモリー集積
回路チップ 5.36.45 (45a、45b)、75(75a
〜75d)・・・・・・ボンデイ ング用導体バタ ン 45′ 45′ 75′ ・・・・・・チップセレクト線
Claims (3)
- (1)複数個の半導体集積回路チップを支持基体上に配
置し、前記半導体集積回路チップ間および半導体集積回
路チップと支持基体間を配線して成る半導体装置におい
て、 前記半導体集積回路チップは同一信号線からの情報に対
応する電極パッドを少くとも2つ有しかつ、互いに隣接
する半導体集積回路チップ上の対応・近接する電極パッ
ド間を直接配線する手段を設けたことを特徴とする半導
体装置。 - (2)半導体集積回路チップ上面の能動領域を含む部分
に、前記半導体集積回路チップのボンディング用電極を
配置したことを特徴とする請求項1記載の半導体装置。 - (3)複数個の半導体集積回路チップを支持基体上に配
置し、前記半導体集積回路チップ間および半導体集積回
路チップと支持基体間を配線して成る半導体装置におい
て、 前記半導体集積回路チップは能動領域を含む部分に対向
する辺側まで実質的に延設させた状態に各ボンディング
用電極が平行的に設けられかつ、そのうちの少くとも1
本は他のボンディング用電極と交叉して形成されており
、隣接する半導体集積回路チップ上の互いに対応・近接
するボンディング用電極間を直接配線する手段を設けた
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP19900305198 EP0398628A3 (en) | 1989-05-15 | 1990-05-15 | Semiconductor memory device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11871389 | 1989-05-15 | ||
JP1-118713 | 1989-05-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0380548A true JPH0380548A (ja) | 1991-04-05 |
Family
ID=14743263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2058862A Pending JPH0380548A (ja) | 1989-05-15 | 1990-03-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0380548A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235431A (ja) * | 2007-03-19 | 2008-10-02 | Nec Electronics Corp | 半導体装置 |
CN102254839A (zh) * | 2010-05-21 | 2011-11-23 | 刘圣平 | 一种集成电路芯外简易集成方法及新框架 |
-
1990
- 1990-03-09 JP JP2058862A patent/JPH0380548A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235431A (ja) * | 2007-03-19 | 2008-10-02 | Nec Electronics Corp | 半導体装置 |
CN102254839A (zh) * | 2010-05-21 | 2011-11-23 | 刘圣平 | 一种集成电路芯外简易集成方法及新框架 |
CN102254839B (zh) * | 2010-05-21 | 2015-09-02 | 刘圣平 | 一种集成电路芯外简易集成方法及框架 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
JP3011510B2 (ja) | 相互連結回路基板を有する半導体装置およびその製造方法 | |
US7148578B2 (en) | Semiconductor multi-chip package | |
US5648679A (en) | Tape ball lead integrated circuit package | |
US20030201545A1 (en) | Multiple chips bonded to packaging structure with low noise and multiple selectable functions | |
US6611434B1 (en) | Stacked multi-chip package structure with on-chip integration of passive component | |
JP2003110084A (ja) | 半導体装置 | |
KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
KR20030055832A (ko) | 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임 | |
US5569955A (en) | High density integrated circuit assembly combining leadframe leads with conductive traces | |
US6340839B1 (en) | Hybrid integrated circuit | |
JPH08167691A (ja) | 半導体装置 | |
JP2001156251A (ja) | 半導体装置 | |
JPH0462866A (ja) | 表面実装部品の実装方法 | |
JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
EP0398628A2 (en) | Semiconductor memory device | |
JPH0380548A (ja) | 半導体装置 | |
JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
JP3625714B2 (ja) | 半導体装置 | |
JPH04284663A (ja) | 半導体装置 | |
US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
JPH09293824A (ja) | マルチチップモジュール | |
JPH06350025A (ja) | 半導体装置 |