JPH0379083A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0379083A JPH0379083A JP21485489A JP21485489A JPH0379083A JP H0379083 A JPH0379083 A JP H0379083A JP 21485489 A JP21485489 A JP 21485489A JP 21485489 A JP21485489 A JP 21485489A JP H0379083 A JPH0379083 A JP H0379083A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon
- resist pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 11
- 230000006866 deterioration Effects 0.000 abstract description 10
- 238000011109 contamination Methods 0.000 abstract description 7
- 230000003078 antioxidant effect Effects 0.000 abstract 2
- 230000002269 spontaneous effect Effects 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052814 silicon oxide Inorganic materials 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 230000007423 decrease Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000011149 sulphuric acid Nutrition 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体装置の製造方法に関する。
（従来の技術）
電気的にデータを消去できるＥ２ＦＲＯＭ（Ｅｌｅｃｔ
ｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａ
ｍｍａｂｌｅ Ｒｅａｄ ０ｎ−１ｙ Ｍｅｍｏｒ
ｙ）は浮遊ゲートと、ドレイン（又はソース）の間に設
けられる絶縁膜の一部に薄い絶縁膜部分を設けている。
ｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａ
ｍｍａｂｌｅ Ｒｅａｄ ０ｎ−１ｙ Ｍｅｍｏｒ
ｙ）は浮遊ゲートと、ドレイン（又はソース）の間に設
けられる絶縁膜の一部に薄い絶縁膜部分を設けている。
そして薄い絶縁膜（以下：トンネル酸化膜と称す一部じ
て電子をトンネリングさせ浮遊ゲートに電子を出し入れ
してデータを記憶させている。
て電子をトンネリングさせ浮遊ゲートに電子を出し入れ
してデータを記憶させている。
以下、従来例におけるトンネル酸化膜の製造方法を第３
図（ａ）乃至第３図（ｅ）を用いて説明する。
図（ａ）乃至第３図（ｅ）を用いて説明する。
まず、例えばシリコン基板（２０１）上に絶縁膜である
シリコン酸化膜（２０２）をＨＣｌ２を含んだ酸素雰囲
気中で形成する。つづいて、シリコン酸化膜（２０２）
上にフォトレジスト（２０４）を塗布する（第３図（
ａ））。
シリコン酸化膜（２０２）をＨＣｌ２を含んだ酸素雰囲
気中で形成する。つづいて、シリコン酸化膜（２０２）
上にフォトレジスト（２０４）を塗布する（第３図（
ａ））。
このフォトレジスト（２０４）上にマスクを設け、フォ
トレジスト（２０４）を塗布したシリコン基板（２０１
）上に露光装置によりマスクを通じて光を照射しマスク
パターンを焼きつける。そして、例えばポジ形のフォト
レジスト（２０４）であれば現像処理により露光部分の
フォトレジスト（２０４）が溶解され、レジスト・パタ
ーンが形成される。このレジスト・パターンをマスクに
してシリコン酸化膜（２０２）をＮＨ，＋Ｆ溶液を用い
てエツチングし除去する（第３図（ｂ））。
トレジスト（２０４）を塗布したシリコン基板（２０１
）上に露光装置によりマスクを通じて光を照射しマスク
パターンを焼きつける。そして、例えばポジ形のフォト
レジスト（２０４）であれば現像処理により露光部分の
フォトレジスト（２０４）が溶解され、レジスト・パタ
ーンが形成される。このレジスト・パターンをマスクに
してシリコン酸化膜（２０２）をＮＨ，＋Ｆ溶液を用い
てエツチングし除去する（第３図（ｂ））。
つづいて不要となったレジスト・パターンをＨ２ＳＯ４
とＨ２０２から成る溶液を用いて除去する。このとき、
このレジスト・パターンを除去することにより、露光さ
れたシリコン基板（２０１）表面には約１μ核の大きさ
の微小な異物が多数形成される。
とＨ２０２から成る溶液を用いて除去する。このとき、
このレジスト・パターンを除去することにより、露光さ
れたシリコン基板（２０１）表面には約１μ核の大きさ
の微小な異物が多数形成される。
次にシリコン基板（２０１）表面に形成された自然酸化
膜を希ＨＦ溶液を用いて薄く除去することにより表面に
形成された異物を除去する。このとき、希ＩＰ処理によ
りシリコン酸化膜（２０２）の表面に微小な穴（以下：
ウィーク・スポットと称す）が発生する（第３図（Ｃ）
）。
膜を希ＨＦ溶液を用いて薄く除去することにより表面に
形成された異物を除去する。このとき、希ＩＰ処理によ
りシリコン酸化膜（２０２）の表面に微小な穴（以下：
ウィーク・スポットと称す）が発生する（第３図（Ｃ）
）。
シリコン酸化膜（２０２）の開口部（２０７）にトンネ
ル酸化膜（２０５）を、ＨＣｌを含んだ酸素雰囲気中で
形成する。通常、トンネル酸化膜（２０５）には１００
人程成膜膜厚を設けている（第３図（ｄ））。
ル酸化膜（２０５）を、ＨＣｌを含んだ酸素雰囲気中で
形成する。通常、トンネル酸化膜（２０５）には１００
人程成膜膜厚を設けている（第３図（ｄ））。
次いで、シリコン酸化膜（２０２）上、及び開口部（２
０７）上全面にゲート電極として多結晶シリコン膜（２
０６）をＣＶＤ法により堆積する。多結晶シリコン膜（
２０Ｂ）にはＰＯＣＪ！ａ雰囲気中でリン拡散を行ない
不純物が添加される（第３図（ｅ））。
０７）上全面にゲート電極として多結晶シリコン膜（２
０６）をＣＶＤ法により堆積する。多結晶シリコン膜（
２０Ｂ）にはＰＯＣＪ！ａ雰囲気中でリン拡散を行ない
不純物が添加される（第３図（ｅ））。
上記の製造方法によれば、不要となったレジスト・パタ
ーンを除去するときにはシリコン酸化膜（２０２）の開
口部（２０７）にシリコン基板（２０１）表面が露出し
ている。このため、レジスト・パターンをＨ２ＳＯ４と
Ｈ２Ｏ２から成る溶液を用いて除去するとシリコン基板
（２０１）表面に微小な異物が付着し、シリコン基板（
２０１）が汚染されてしまう。異物が形成されたままで
シリコン基板（２０１）上にトンネル酸化膜（２０５）
を形成すると、トンネル酸化膜（２０５）の信頼性を評
価する定電流Ｔ Ｄ Ｄ Ｂ （ＴｉＩＩｅ Ｄｅｐｅ
ｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗ
ｎ）試験（トンネル酸化膜に一定電流を流し絶縁破壊に
至るまでの時間を評価する）の結果が悪くなり信頼性の
低下という問題を生じてしまう。
ーンを除去するときにはシリコン酸化膜（２０２）の開
口部（２０７）にシリコン基板（２０１）表面が露出し
ている。このため、レジスト・パターンをＨ２ＳＯ４と
Ｈ２Ｏ２から成る溶液を用いて除去するとシリコン基板
（２０１）表面に微小な異物が付着し、シリコン基板（
２０１）が汚染されてしまう。異物が形成されたままで
シリコン基板（２０１）上にトンネル酸化膜（２０５）
を形成すると、トンネル酸化膜（２０５）の信頼性を評
価する定電流Ｔ Ｄ Ｄ Ｂ （ＴｉＩＩｅ Ｄｅｐｅ
ｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗ
ｎ）試験（トンネル酸化膜に一定電流を流し絶縁破壊に
至るまでの時間を評価する）の結果が悪くなり信頼性の
低下という問題を生じてしまう。
又、この問題を解決するためにトンネル酸化膜（２０５
）を形成する前工程において希ＨＦ溶液を用いてシリコ
ン基板（２０１）表面の異物を取りのぞく方法がある。
）を形成する前工程において希ＨＦ溶液を用いてシリコ
ン基板（２０１）表面の異物を取りのぞく方法がある。
しかしながら、シリコン酸化膜（２０２）表面が露出さ
れている状態で希Ｈ，Ｆ処理を行なっているため、シリ
コン酸化膜（２０２）に膜質の悪い部分があると、その
部分にウィーク・スポットが発生してしまい、さらに膜
質が劣化しシリコン酸化膜（２０２）の破壊電圧が低下
するという問題を生じてしまう。
れている状態で希Ｈ，Ｆ処理を行なっているため、シリ
コン酸化膜（２０２）に膜質の悪い部分があると、その
部分にウィーク・スポットが発生してしまい、さらに膜
質が劣化しシリコン酸化膜（２０２）の破壊電圧が低下
するという問題を生じてしまう。
トンネル酸化膜（２０５）の定電流ＴＤＤＢ試験の結果
の低下、及びシリコン酸化膜（２０２）の破壊電圧の低
下は、Ｅ ２ＦＲＯＭの信頼性試験であるＥｎｄｕｒａ
ｎｃｅ試験（書き込み動作と消去動作を繰り返す）の不
良原因であると考えられている。このため、Ｅ２ＦＲＯ
Ｍの不良が増加し信頼性が低下するという問題を生じて
しまう。
の低下、及びシリコン酸化膜（２０２）の破壊電圧の低
下は、Ｅ ２ＦＲＯＭの信頼性試験であるＥｎｄｕｒａ
ｎｃｅ試験（書き込み動作と消去動作を繰り返す）の不
良原因であると考えられている。このため、Ｅ２ＦＲＯ
Ｍの不良が増加し信頼性が低下するという問題を生じて
しまう。
（発明が解決しようとする課題）
以上詳述したように従来においては不要となったレジス
ト−パターンを除去するときに、酸化膜の開口部の半導
体基板表面が汚染されていた。
ト−パターンを除去するときに、酸化膜の開口部の半導
体基板表面が汚染されていた。
このため、この半導体基板表面の自然酸化膜を除去し汚
染を防いでいるが、半導体基板表面の自然酸化膜を除去
するときに酸化膜表面の膜質が劣化してしまうという問
題があった。
染を防いでいるが、半導体基板表面の自然酸化膜を除去
するときに酸化膜表面の膜質が劣化してしまうという問
題があった。
本発明においては耐酸化性膜を酸化膜上に設けることに
より、レジスト−パターンの除去による半導体基板表面
の汚染、及び酸化膜表面の膜質の劣化を防ぐことを目的
とする。
より、レジスト−パターンの除去による半導体基板表面
の汚染、及び酸化膜表面の膜質の劣化を防ぐことを目的
とする。
［発明の構成コ
（課題を解決するための手段）
第１の発明によれば半導体基板上に酸化膜を形成する工
程と、 前記酸化膜上に耐酸化性膜を形成する工程と、前記耐酸
化性膜上にレジスト・パターンを形成し、このレジスト
Ｃパターンをマスクにして前記耐酸化性膜を除去する工
程と、 前記レジスト・パターンを除去し前記耐酸化性膜をマス
クにして前記酸化膜を除去する工程と、前記酸化膜の除
去により開口された前記半導体基板表面の自然酸化膜を
除去する工程と、開口された前記半導体基板上にトンネ
ル酸化膜を形成する工程とを具備したことを特徴とする
半導体装置の製造方法を提供する。
程と、 前記酸化膜上に耐酸化性膜を形成する工程と、前記耐酸
化性膜上にレジスト・パターンを形成し、このレジスト
Ｃパターンをマスクにして前記耐酸化性膜を除去する工
程と、 前記レジスト・パターンを除去し前記耐酸化性膜をマス
クにして前記酸化膜を除去する工程と、前記酸化膜の除
去により開口された前記半導体基板表面の自然酸化膜を
除去する工程と、開口された前記半導体基板上にトンネ
ル酸化膜を形成する工程とを具備したことを特徴とする
半導体装置の製造方法を提供する。
第２の発明においては半導体基板上に酸化膜を形成する
工程と、 前記酸化膜上に耐酸化性膜を形成する工程と、前記耐酸
化性膜上にレジスト・パターンを形成し、このレジスト
幸パターンをマスクにして前記耐酸化性膜、及び酸化膜
を除去する工程と、前記レジスト・パターンを除去し前
記酸化膜の開口部の前記半導体基板表面の自然酸化膜を
除去する工程と、 開口された前記半導体基板上にトンネル酸化膜を形成す
る工程とを具備したことを特徴とする半導体装置の製造
方法を提供する。
工程と、 前記酸化膜上に耐酸化性膜を形成する工程と、前記耐酸
化性膜上にレジスト・パターンを形成し、このレジスト
幸パターンをマスクにして前記耐酸化性膜、及び酸化膜
を除去する工程と、前記レジスト・パターンを除去し前
記酸化膜の開口部の前記半導体基板表面の自然酸化膜を
除去する工程と、 開口された前記半導体基板上にトンネル酸化膜を形成す
る工程とを具備したことを特徴とする半導体装置の製造
方法を提供する。
（作用）
上記構成によれば酸化膜上に耐酸化性膜を設け、この膜
上にレジスト・パターンが形成されている。このため、
第１の発明においてはレジスト・パターンをマスクにし
て耐酸化性膜を除去し、次に不要となったレジスト・パ
ターンを除去している。この後、耐酸化性膜をマスクに
して酸化膜を除去し、次に耐酸化性膜を残したまま、酸
化膜の開口部の半導体基板表面の自然酸化膜を除去して
いる。従って、レジストＣパターンを除去するときに酸
化膜が開口されないため、半導体基板表面の汚染を防ぐ
ことができる。また、半導体基板表面の自然酸化膜を除
去するときに酸化膜表面に耐酸化性膜があるため、酸化
膜表面の膜質の劣化を防ぐことができる。
上にレジスト・パターンが形成されている。このため、
第１の発明においてはレジスト・パターンをマスクにし
て耐酸化性膜を除去し、次に不要となったレジスト・パ
ターンを除去している。この後、耐酸化性膜をマスクに
して酸化膜を除去し、次に耐酸化性膜を残したまま、酸
化膜の開口部の半導体基板表面の自然酸化膜を除去して
いる。従って、レジストＣパターンを除去するときに酸
化膜が開口されないため、半導体基板表面の汚染を防ぐ
ことができる。また、半導体基板表面の自然酸化膜を除
去するときに酸化膜表面に耐酸化性膜があるため、酸化
膜表面の膜質の劣化を防ぐことができる。
第２の発明においては、レジスト・パターンをマスクに
して耐酸化性膜、及び酸化膜を除去し、次に不要となっ
たレジスト・パターンを除去している。このときに半導
体基板表面が汚染されるがこの後、耐酸化性膜を残した
まま、酸化膜の開口部の半導体基板表面の自然酸化膜を
除去している。
して耐酸化性膜、及び酸化膜を除去し、次に不要となっ
たレジスト・パターンを除去している。このときに半導
体基板表面が汚染されるがこの後、耐酸化性膜を残した
まま、酸化膜の開口部の半導体基板表面の自然酸化膜を
除去している。
従って、半導体基板表面の汚染を除去することができ、
また半導体基板表面の自然酸化膜を除去するときに酸化
膜表面に耐酸化性膜があるため酸化膜表面の膜質の劣化
を防ぐことができる。
また半導体基板表面の自然酸化膜を除去するときに酸化
膜表面に耐酸化性膜があるため酸化膜表面の膜質の劣化
を防ぐことができる。
（実施例）
以下、本発明の一実施例におけるトンネル酸化膜の製造
方法を第１図（ａ）乃至第１図（１’）を用いて説明す
る。
方法を第１図（ａ）乃至第１図（１’）を用いて説明す
る。
まず、例えばシリコン基板（１０１）上に絶縁膜である
シリコン酸化膜（１０２）をＨＣＪを含んだ酸素雰囲気
中で４３０人の膜厚に形成する。次に、シリコン酸化１
１ （１Ｇ２）上にシリコン窒化膜（１０３）をＣＶＤ
法により６０人の膜厚に形成する。つづいて、シリコン
窒化膜（１０３）上に例えばポジ形のフォトレジスト（
１０４）を塗布する（第１図（ａ））。
シリコン酸化膜（１０２）をＨＣＪを含んだ酸素雰囲気
中で４３０人の膜厚に形成する。次に、シリコン酸化１
１ （１Ｇ２）上にシリコン窒化膜（１０３）をＣＶＤ
法により６０人の膜厚に形成する。つづいて、シリコン
窒化膜（１０３）上に例えばポジ形のフォトレジスト（
１０４）を塗布する（第１図（ａ））。
このフォトレジスト（１０４）上にマスクを設け、フォ
トレジスト（１０４）を塗布したシリコン基板（１０１
）上に露光装置によりマスクを通じて光を照理を行なう
二とにより露光部分のフォトレジスト（１０４）が溶解
されレジストＣパターンが形成される。このレジストＣ
パターンをマスクにしてシリコン窒化膜（ｔＯａ）を例
えば温度１６０℃としてＨ３ＰＯ４溶液を用いてエツチ
ングし除去する（第１図（ｂ））。
トレジスト（１０４）を塗布したシリコン基板（１０１
）上に露光装置によりマスクを通じて光を照理を行なう
二とにより露光部分のフォトレジスト（１０４）が溶解
されレジストＣパターンが形成される。このレジストＣ
パターンをマスクにしてシリコン窒化膜（ｔＯａ）を例
えば温度１６０℃としてＨ３ＰＯ４溶液を用いてエツチ
ングし除去する（第１図（ｂ））。
つづいて、不要となったレジスト・パターンをＨ２ＳＯ
４とＨ２Ｏ２から成る溶液を用いて除去する（第１図（
Ｃ））。
４とＨ２Ｏ２から成る溶液を用いて除去する（第１図（
Ｃ））。
次にシリコン窒化膜（ｉｏｓ）をマスクにしてシリコン
酸化膜（１０２）をＮＨａＦ溶液を用いてエツチングし
除去する。つづいて、シリコン基板（１０１）表面に形
成された自然酸化膜を希ＨＦ溶液を用いて薄く除去する
（第１図（ｄ））。
酸化膜（１０２）をＮＨａＦ溶液を用いてエツチングし
除去する。つづいて、シリコン基板（１０１）表面に形
成された自然酸化膜を希ＨＦ溶液を用いて薄く除去する
（第１図（ｄ））。
シリコン酸化膜（１０２）の開口部（１０７）にトンネ
ル酸化膜（１０５）を、ＨＣＪを含んだ酸素雰囲気中で
９０人の膜厚に形成する（第１図（ｅ） ） 。
ル酸化膜（１０５）を、ＨＣＪを含んだ酸素雰囲気中で
９０人の膜厚に形成する（第１図（ｅ） ） 。
次いで、シリコン酸化膜（１０２）上、及び開口部（１
０７）上全面にゲート電極として多結晶シリコン膜（１
０８）をＣＶＤ法により４０００人の膜厚に堆積する。
０７）上全面にゲート電極として多結晶シリコン膜（１
０８）をＣＶＤ法により４０００人の膜厚に堆積する。
多結晶シリコン膜（１０［ｉ）には−ＰＯＣＩｓ雰囲気
中でリン拡散を行なうことにより不純物が添加される（
第１図（ｒ））。
中でリン拡散を行なうことにより不純物が添加される（
第１図（ｒ））。
上記の製造方法によればシリコン酸化膜（１０２）上に
シリコン窒化膜（１０３）が形成され、この膜上にレジ
スト骨パターンが形成されている。このため、レジスト
・パターンをマスクにしてシリコン窒化膜（１０３）を
除去し、次に不要となったレジスト・パターンを除去し
ている。そして、この後、シリコン窒化膜（１０３）を
マスクにしてシリコン酸化膜（１０２）を除去し、シリ
コン窒化膜（１０３）を残したままシリコン酸化膜（１
０２）の開口部（１０７）のシリコン基板（１０１）表
面の自然酸化膜を除去している。
シリコン窒化膜（１０３）が形成され、この膜上にレジ
スト骨パターンが形成されている。このため、レジスト
・パターンをマスクにしてシリコン窒化膜（１０３）を
除去し、次に不要となったレジスト・パターンを除去し
ている。そして、この後、シリコン窒化膜（１０３）を
マスクにしてシリコン酸化膜（１０２）を除去し、シリ
コン窒化膜（１０３）を残したままシリコン酸化膜（１
０２）の開口部（１０７）のシリコン基板（１０１）表
面の自然酸化膜を除去している。
従って、不要となったレジスト・パターンを除去すると
きはシリコン酸化膜（１０２）が開口されておらず、シ
リコン基板（１０１）表面が露出していないため、シリ
コン基板（１０１）表面に微小な異物が験の結果を向上
させることができ信頼性の低下を防ぐことができる。
きはシリコン酸化膜（１０２）が開口されておらず、シ
リコン基板（１０１）表面が露出していないため、シリ
コン基板（１０１）表面に微小な異物が験の結果を向上
させることができ信頼性の低下を防ぐことができる。
又、トンネル酸化膜（１０５）を形成する前工程で希Ｈ
Ｆ溶液処理を行なうときはシリコン酸化膜（１０２）上
にシリコン窒化膜（１０３）が設けられているため、シ
リコン酸化膜（１０２）にウィーク・スポットが発生す
ることを減少させ、膜質の劣化を防ぎシリコン酸化膜（
１０２）の破壊電圧の低下を防ぐことができる。
Ｆ溶液処理を行なうときはシリコン酸化膜（１０２）上
にシリコン窒化膜（１０３）が設けられているため、シ
リコン酸化膜（１０２）にウィーク・スポットが発生す
ることを減少させ、膜質の劣化を防ぎシリコン酸化膜（
１０２）の破壊電圧の低下を防ぐことができる。
本実施例によればトンネル酸化膜（１０５）の定電流Ｔ
ＤＤＢ試験の結果の低下、及びシリコン酸化膜（１０２
）の破壊電圧の低下を防ぐことができるため、Ｅ２ＦＲ
ＯＭの不良の増加を押え信頼性の低下を防ぐことができ
る。
ＤＤＢ試験の結果の低下、及びシリコン酸化膜（１０２
）の破壊電圧の低下を防ぐことができるため、Ｅ２ＦＲ
ＯＭの不良の増加を押え信頼性の低下を防ぐことができ
る。
尚、希ＨＦ溶液処理を行なうときには、シリコン酸化膜
（１０２）の開口部壁面がシリコン窒化膜（１０３）に
より覆われていないが特に、問題とならない。
（１０２）の開口部壁面がシリコン窒化膜（１０３）に
より覆われていないが特に、問題とならない。
次に第２の発明による実施例におけるトンネル酸化膜の
製造方法を第２図（ａ）乃至第２図（Ｃ）を用いて説明
する。
製造方法を第２図（ａ）乃至第２図（Ｃ）を用いて説明
する。
まず、例えばシリコン基板（１０１）上に絶縁膜である
シリコン酸化膜（１０２）をＨＣＪを含んだ酸素雰囲気
中で４３０人の膜厚に形成する。次にシリコン酸化膜（
１０２）上にシリコン窒化膜（１０３）をＣＶＤ法によ
り６０人の膜厚に形成する。つづいて、シリコン窒化膜
（１’０３）上に例えばポジ形のフォトレジスト（１０
４）を塗布する（第２図（ａ））。
シリコン酸化膜（１０２）をＨＣＪを含んだ酸素雰囲気
中で４３０人の膜厚に形成する。次にシリコン酸化膜（
１０２）上にシリコン窒化膜（１０３）をＣＶＤ法によ
り６０人の膜厚に形成する。つづいて、シリコン窒化膜
（１’０３）上に例えばポジ形のフォトレジスト（１０
４）を塗布する（第２図（ａ））。
このフォトレジスト（１０４）上にマスクを設け、フォ
トレジスト（１０４）を塗布したシリコン基板（１０１
）上に露光装置によりマスクを通じて光を照射しマスク
パターンを焼きつける。そして、例えばポジ形のフォト
レジスト（１０４）であれば現像処理を行なうことによ
り露光部分のフォトレジスト（１０４）が溶解されレジ
ストφパターンが形成される。このレジスト・パターン
をマスクにしてシリコン窒化膜（１０３） 、及びシリ
コン酸化膜（１０２）を反応性イオンエツチングにより
エツチングし除去する（第２図（ｂ））。
トレジスト（１０４）を塗布したシリコン基板（１０１
）上に露光装置によりマスクを通じて光を照射しマスク
パターンを焼きつける。そして、例えばポジ形のフォト
レジスト（１０４）であれば現像処理を行なうことによ
り露光部分のフォトレジスト（１０４）が溶解されレジ
ストφパターンが形成される。このレジスト・パターン
をマスクにしてシリコン窒化膜（１０３） 、及びシリ
コン酸化膜（１０２）を反応性イオンエツチングにより
エツチングし除去する（第２図（ｂ））。
つづいて、不要となったレジスト・パターンをＨ２ＳＯ
ａとＨ２０２から成る溶液を用いて除去する。このとき
、このレジスト−パターンを除去することにより、露出
されたシリコン基板（１０１）表面には約１μ核の大き
さの微小な異物が多数形成される。次にシリコン基板（
１０１）表面に形成された自然酸化膜を希ＨＦ溶液を用
いて薄く除去し、表面に形成された異物を除去する（第
２図（Ｃ））。
ａとＨ２０２から成る溶液を用いて除去する。このとき
、このレジスト−パターンを除去することにより、露出
されたシリコン基板（１０１）表面には約１μ核の大き
さの微小な異物が多数形成される。次にシリコン基板（
１０１）表面に形成された自然酸化膜を希ＨＦ溶液を用
いて薄く除去し、表面に形成された異物を除去する（第
２図（Ｃ））。
これ以後の工程は第１の発明の実施例における第１図（
ｅ）乃至第１図＜ｒ＞に示した製造方法と同様の方法を
行ないトンネル酸化膜（１０５）を形成する。
ｅ）乃至第１図＜ｒ＞に示した製造方法と同様の方法を
行ないトンネル酸化膜（１０５）を形成する。
上記の製造方法によればシリコン酸化膜（１０２）上に
シリコン窒化膜（１０３）が形成され、この膜上にレジ
スト・パターンが形成されている。このため、レジスト
φパターンをマスクにしてシリコン窒化膜（１０３）
、及びシリコン酸化膜（１０２）を除去し、次に不要と
なったレジスト・パターンを除去している。このとき、
シリコン基板（１０１）表面に歳事な異物が付着するが
、シリコン酸化膜（１０２）の開口部（１０７）のシリ
コン基板（ｌｏｔ）表面の自然酸化膜を除去し、異物を
除去している。
シリコン窒化膜（１０３）が形成され、この膜上にレジ
スト・パターンが形成されている。このため、レジスト
φパターンをマスクにしてシリコン窒化膜（１０３）
、及びシリコン酸化膜（１０２）を除去し、次に不要と
なったレジスト・パターンを除去している。このとき、
シリコン基板（１０１）表面に歳事な異物が付着するが
、シリコン酸化膜（１０２）の開口部（１０７）のシリ
コン基板（ｌｏｔ）表面の自然酸化膜を除去し、異物を
除去している。
従って、レジスト・パターンを除去するときにシリコン
酸化膜（１０２）表面に異物が形成されるが、希ＨＦ溶
液処理を行なうことで異物を除去するこ上させることが
でき信頼性の低下を防ぐことができる。
酸化膜（１０２）表面に異物が形成されるが、希ＨＦ溶
液処理を行なうことで異物を除去するこ上させることが
でき信頼性の低下を防ぐことができる。
又、このとき、シリコン酸化膜（１０２）上にシリコン
窒化膜（１０３）が設けられているため、シリコン酸化
膜（１０２）にウィーク・スポットが発生することを減
少させ、膜質の劣化を防ぎシリコン酸化膜（１０２）の
破壊電圧の低下を防ぐことができる。
窒化膜（１０３）が設けられているため、シリコン酸化
膜（１０２）にウィーク・スポットが発生することを減
少させ、膜質の劣化を防ぎシリコン酸化膜（１０２）の
破壊電圧の低下を防ぐことができる。
本実施例によればトンネル酸化膜（１０２）の定電流Ｔ
ＤＤＢ試験の結果の低下、及びシリコン酸化膜（１０２
）の破壊電圧の低下を防ぐことができるため、Ｅ ２Ｆ
ＲＯＭの不良の増加を押え信頼性の低下を防ぐことがで
きる。
ＤＤＢ試験の結果の低下、及びシリコン酸化膜（１０２
）の破壊電圧の低下を防ぐことができるため、Ｅ ２Ｆ
ＲＯＭの不良の増加を押え信頼性の低下を防ぐことがで
きる。
尚、希ＨＦ溶液処理を行なうときにはシリコン酸化膜（
１０２）の開口部壁面がシリコン窒化膜（１０３）によ
り覆われていないが特に問題とならない。
１０２）の開口部壁面がシリコン窒化膜（１０３）によ
り覆われていないが特に問題とならない。
［発明の効果］
本発明によればレジスト・パターンの除去による半導体
表面の汚染、及び酸化膜表面の膜質の劣化を防ぐことが
できる。
表面の汚染、及び酸化膜表面の膜質の劣化を防ぐことが
できる。
第１図（ａ）乃至（ｒ）は第１の発明における実施例を
示す断面図、第２図（ａ）乃至（Ｃ）は第２の発明にお
ける実施例を示す断面図、第３図（ａ）乃至（ｅ）は従
来例を示す断面図である。 シリコン基板・・・１０１，２０１゜ シリコン酸化膜・・・ １０２，２０２、シリコン窒化
膜・・・ ｔＯＳ、 フォトレジスト・・・ １０４，２０４、トンネル酸化
膜・・・ １０５，２０５、多結晶シリコン膜・・・
１０８．２０６、開口部・・・１０７，２０７゜
示す断面図、第２図（ａ）乃至（Ｃ）は第２の発明にお
ける実施例を示す断面図、第３図（ａ）乃至（ｅ）は従
来例を示す断面図である。 シリコン基板・・・１０１，２０１゜ シリコン酸化膜・・・ １０２，２０２、シリコン窒化
膜・・・ ｔＯＳ、 フォトレジスト・・・ １０４，２０４、トンネル酸化
膜・・・ １０５，２０５、多結晶シリコン膜・・・
１０８．２０６、開口部・・・１０７，２０７゜
Claims (2)
- （１）半導体基板上に酸化膜を形成する工程と、前記酸
化膜上に耐酸化性膜を形成する工程と、前記耐酸化性膜
上にレジスト・パターンを形成し、このレジスト・パタ
ーンをマスクにして前記耐酸化性膜を除去する工程と、 前記レジスト・パターンを除去し前記耐酸化性膜をマス
クにして前記第１の酸化膜を除去する工程と、 前記酸化膜の開口部の前記半導体基板表面の自然酸化膜
を除去する工程と、 開口された前記半導体基板上にトンネル酸化膜を形成す
る工程とを具備したことを特徴とする半導体装置の製造
方法。 - （２）半導体基板上に酸化膜を形成する工程と、前記酸
化膜上に耐酸化性膜を形成する工程と、前記耐酸化性膜
上にレジスト・パターンを形成し、このレジスト・パタ
ーンをマスクにして前記耐酸化性膜、及び酸化膜を除去
する工程と、前記レジスト・パターンを除去し前記酸化
膜の開口部の前記半導体基板表面の自然酸化膜を除去す
る工程と、 開口された前記半導体基板上にトンネル酸化膜を形成す
る工程とを具備したことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21485489A JPH0379083A (ja) | 1989-08-23 | 1989-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21485489A JPH0379083A (ja) | 1989-08-23 | 1989-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0379083A true JPH0379083A (ja) | 1991-04-04 |
Family
ID=16662650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21485489A Pending JPH0379083A (ja) | 1989-08-23 | 1989-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0379083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024932A (ja) * | 2004-07-06 | 2006-01-26 | Samsung Electronics Co Ltd | 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5691474A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Manufacture of semiconductor memory |
| JPS61147576A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS63312683A (ja) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | 不揮発性半導体メモリ装置の製造方法 |
-
1989
- 1989-08-23 JP JP21485489A patent/JPH0379083A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5691474A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Manufacture of semiconductor memory |
| JPS61147576A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS63312683A (ja) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | 不揮発性半導体メモリ装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024932A (ja) * | 2004-07-06 | 2006-01-26 | Samsung Electronics Co Ltd | 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63116430A (ja) | マスク形成方法 | |
| JPS60147122A (ja) | 半導体装置の製造方法 | |
| JPS62271435A (ja) | レジストの剥離方法 | |
| JPS6175544A (ja) | 半導体装置の製法 | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| US7018931B2 (en) | Method of forming an isolation film in a semiconductor device | |
| JPH0379083A (ja) | 半導体装置の製造方法 | |
| JP2003068667A (ja) | 半導体装置の製造方法 | |
| KR100705231B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS58220431A (ja) | 多結晶シリコン層中の開孔の端部角度を設定する方法 | |
| JPH1064841A (ja) | 半導体装置の製造方法 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| JPH0464459B2 (ja) | ||
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| JPS59105368A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH07193204A (ja) | 半導体基板の製造方法 | |
| JPS59178732A (ja) | 半導体装置の製造方法 | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JPS61294827A (ja) | 半導体装置の製造方法 | |
| JPS58196017A (ja) | 半導体装置の製造方法 | |
| JPH02165622A (ja) | 半導体集積回路の製造方法 | |
| JP2000243825A (ja) | 半導体装置の製造方法 | |
| KR19980028149A (ko) | 쉐도우 효과 방지를 위한 반도체장치 제조방법 |