JPH0379083A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0379083A JPH0379083A JP21485489A JP21485489A JPH0379083A JP H0379083 A JPH0379083 A JP H0379083A JP 21485489 A JP21485489 A JP 21485489A JP 21485489 A JP21485489 A JP 21485489A JP H0379083 A JPH0379083 A JP H0379083A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon
- resist pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 11
- 230000006866 deterioration Effects 0.000 abstract description 10
- 238000011109 contamination Methods 0.000 abstract description 7
- 230000003078 antioxidant effect Effects 0.000 abstract 2
- 230000002269 spontaneous effect Effects 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052814 silicon oxide Inorganic materials 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 230000007423 decrease Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000011149 sulphuric acid Nutrition 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a method for manufacturing a semiconductor device.
（従来の技術）
電気的にデータを消去できるＥ２ＦＲＯＭ（Ｅｌｅｃｔ
ｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａ
ｍｍａｂｌｅ Ｒｅａｄ ０ｎ−１ｙ Ｍｅｍｏｒ
ｙ）は浮遊ゲートと、ドレイン（又はソース）の間に設
けられる絶縁膜の一部に薄い絶縁膜部分を設けている。(Prior technology) E2FROM (elect) that can electrically erase data
rically Erasable Progra
mmable Read 0n-1y Memory
In y), a thin insulating film portion is provided in a part of the insulating film provided between the floating gate and the drain (or source).
そして薄い絶縁膜（以下：トンネル酸化膜と称す一部じ
て電子をトンネリングさせ浮遊ゲートに電子を出し入れ
してデータを記憶させている。A thin insulating film (hereinafter referred to as a tunnel oxide film) partially tunnels electrons into and out of the floating gate to store data.
以下、従来例におけるトンネル酸化膜の製造方法を第３
図（ａ）乃至第３図（ｅ）を用いて説明する。Below, the third method for manufacturing a tunnel oxide film in the conventional example will be described.
This will be explained using FIG. 3(a) to FIG. 3(e).
まず、例えばシリコン基板（２０１）上に絶縁膜である
シリコン酸化膜（２０２）をＨＣｌ２を含んだ酸素雰囲
気中で形成する。つづいて、シリコン酸化膜（２０２）
上にフォトレジスト（２０４）を塗布する（第３図（
ａ））。First, a silicon oxide film (202), which is an insulating film, is formed on, for example, a silicon substrate (201) in an oxygen atmosphere containing HCl2. Next, silicon oxide film (202)
Apply photoresist (204) on top (Fig. 3 (
a)).
このフォトレジスト（２０４）上にマスクを設け、フォ
トレジスト（２０４）を塗布したシリコン基板（２０１
）上に露光装置によりマスクを通じて光を照射しマスク
パターンを焼きつける。そして、例えばポジ形のフォト
レジスト（２０４）であれば現像処理により露光部分の
フォトレジスト（２０４）が溶解され、レジスト・パタ
ーンが形成される。このレジスト・パターンをマスクに
してシリコン酸化膜（２０２）をＮＨ，＋Ｆ溶液を用い
てエツチングし除去する（第３図（ｂ））。A mask is provided on this photoresist (204), and the silicon substrate (201) coated with the photoresist (204) is
), an exposure device irradiates light through a mask to print a mask pattern. For example, if the photoresist (204) is of positive type, the exposed portion of the photoresist (204) is dissolved by development processing, and a resist pattern is formed. Using this resist pattern as a mask, the silicon oxide film (202) is etched and removed using an NH, +F solution (FIG. 3(b)).
つづいて不要となったレジスト・パターンをＨ２ＳＯ４
とＨ２０２から成る溶液を用いて除去する。このとき、
このレジスト・パターンを除去することにより、露光さ
れたシリコン基板（２０１）表面には約１μ核の大きさ
の微小な異物が多数形成される。Next, remove the unnecessary resist pattern with H2SO4
and H202. At this time,
By removing this resist pattern, a large number of minute foreign particles with a size of about 1 μ nucleus are formed on the exposed surface of the silicon substrate (201).
次にシリコン基板（２０１）表面に形成された自然酸化
膜を希ＨＦ溶液を用いて薄く除去することにより表面に
形成された異物を除去する。このとき、希ＩＰ処理によ
りシリコン酸化膜（２０２）の表面に微小な穴（以下：
ウィーク・スポットと称す）が発生する（第３図（Ｃ）
）。Next, the natural oxide film formed on the surface of the silicon substrate (201) is thinly removed using a dilute HF solution, thereby removing foreign substances formed on the surface. At this time, micro holes (hereinafter:
(referred to as weak spots) occurs (Figure 3 (C)
).
シリコン酸化膜（２０２）の開口部（２０７）にトンネ
ル酸化膜（２０５）を、ＨＣｌを含んだ酸素雰囲気中で
形成する。通常、トンネル酸化膜（２０５）には１００
人程成膜膜厚を設けている（第３図（ｄ））。A tunnel oxide film (205) is formed in the opening (207) of the silicon oxide film (202) in an oxygen atmosphere containing HCl. Usually, the tunnel oxide film (205) has a
The thickness of the film is approximately human (Fig. 3(d)).
次いで、シリコン酸化膜（２０２）上、及び開口部（２
０７）上全面にゲート電極として多結晶シリコン膜（２
０６）をＣＶＤ法により堆積する。多結晶シリコン膜（
２０Ｂ）にはＰＯＣＪ！ａ雰囲気中でリン拡散を行ない
不純物が添加される（第３図（ｅ））。Next, on the silicon oxide film (202) and the opening (2
07) Polycrystalline silicon film (2
06) is deposited by CVD method. Polycrystalline silicon film (
20B) is POCJ! Impurities are added by phosphorus diffusion in an atmosphere (Fig. 3(e)).
上記の製造方法によれば、不要となったレジスト・パタ
ーンを除去するときにはシリコン酸化膜（２０２）の開
口部（２０７）にシリコン基板（２０１）表面が露出し
ている。このため、レジスト・パターンをＨ２ＳＯ４と
Ｈ２Ｏ２から成る溶液を用いて除去するとシリコン基板
（２０１）表面に微小な異物が付着し、シリコン基板（
２０１）が汚染されてしまう。異物が形成されたままで
シリコン基板（２０１）上にトンネル酸化膜（２０５）
を形成すると、トンネル酸化膜（２０５）の信頼性を評
価する定電流Ｔ Ｄ Ｄ Ｂ （ＴｉＩＩｅ Ｄｅｐｅ
ｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗ
ｎ）試験（トンネル酸化膜に一定電流を流し絶縁破壊に
至るまでの時間を評価する）の結果が悪くなり信頼性の
低下という問題を生じてしまう。According to the above manufacturing method, the surface of the silicon substrate (201) is exposed in the opening (207) of the silicon oxide film (202) when removing the unnecessary resist pattern. For this reason, if the resist pattern is removed using a solution consisting of H2SO4 and H2O2, minute foreign matter will adhere to the surface of the silicon substrate (201).
201) will be contaminated. A tunnel oxide film (205) is formed on the silicon substrate (201) with foreign matter still formed.
, a constant current T D D B (TiIIe Depe
ndent Dielectric Breakdown
n) The test results (in which a constant current is applied to the tunnel oxide film and the time required to reach dielectric breakdown is evaluated) are poor, resulting in a problem of reduced reliability.
又、この問題を解決するためにトンネル酸化膜（２０５
）を形成する前工程において希ＨＦ溶液を用いてシリコ
ン基板（２０１）表面の異物を取りのぞく方法がある。In addition, to solve this problem, a tunnel oxide film (205
) There is a method of removing foreign matter from the surface of the silicon substrate (201) using a dilute HF solution in the pre-process of forming the silicon substrate (201).
しかしながら、シリコン酸化膜（２０２）表面が露出さ
れている状態で希Ｈ，Ｆ処理を行なっているため、シリ
コン酸化膜（２０２）に膜質の悪い部分があると、その
部分にウィーク・スポットが発生してしまい、さらに膜
質が劣化しシリコン酸化膜（２０２）の破壊電圧が低下
するという問題を生じてしまう。However, since the dilute H and F treatment is performed with the surface of the silicon oxide film (202) exposed, if there is a part of the silicon oxide film (202) with poor film quality, a weak spot will occur in that part. As a result, the film quality further deteriorates and the breakdown voltage of the silicon oxide film (202) decreases.
トンネル酸化膜（２０５）の定電流ＴＤＤＢ試験の結果
の低下、及びシリコン酸化膜（２０２）の破壊電圧の低
下は、Ｅ ２ＦＲＯＭの信頼性試験であるＥｎｄｕｒａ
ｎｃｅ試験（書き込み動作と消去動作を繰り返す）の不
良原因であると考えられている。このため、Ｅ２ＦＲＯ
Ｍの不良が増加し信頼性が低下するという問題を生じて
しまう。The decrease in the results of the constant current TDDB test of the tunnel oxide film (205) and the decrease in the breakdown voltage of the silicon oxide film (202) are confirmed by Endura, a reliability test of E2FROM.
This is thought to be the cause of failures in the nce test (in which write and erase operations are repeated). For this reason, E2FRO
A problem arises in that the number of defects in M increases and the reliability decreases.
（発明が解決しようとする課題）
以上詳述したように従来においては不要となったレジス
ト−パターンを除去するときに、酸化膜の開口部の半導
体基板表面が汚染されていた。(Problems to be Solved by the Invention) As detailed above, in the conventional method, when removing unnecessary resist patterns, the surface of the semiconductor substrate at the opening of the oxide film was contaminated.
このため、この半導体基板表面の自然酸化膜を除去し汚
染を防いでいるが、半導体基板表面の自然酸化膜を除去
するときに酸化膜表面の膜質が劣化してしまうという問
題があった。For this reason, the natural oxide film on the surface of the semiconductor substrate is removed to prevent contamination, but there is a problem in that when the natural oxide film on the surface of the semiconductor substrate is removed, the quality of the oxide film surface deteriorates.
本発明においては耐酸化性膜を酸化膜上に設けることに
より、レジスト−パターンの除去による半導体基板表面
の汚染、及び酸化膜表面の膜質の劣化を防ぐことを目的
とする。The present invention aims to prevent contamination of the semiconductor substrate surface due to removal of a resist pattern and deterioration of the quality of the oxide film surface by providing an oxidation-resistant film on the oxide film.
［発明の構成コ
（課題を解決するための手段）
第１の発明によれば半導体基板上に酸化膜を形成する工
程と、
前記酸化膜上に耐酸化性膜を形成する工程と、前記耐酸
化性膜上にレジスト・パターンを形成し、このレジスト
Ｃパターンをマスクにして前記耐酸化性膜を除去する工
程と、
前記レジスト・パターンを除去し前記耐酸化性膜をマス
クにして前記酸化膜を除去する工程と、前記酸化膜の除
去により開口された前記半導体基板表面の自然酸化膜を
除去する工程と、開口された前記半導体基板上にトンネ
ル酸化膜を形成する工程とを具備したことを特徴とする
半導体装置の製造方法を提供する。[Configuration of the Invention (Means for Solving the Problems) According to the first invention, there are a step of forming an oxide film on a semiconductor substrate, a step of forming an oxidation-resistant film on the oxide film, and a step of forming an oxidation-resistant film on the oxide film. forming a resist pattern on the oxidation-resistant film, and removing the oxidation-resistant film using the resist C pattern as a mask; removing the resist pattern and removing the oxidation-resistant film using the oxidation-resistant film as a mask; , a step of removing a natural oxide film on the surface of the semiconductor substrate that is opened by removing the oxide film, and a step of forming a tunnel oxide film on the opened semiconductor substrate. A method for manufacturing a semiconductor device with features is provided.
第２の発明においては半導体基板上に酸化膜を形成する
工程と、
前記酸化膜上に耐酸化性膜を形成する工程と、前記耐酸
化性膜上にレジスト・パターンを形成し、このレジスト
幸パターンをマスクにして前記耐酸化性膜、及び酸化膜
を除去する工程と、前記レジスト・パターンを除去し前
記酸化膜の開口部の前記半導体基板表面の自然酸化膜を
除去する工程と、
開口された前記半導体基板上にトンネル酸化膜を形成す
る工程とを具備したことを特徴とする半導体装置の製造
方法を提供する。In the second invention, the steps of forming an oxide film on a semiconductor substrate, forming an oxidation-resistant film on the oxide film, forming a resist pattern on the oxidation-resistant film, and forming a resist pattern on the oxidation-resistant film are provided. removing the oxidation-resistant film and the oxide film using the pattern as a mask; removing the resist pattern and removing the natural oxide film on the surface of the semiconductor substrate in the opening of the oxide film; and forming a tunnel oxide film on the semiconductor substrate.
（作用）
上記構成によれば酸化膜上に耐酸化性膜を設け、この膜
上にレジスト・パターンが形成されている。このため、
第１の発明においてはレジスト・パターンをマスクにし
て耐酸化性膜を除去し、次に不要となったレジスト・パ
ターンを除去している。この後、耐酸化性膜をマスクに
して酸化膜を除去し、次に耐酸化性膜を残したまま、酸
化膜の開口部の半導体基板表面の自然酸化膜を除去して
いる。従って、レジストＣパターンを除去するときに酸
化膜が開口されないため、半導体基板表面の汚染を防ぐ
ことができる。また、半導体基板表面の自然酸化膜を除
去するときに酸化膜表面に耐酸化性膜があるため、酸化
膜表面の膜質の劣化を防ぐことができる。(Function) According to the above structure, an oxidation-resistant film is provided on the oxide film, and a resist pattern is formed on this film. For this reason,
In the first invention, the oxidation-resistant film is removed using the resist pattern as a mask, and then the unnecessary resist pattern is removed. Thereafter, the oxide film is removed using the oxidation-resistant film as a mask, and then the natural oxide film on the surface of the semiconductor substrate in the opening of the oxide film is removed while leaving the oxidation-resistant film. Therefore, since the oxide film is not opened when the resist C pattern is removed, contamination of the semiconductor substrate surface can be prevented. Furthermore, since there is an oxidation-resistant film on the surface of the oxide film when the natural oxide film on the surface of the semiconductor substrate is removed, deterioration of the film quality on the surface of the oxide film can be prevented.
第２の発明においては、レジスト・パターンをマスクに
して耐酸化性膜、及び酸化膜を除去し、次に不要となっ
たレジスト・パターンを除去している。このときに半導
体基板表面が汚染されるがこの後、耐酸化性膜を残した
まま、酸化膜の開口部の半導体基板表面の自然酸化膜を
除去している。In the second invention, the oxidation-resistant film and the oxide film are removed using the resist pattern as a mask, and then the unnecessary resist pattern is removed. At this time, the surface of the semiconductor substrate is contaminated, but after this, the natural oxide film on the surface of the semiconductor substrate in the opening of the oxide film is removed while leaving the oxidation-resistant film.
従って、半導体基板表面の汚染を除去することができ、
また半導体基板表面の自然酸化膜を除去するときに酸化
膜表面に耐酸化性膜があるため酸化膜表面の膜質の劣化
を防ぐことができる。Therefore, contamination on the semiconductor substrate surface can be removed,
Further, when the natural oxide film on the surface of the semiconductor substrate is removed, since there is an oxidation-resistant film on the surface of the oxide film, deterioration of the film quality on the surface of the oxide film can be prevented.
（実施例）
以下、本発明の一実施例におけるトンネル酸化膜の製造
方法を第１図（ａ）乃至第１図（１’）を用いて説明す
る。(Example) Hereinafter, a method for manufacturing a tunnel oxide film in an example of the present invention will be described with reference to FIGS. 1(a) to 1(1').
まず、例えばシリコン基板（１０１）上に絶縁膜である
シリコン酸化膜（１０２）をＨＣＪを含んだ酸素雰囲気
中で４３０人の膜厚に形成する。次に、シリコン酸化１
１ （１Ｇ２）上にシリコン窒化膜（１０３）をＣＶＤ
法により６０人の膜厚に形成する。つづいて、シリコン
窒化膜（１０３）上に例えばポジ形のフォトレジスト（
１０４）を塗布する（第１図（ａ））。First, for example, a silicon oxide film (102) which is an insulating film is formed on a silicon substrate (101) to a thickness of 430 mm in an oxygen atmosphere containing HCJ. Next, silicon oxide 1
1 CVD silicon nitride film (103) on (1G2)
The film is formed to a thickness of 60 people using the method. Next, for example, a positive photoresist (
104) (Fig. 1(a)).
このフォトレジスト（１０４）上にマスクを設け、フォ
トレジスト（１０４）を塗布したシリコン基板（１０１
）上に露光装置によりマスクを通じて光を照理を行なう
二とにより露光部分のフォトレジスト（１０４）が溶解
されレジストＣパターンが形成される。このレジストＣ
パターンをマスクにしてシリコン窒化膜（ｔＯａ）を例
えば温度１６０℃としてＨ３ＰＯ４溶液を用いてエツチ
ングし除去する（第１図（ｂ））。A mask is provided on this photoresist (104), and the silicon substrate (101) coated with the photoresist (104) is
), the photoresist (104) in the exposed portion is melted and a resist C pattern is formed. This resist C
Using the pattern as a mask, the silicon nitride film (tOa) is etched and removed using an H3PO4 solution at a temperature of, for example, 160 DEG C. (FIG. 1(b)).
つづいて、不要となったレジスト・パターンをＨ２ＳＯ
４とＨ２Ｏ２から成る溶液を用いて除去する（第１図（
Ｃ））。Next, remove the unnecessary resist pattern with H2SO.
4 and H2O2 (see Figure 1).
C)).
次にシリコン窒化膜（ｉｏｓ）をマスクにしてシリコン
酸化膜（１０２）をＮＨａＦ溶液を用いてエツチングし
除去する。つづいて、シリコン基板（１０１）表面に形
成された自然酸化膜を希ＨＦ溶液を用いて薄く除去する
（第１図（ｄ））。Next, using the silicon nitride film (ios) as a mask, the silicon oxide film (102) is etched and removed using an NHaF solution. Subsequently, the native oxide film formed on the surface of the silicon substrate (101) is thinly removed using a dilute HF solution (FIG. 1(d)).
シリコン酸化膜（１０２）の開口部（１０７）にトンネ
ル酸化膜（１０５）を、ＨＣＪを含んだ酸素雰囲気中で
９０人の膜厚に形成する（第１図（ｅ） ） 。A tunnel oxide film (105) is formed in the opening (107) of the silicon oxide film (102) to a thickness of 90 mm in an oxygen atmosphere containing HCJ (FIG. 1(e)).
次いで、シリコン酸化膜（１０２）上、及び開口部（１
０７）上全面にゲート電極として多結晶シリコン膜（１
０８）をＣＶＤ法により４０００人の膜厚に堆積する。Next, on the silicon oxide film (102) and the opening (1
07) Polycrystalline silicon film (1
08) was deposited to a thickness of 4,000 wafers by the CVD method.
多結晶シリコン膜（１０［ｉ）には−ＰＯＣＩｓ雰囲気
中でリン拡散を行なうことにより不純物が添加される（
第１図（ｒ））。Impurities are added to the polycrystalline silicon film (10[i) by performing phosphorus diffusion in a -POCIs atmosphere (
Figure 1(r)).
上記の製造方法によればシリコン酸化膜（１０２）上に
シリコン窒化膜（１０３）が形成され、この膜上にレジ
スト骨パターンが形成されている。このため、レジスト
・パターンをマスクにしてシリコン窒化膜（１０３）を
除去し、次に不要となったレジスト・パターンを除去し
ている。そして、この後、シリコン窒化膜（１０３）を
マスクにしてシリコン酸化膜（１０２）を除去し、シリ
コン窒化膜（１０３）を残したままシリコン酸化膜（１
０２）の開口部（１０７）のシリコン基板（１０１）表
面の自然酸化膜を除去している。According to the above manufacturing method, a silicon nitride film (103) is formed on a silicon oxide film (102), and a resist bone pattern is formed on this film. For this reason, the silicon nitride film (103) is removed using the resist pattern as a mask, and then the unnecessary resist pattern is removed. After this, the silicon oxide film (102) is removed using the silicon nitride film (103) as a mask, and the silicon oxide film (102) is removed while leaving the silicon nitride film (103).
The natural oxide film on the surface of the silicon substrate (101) in the opening (107) of 02) is removed.
従って、不要となったレジスト・パターンを除去すると
きはシリコン酸化膜（１０２）が開口されておらず、シ
リコン基板（１０１）表面が露出していないため、シリ
コン基板（１０１）表面に微小な異物が験の結果を向上
させることができ信頼性の低下を防ぐことができる。Therefore, when removing unnecessary resist patterns, the silicon oxide film (102) is not opened and the surface of the silicon substrate (101) is not exposed. This can improve the results of experiments and prevent a decrease in reliability.
又、トンネル酸化膜（１０５）を形成する前工程で希Ｈ
Ｆ溶液処理を行なうときはシリコン酸化膜（１０２）上
にシリコン窒化膜（１０３）が設けられているため、シ
リコン酸化膜（１０２）にウィーク・スポットが発生す
ることを減少させ、膜質の劣化を防ぎシリコン酸化膜（
１０２）の破壊電圧の低下を防ぐことができる。In addition, diluted H is used in the process before forming the tunnel oxide film (105).
When performing the F solution treatment, since the silicon nitride film (103) is provided on the silicon oxide film (102), the occurrence of weak spots on the silicon oxide film (102) is reduced and the deterioration of film quality is prevented. Prevents silicon oxide film (
102) can be prevented from decreasing in breakdown voltage.
本実施例によればトンネル酸化膜（１０５）の定電流Ｔ
ＤＤＢ試験の結果の低下、及びシリコン酸化膜（１０２
）の破壊電圧の低下を防ぐことができるため、Ｅ２ＦＲ
ＯＭの不良の増加を押え信頼性の低下を防ぐことができ
る。According to this embodiment, the constant current T of the tunnel oxide film (105)
Deterioration of DDB test results and silicon oxide film (102
), it is possible to prevent a drop in the breakdown voltage of E2FR
It is possible to suppress an increase in OM defects and prevent a decrease in reliability.
尚、希ＨＦ溶液処理を行なうときには、シリコン酸化膜
（１０２）の開口部壁面がシリコン窒化膜（１０３）に
より覆われていないが特に、問題とならない。Note that when performing the dilute HF solution treatment, the wall surface of the opening of the silicon oxide film (102) is not covered with the silicon nitride film (103), but this does not pose a particular problem.
次に第２の発明による実施例におけるトンネル酸化膜の
製造方法を第２図（ａ）乃至第２図（Ｃ）を用いて説明
する。Next, a method for manufacturing a tunnel oxide film in an embodiment according to the second invention will be explained with reference to FIGS. 2(a) to 2(C).
まず、例えばシリコン基板（１０１）上に絶縁膜である
シリコン酸化膜（１０２）をＨＣＪを含んだ酸素雰囲気
中で４３０人の膜厚に形成する。次にシリコン酸化膜（
１０２）上にシリコン窒化膜（１０３）をＣＶＤ法によ
り６０人の膜厚に形成する。つづいて、シリコン窒化膜
（１’０３）上に例えばポジ形のフォトレジスト（１０
４）を塗布する（第２図（ａ））。First, for example, a silicon oxide film (102) which is an insulating film is formed on a silicon substrate (101) to a thickness of 430 mm in an oxygen atmosphere containing HCJ. Next, silicon oxide film (
102) A silicon nitride film (103) is formed on the silicon nitride film (103) to a thickness of 60 mm by the CVD method. Next, for example, a positive photoresist (1'03) is applied on the silicon nitride film (1'03).
4) (Fig. 2(a)).
このフォトレジスト（１０４）上にマスクを設け、フォ
トレジスト（１０４）を塗布したシリコン基板（１０１
）上に露光装置によりマスクを通じて光を照射しマスク
パターンを焼きつける。そして、例えばポジ形のフォト
レジスト（１０４）であれば現像処理を行なうことによ
り露光部分のフォトレジスト（１０４）が溶解されレジ
ストφパターンが形成される。このレジスト・パターン
をマスクにしてシリコン窒化膜（１０３） 、及びシリ
コン酸化膜（１０２）を反応性イオンエツチングにより
エツチングし除去する（第２図（ｂ））。A mask is provided on this photoresist (104), and the silicon substrate (101) coated with the photoresist (104) is
), an exposure device irradiates light through a mask to print a mask pattern. For example, if the photoresist (104) is of positive type, the exposed portion of the photoresist (104) is dissolved by performing a development process and a resist φ pattern is formed. Using this resist pattern as a mask, the silicon nitride film (103) and silicon oxide film (102) are etched and removed by reactive ion etching (FIG. 2(b)).
つづいて、不要となったレジスト・パターンをＨ２ＳＯ
ａとＨ２０２から成る溶液を用いて除去する。このとき
、このレジスト−パターンを除去することにより、露出
されたシリコン基板（１０１）表面には約１μ核の大き
さの微小な異物が多数形成される。次にシリコン基板（
１０１）表面に形成された自然酸化膜を希ＨＦ溶液を用
いて薄く除去し、表面に形成された異物を除去する（第
２図（Ｃ））。Next, remove the unnecessary resist pattern with H2SO.
Remove using a solution consisting of a and H202. At this time, by removing this resist pattern, a large number of minute foreign particles having a size of about 1 μ nucleus are formed on the exposed surface of the silicon substrate (101). Next, the silicon substrate (
101) The native oxide film formed on the surface is thinly removed using a dilute HF solution, and foreign substances formed on the surface are removed (FIG. 2(C)).
これ以後の工程は第１の発明の実施例における第１図（
ｅ）乃至第１図＜ｒ＞に示した製造方法と同様の方法を
行ないトンネル酸化膜（１０５）を形成する。The subsequent steps are shown in Figure 1 (
A tunnel oxide film (105) is formed using the same manufacturing method as shown in e) to <r> in FIG.
上記の製造方法によればシリコン酸化膜（１０２）上に
シリコン窒化膜（１０３）が形成され、この膜上にレジ
スト・パターンが形成されている。このため、レジスト
φパターンをマスクにしてシリコン窒化膜（１０３）
、及びシリコン酸化膜（１０２）を除去し、次に不要と
なったレジスト・パターンを除去している。このとき、
シリコン基板（１０１）表面に歳事な異物が付着するが
、シリコン酸化膜（１０２）の開口部（１０７）のシリ
コン基板（ｌｏｔ）表面の自然酸化膜を除去し、異物を
除去している。According to the above manufacturing method, a silicon nitride film (103) is formed on a silicon oxide film (102), and a resist pattern is formed on this film. For this reason, the silicon nitride film (103) is formed using the resist φ pattern as a mask.
, and the silicon oxide film (102) are removed, and then the unnecessary resist pattern is removed. At this time,
Although foreign matter adheres to the surface of the silicon substrate (101), the natural oxide film on the surface of the silicon substrate (lot) at the opening (107) of the silicon oxide film (102) is removed to remove the foreign matter.
従って、レジスト・パターンを除去するときにシリコン
酸化膜（１０２）表面に異物が形成されるが、希ＨＦ溶
液処理を行なうことで異物を除去するこ上させることが
でき信頼性の低下を防ぐことができる。Therefore, when removing the resist pattern, foreign matter is formed on the surface of the silicon oxide film (102), but by performing dilute HF solution treatment, the foreign matter can be removed and a decrease in reliability can be prevented. I can do it.
又、このとき、シリコン酸化膜（１０２）上にシリコン
窒化膜（１０３）が設けられているため、シリコン酸化
膜（１０２）にウィーク・スポットが発生することを減
少させ、膜質の劣化を防ぎシリコン酸化膜（１０２）の
破壊電圧の低下を防ぐことができる。Also, at this time, since the silicon nitride film (103) is provided on the silicon oxide film (102), the occurrence of weak spots in the silicon oxide film (102) is reduced, and the deterioration of film quality is prevented. A decrease in the breakdown voltage of the oxide film (102) can be prevented.
本実施例によればトンネル酸化膜（１０２）の定電流Ｔ
ＤＤＢ試験の結果の低下、及びシリコン酸化膜（１０２
）の破壊電圧の低下を防ぐことができるため、Ｅ ２Ｆ
ＲＯＭの不良の増加を押え信頼性の低下を防ぐことがで
きる。According to this embodiment, the constant current T of the tunnel oxide film (102)
Deterioration of DDB test results and silicon oxide film (102
) can prevent a drop in the breakdown voltage of E 2F
It is possible to suppress an increase in ROM defects and prevent a decrease in reliability.
尚、希ＨＦ溶液処理を行なうときにはシリコン酸化膜（
１０２）の開口部壁面がシリコン窒化膜（１０３）によ
り覆われていないが特に問題とならない。Note that when performing dilute HF solution treatment, the silicon oxide film (
Although the wall surface of the opening 102) is not covered with the silicon nitride film (103), this does not pose a particular problem.
［発明の効果］
本発明によればレジスト・パターンの除去による半導体
表面の汚染、及び酸化膜表面の膜質の劣化を防ぐことが
できる。[Effects of the Invention] According to the present invention, it is possible to prevent contamination of the semiconductor surface and deterioration of the film quality of the oxide film surface due to removal of the resist pattern.
第１図（ａ）乃至（ｒ）は第１の発明における実施例を
示す断面図、第２図（ａ）乃至（Ｃ）は第２の発明にお
ける実施例を示す断面図、第３図（ａ）乃至（ｅ）は従
来例を示す断面図である。
シリコン基板・・・１０１，２０１゜
シリコン酸化膜・・・ １０２，２０２、シリコン窒化
膜・・・ ｔＯＳ、
フォトレジスト・・・ １０４，２０４、トンネル酸化
膜・・・ １０５，２０５、多結晶シリコン膜・・・
１０８．２０６、開口部・・・１０７，２０７゜FIGS. 1(a) to (r) are sectional views showing an embodiment of the first invention, FIGS. 2(a) to (C) are sectional views showing an embodiment of the second invention, and FIG. a) to (e) are cross-sectional views showing a conventional example. Silicon substrate...101,201° Silicon oxide film...102,202, Silicon nitride film...tOS, Photoresist...104,204, Tunnel oxide film...105,205, Polycrystalline silicon film ...
108.206, opening...107,207°
Claims (2)
化膜上に耐酸化性膜を形成する工程と、前記耐酸化性膜
上にレジスト・パターンを形成し、このレジスト・パタ
ーンをマスクにして前記耐酸化性膜を除去する工程と、 前記レジスト・パターンを除去し前記耐酸化性膜をマス
クにして前記第１の酸化膜を除去する工程と、 前記酸化膜の開口部の前記半導体基板表面の自然酸化膜
を除去する工程と、 開口された前記半導体基板上にトンネル酸化膜を形成す
る工程とを具備したことを特徴とする半導体装置の製造
方法。(1) A step of forming an oxide film on a semiconductor substrate, a step of forming an oxidation-resistant film on the oxide film, and a step of forming a resist pattern on the oxidation-resistant film, and using this resist pattern as a mask. removing the first oxide film by removing the resist pattern and using the oxidation-resistant film as a mask; and removing the first oxide film from the opening of the oxide film. 1. A method for manufacturing a semiconductor device, comprising: removing a natural oxide film on a surface of a substrate; and forming a tunnel oxide film on the opened semiconductor substrate.
化膜上に耐酸化性膜を形成する工程と、前記耐酸化性膜
上にレジスト・パターンを形成し、このレジスト・パタ
ーンをマスクにして前記耐酸化性膜、及び酸化膜を除去
する工程と、前記レジスト・パターンを除去し前記酸化
膜の開口部の前記半導体基板表面の自然酸化膜を除去す
る工程と、 開口された前記半導体基板上にトンネル酸化膜を形成す
る工程とを具備したことを特徴とする半導体装置の製造
方法。(2) Forming an oxide film on the semiconductor substrate, forming an oxidation-resistant film on the oxide film, forming a resist pattern on the oxidation-resistant film, and using this resist pattern as a mask. removing the oxidation-resistant film and the oxide film; removing the resist pattern and removing the natural oxide film on the surface of the semiconductor substrate in the opening of the oxide film; 1. A method of manufacturing a semiconductor device, comprising the step of forming a tunnel oxide film on a substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21485489A JPH0379083A (en) | 1989-08-23 | 1989-08-23 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21485489A JPH0379083A (en) | 1989-08-23 | 1989-08-23 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0379083A true JPH0379083A (en) | 1991-04-04 |
Family
ID=16662650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21485489A Pending JPH0379083A (en) | 1989-08-23 | 1989-08-23 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0379083A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024932A (en) * | 2004-07-06 | 2006-01-26 | Samsung Electronics Co Ltd | Method for forming tunneling insulating layer of nonvolatile memory device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5691474A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Manufacture of semiconductor memory |
| JPS61147576A (en) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Mis type semiconductor device |
| JPS63312683A (en) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | Manufacture of non-volatile semiconductor memory |
-
1989
- 1989-08-23 JP JP21485489A patent/JPH0379083A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5691474A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Manufacture of semiconductor memory |
| JPS61147576A (en) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Mis type semiconductor device |
| JPS63312683A (en) * | 1987-06-16 | 1988-12-21 | Toshiba Corp | Manufacture of non-volatile semiconductor memory |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024932A (en) * | 2004-07-06 | 2006-01-26 | Samsung Electronics Co Ltd | Method for forming tunneling insulating layer of nonvolatile memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63116430A (en) | Method of forming mask | |
| JPS60147122A (en) | Method of producing semiconductor device | |
| JPS62271435A (en) | Expoliating method for resist | |
| JPS6175544A (en) | Making of semiconductor device | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| US7018931B2 (en) | Method of forming an isolation film in a semiconductor device | |
| JPH0379083A (en) | Manufacture of semiconductor device | |
| JP2003068667A (en) | Production method for semiconductor device | |
| KR100705231B1 (en) | Method of manufacturing a semiconductor device | |
| JPS58220431A (en) | Method of setting end angle of hole in polycrystalline silicon layer | |
| JPH1064841A (en) | Method for manufacturing semiconductor device | |
| JPS61220451A (en) | Manufacture of semiconductor device | |
| JPH02143461A (en) | Semiconductor device and its manufacture | |
| JPH0464459B2 (en) | ||
| JPH05267205A (en) | Manufacture of semiconductor device | |
| KR930008128B1 (en) | Method for preparation of semiconductor | |
| JPS59105368A (en) | Manufacture of metal oxide semiconductor type semiconductor device | |
| JPH07193204A (en) | Manufacture of semiconductor substrate | |
| JPS59178732A (en) | Manufacture of semiconductor device | |
| JPS62222658A (en) | Formation of conductor wiring | |
| JPS61294827A (en) | Manufacture of semiconductor device | |
| JPS58196017A (en) | Manufacture of semiconductor device | |
| JPH02165622A (en) | Manufacture of semiconductor integrated circuit | |
| JP2000243825A (en) | Manufacture of semiconductor device | |
| KR19980028149A (en) | Manufacturing method of semiconductor device to prevent shadow effect |