JPH0376260A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0376260A JPH0376260A JP1213597A JP21359789A JPH0376260A JP H0376260 A JPH0376260 A JP H0376260A JP 1213597 A JP1213597 A JP 1213597A JP 21359789 A JP21359789 A JP 21359789A JP H0376260 A JPH0376260 A JP H0376260A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- terminals
- lead terminal
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000004020 conductor Substances 0.000 abstract description 8
- 239000012212 insulator Substances 0.000 abstract 2
- 238000002955 isolation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路、特に半導体集積回路チップ
端子をパッケージの外部へ引き出すためのリード端子の
構造に関するものである。
端子をパッケージの外部へ引き出すためのリード端子の
構造に関するものである。
第6図は一般的な従来の半導体集積回路の一般的な従来
の半導体集積回路の一部断面斜視図である。図にかいて
、+111fi半導体集積回路、(!)は樹脂モールド
、(3)は半導体集積回路チップ、(◆Iはリード端子
、+ilはワイヤである。
の半導体集積回路の一部断面斜視図である。図にかいて
、+111fi半導体集積回路、(!)は樹脂モールド
、(3)は半導体集積回路チップ、(◆Iはリード端子
、+ilはワイヤである。
従来の半導体集積回路…は半導体集積回路チップ(3)
上の1つの端子に対して、1つのリード端子(41を用
意し、半導体集積回路チップ(引の端子とリード端子(
41金ワイヤ+61で接続されている。
上の1つの端子に対して、1つのリード端子(41を用
意し、半導体集積回路チップ(引の端子とリード端子(
41金ワイヤ+61で接続されている。
従来の半導体集積回路は以上のように構成されていたの
で、半導体集積回路チップの端子数が増えるに伴ってパ
ッケージサイズが大きくなり、半導体集積回路チップの
微細化、高集積化によっても実装密度が向上しないなど
の問題点が6つ7セ。
で、半導体集積回路チップの端子数が増えるに伴ってパ
ッケージサイズが大きくなり、半導体集積回路チップの
微細化、高集積化によっても実装密度が向上しないなど
の問題点が6つ7セ。
この発明は上記のような問題点全解決するためになされ
たもので、実装密度倉内上することができる半導体集積
回路を得ること金目的とするO 〔課題全解決するための手段〕 この発明に係る半導体集積回路は、半導体集積回路チッ
プを収納するパッケージのリード端子を単一リード端子
が複数の配線に接続できる構造にしたものである。
たもので、実装密度倉内上することができる半導体集積
回路を得ること金目的とするO 〔課題全解決するための手段〕 この発明に係る半導体集積回路は、半導体集積回路チッ
プを収納するパッケージのリード端子を単一リード端子
が複数の配線に接続できる構造にしたものである。
この発明にかける半導体集積回路のリード端子は、半導
体集積回路チップ上の複数の端子に対して、単一のリー
ド端子と接続する。
体集積回路チップ上の複数の端子に対して、単一のリー
ド端子と接続する。
以下、この発明の一実施例全図について説明する。
第1図はこの発明の一実施例である半導体集積回路の一
部断面斜視図、@3図は第1図のリード端子の拡大一部
断面斜視図である。
部断面斜視図、@3図は第1図のリード端子の拡大一部
断面斜視図である。
図にかいて、田は半導体集積回路、(2)は半導体集積
回路チップを封止する樹脂モールド、tS+は半導体集
積回路チップ、141は半導体集積回路チップ端子を外
部と接続するためのリード端子、+51は半導体集積回
路チップ+31とリード端子(4)金接続するワイヤ%
(6)はリード端子14)内の配線間を分離する絶縁部
、(γ)はリード端子+41内の導体部である。
回路チップを封止する樹脂モールド、tS+は半導体集
積回路チップ、141は半導体集積回路チップ端子を外
部と接続するためのリード端子、+51は半導体集積回
路チップ+31とリード端子(4)金接続するワイヤ%
(6)はリード端子14)内の配線間を分離する絶縁部
、(γ)はリード端子+41内の導体部である。
次に動作について説明する。
半導体集積回路111にシけるリード端子141は、第
8図に示すように絶縁部(6)と導体部17)より8重
に構成されている。
8図に示すように絶縁部(6)と導体部17)より8重
に構成されている。
リード端子(41の絶縁部(6)は各導体部(7)を分
離絶縁する。
離絶縁する。
第1図に示すようVC,リード端子(41の4体部17
1と半導体集積回路チップ(31の端子とを接続するこ
とにより、単一リード端子で複数の半導体集積回路チッ
プ端子が外部と接続される構造となるO 第3図、第4図はリード端子(4)の他の実施vAJt
−示したもので、上記実施例の板状2重構造を円筒状2
重構造にしたものである。
1と半導体集積回路チップ(31の端子とを接続するこ
とにより、単一リード端子で複数の半導体集積回路チッ
プ端子が外部と接続される構造となるO 第3図、第4図はリード端子(4)の他の実施vAJt
−示したもので、上記実施例の板状2重構造を円筒状2
重構造にしたものである。
な釦、上記実施例ではリード端子の構造として、−層の
絶縁部を用いて導体部を2重に分離した場合を示してい
るが、絶縁部の形状を変えることにもり、リード端子内
により多くの導体部を分子IIi形級することができ上
記実施例と同様の効果を奏する。
絶縁部を用いて導体部を2重に分離した場合を示してい
るが、絶縁部の形状を変えることにもり、リード端子内
により多くの導体部を分子IIi形級することができ上
記実施例と同様の効果を奏する。
以上のようにこの発明によれば、半導体集積回路のリー
ド端子を単一リード端子に複数の配at同時に接続する
構造としたので、半導体集積回路チップの端子数が増大
してもパッケージを小さくすることができ、実装置Rが
高くなるなどの効果がある。
ド端子を単一リード端子に複数の配at同時に接続する
構造としたので、半導体集積回路チップの端子数が増大
してもパッケージを小さくすることができ、実装置Rが
高くなるなどの効果がある。
第1図はこの発明の一実施例による半導体集積回路の一
部断面斜視図、第8図は第1図のリード端子の構造を示
す拡大斜視図、第3図第◆図はこの発明のリード端子の
他の実施例を示す断面図シよび一部断面斜視図、第5図
は従来の半導体集積回路の一部断面斜視図である。 図にかいて、1K)は半導体集積回路、(!1は樹脂モ
ールド、13Iは半導体集積回路チップ、(4Iはリー
ド端子、+61Fiワイヤ、(6)は絶縁部、(7)は
導体部である。 なか1図中、同−符8#−j同一、又は相当部分金示す
。
部断面斜視図、第8図は第1図のリード端子の構造を示
す拡大斜視図、第3図第◆図はこの発明のリード端子の
他の実施例を示す断面図シよび一部断面斜視図、第5図
は従来の半導体集積回路の一部断面斜視図である。 図にかいて、1K)は半導体集積回路、(!1は樹脂モ
ールド、13Iは半導体集積回路チップ、(4Iはリー
ド端子、+61Fiワイヤ、(6)は絶縁部、(7)は
導体部である。 なか1図中、同−符8#−j同一、又は相当部分金示す
。
Claims (1)
- 【特許請求の範囲】 単一あるいは複数の半導体集積回路チップ及び半導体集
積回路チップ端子をパッケージの外部へ引き出すための
リード端子を設け、半導体集積回路チップ端子とリード
端子とを接続し、これらを単一パッケージ内に封止した
半導体集積回路において、 単一リード端子が複数の配線に対して同時に接続する構
造を備えたことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1213597A JPH0376260A (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1213597A JPH0376260A (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0376260A true JPH0376260A (ja) | 1991-04-02 |
Family
ID=16641825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1213597A Pending JPH0376260A (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0376260A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283590A (ja) * | 1992-01-07 | 1993-10-29 | Nec Ic Microcomput Syst Ltd | Icパッケージ |
JP2006097754A (ja) * | 2004-09-29 | 2006-04-13 | Neriki:Kk | ガス容器とバルブ装置の接続構造 |
JP2017055031A (ja) * | 2015-09-11 | 2017-03-16 | トヨタ自動車株式会社 | ワイヤ接続方法と端子 |
-
1989
- 1989-08-18 JP JP1213597A patent/JPH0376260A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283590A (ja) * | 1992-01-07 | 1993-10-29 | Nec Ic Microcomput Syst Ltd | Icパッケージ |
JP2006097754A (ja) * | 2004-09-29 | 2006-04-13 | Neriki:Kk | ガス容器とバルブ装置の接続構造 |
JP2017055031A (ja) * | 2015-09-11 | 2017-03-16 | トヨタ自動車株式会社 | ワイヤ接続方法と端子 |
CN106971950A (zh) * | 2015-09-11 | 2017-07-21 | 丰田自动车株式会社 | 电线连接方法与端子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02180056A (ja) | 多機能接地面 | |
JPH04307943A (ja) | 半導体装置 | |
KR0135734B1 (ko) | 반도체장치 | |
JP2560805B2 (ja) | 半導体装置 | |
JPH0376260A (ja) | 半導体集積回路 | |
JPH0645504A (ja) | 半導体装置 | |
JPH0499056A (ja) | 複合集積回路チップ | |
JPS60180154A (ja) | 半導体装置 | |
JPS617657A (ja) | マルチチツプパツケ−ジ | |
KR950003908B1 (ko) | 반도체 리드 프레임 | |
JPS5972755A (ja) | 半導体装置 | |
JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
JPS60263451A (ja) | 集積回路パツケ−ジ | |
KR200181364Y1 (ko) | 피.지.에이 패키지 | |
JPS5823469A (ja) | 複合パワ−トランジスタ | |
JP2555991B2 (ja) | パッケージ | |
JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 | |
JPS5832442A (ja) | 混成集積回路装置 | |
JPH0119395Y2 (ja) | ||
JPS6120343A (ja) | 半導体装置 | |
JP2000013173A (ja) | 弾性表面波装置 | |
JPS60192341A (ja) | 半導体装置 | |
JPH01205457A (ja) | システム化半導体装置 | |
JPH0297050A (ja) | 半導体集積回路 |