JPH0376043B2 - - Google Patents
Info
- Publication number
- JPH0376043B2 JPH0376043B2 JP57190178A JP19017882A JPH0376043B2 JP H0376043 B2 JPH0376043 B2 JP H0376043B2 JP 57190178 A JP57190178 A JP 57190178A JP 19017882 A JP19017882 A JP 19017882A JP H0376043 B2 JPH0376043 B2 JP H0376043B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power amplification
- amplification stage
- driver
- pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 29
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 29
- 230000000295 complement effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はプツシユプル電力増幅回路に係り、特
に、半導体集積回路を電力増幅回路として用いる
のに好適なプツシユプル電力増幅回路に関する。
に、半導体集積回路を電力増幅回路として用いる
のに好適なプツシユプル電力増幅回路に関する。
一般に、AB級等のプツシユプル電力増幅回路
における電力増幅段のトランジスタは、PNPト
ランジスタとNPNトランジスタがコンプリメン
タリ接続された構成となつている。ところが、半
導体集積回路において、AB級プツシユプル電力
増幅回路を構成する場合、電力増幅段のPNPト
ランジスタに大電流を流すことが困難であるとこ
ろから、第１図に示されるように、電力増幅段の
NPNトランジスタ１０とコンプリメンタリ接続
されるPNPトランジスタ１２をNPNトランジス
タ１４とダーリントン接続して用いることが従来
から行なわれていた。
における電力増幅段のトランジスタは、PNPト
ランジスタとNPNトランジスタがコンプリメン
タリ接続された構成となつている。ところが、半
導体集積回路において、AB級プツシユプル電力
増幅回路を構成する場合、電力増幅段のPNPト
ランジスタに大電流を流すことが困難であるとこ
ろから、第１図に示されるように、電力増幅段の
NPNトランジスタ１０とコンプリメンタリ接続
されるPNPトランジスタ１２をNPNトランジス
タ１４とダーリントン接続して用いることが従来
から行なわれていた。
第１図に示される回路は、抵抗１６，１８、ダ
イオード２０、トランジスタ２から成るバイアス
回路によつてトランジスタ１０，１２，１４にバ
イアス電圧を与えると共に、AB級の動作として
必要なアイドリング電流が定電流源２２からトラ
ンジスタ１０，１２，１４に供給されている。そ
してトランジスタ２４の作動に応じてトランジス
タ１０とトランジスタ１２，１４とを交互に作動
することにより、AB級のプツシユプル電力増幅
を行なうことができる。
イオード２０、トランジスタ２から成るバイアス
回路によつてトランジスタ１０，１２，１４にバ
イアス電圧を与えると共に、AB級の動作として
必要なアイドリング電流が定電流源２２からトラ
ンジスタ１０，１２，１４に供給されている。そ
してトランジスタ２４の作動に応じてトランジス
タ１０とトランジスタ１２，１４とを交互に作動
することにより、AB級のプツシユプル電力増幅
を行なうことができる。
このように第１図の回路は、定電流源２２から
のアイドリング電流がトランジスタ１０，１２，
１４に供給されるので、各電力増幅段のトランジ
スタ１０，１２，１４が動作するときのクロスオ
ーバ歪を低減することができる。
のアイドリング電流がトランジスタ１０，１２，
１４に供給されるので、各電力増幅段のトランジ
スタ１０，１２，１４が動作するときのクロスオ
ーバ歪を低減することができる。
しかし、第１図の回路の場合には、バイアス回
路を構成する各種素子のパラメータが大きく変動
したり、あるいは各種素子の接合部温度が複雑に
変化したりすると、これらの影響によつてバイア
ス電流が変化しクロスオーバ歪が悪化するという
欠点があつた。
路を構成する各種素子のパラメータが大きく変動
したり、あるいは各種素子の接合部温度が複雑に
変化したりすると、これらの影響によつてバイア
ス電流が変化しクロスオーバ歪が悪化するという
欠点があつた。
本発明は、前記従来の課題に鑑みて為されたも
のであり、その目的は、回路素子のパラメータ及
び周囲温度の影響を受けることなくクロスオーバ
歪の低減を図ることができるプツシユプル電力増
幅回路を提供することにある。
のであり、その目的は、回路素子のパラメータ及
び周囲温度の影響を受けることなくクロスオーバ
歪の低減を図ることができるプツシユプル電力増
幅回路を提供することにある。
前記目的を達成するために、本発明は、PNP
トランジスタとNPNトランジスタとがダーリン
トン接続された第１の電力増幅段と、第１の電力
増幅段とコンプリメンタリ接続されたNPNトラ
ンジスタによる第２の電力増幅段と、定電流を発
生する定電流源と、第１の電力増幅段のPNPト
ランジスタのベースと第２の電力増幅段のNPN
トランジスタのベースとの間に挿入され、定電流
源からの電流を受けて各電力増幅段のトランジス
タにアイドリング電流を供給するためのバイアス
電圧を発生するドライバトランジスタ群とを備
え、ドライバトランジスタ群は、第１の電力増幅
段のPNPトランジスタのベースとともにベース
が電圧増幅段のトランジスタに接続されたPNP
トランジスタと、このPNPトランジスタとダー
リントン接続されたNPNトランジスタと、ドラ
イバ用PNPトランジスタのエミツタと第２の電
力増幅段のNPNトランジスタのベースとの間に
挿入されてベースとコレクタとが互いに接続され
たバイアス電圧発生用トランジスタとから構成さ
れ、ドライバ用PNPトランジスタと電力増幅用
PNPトランジスタのエミツタ面積比、ドライバ
用PNPトランジスタとダーリントン接続された
NPNトランジスタと電力用PNPトランジスタと
ダーリントン接続されたNPNトランジスタのエ
ミツタ面積比及びバイアス電圧発生用トランジス
タと第２の電力増幅段のNPNトランジスタのエ
ミツタ面積比をそれぞれ一定値に設定してなるプ
ツシユプル電力増幅回路を構成したものである。
トランジスタとNPNトランジスタとがダーリン
トン接続された第１の電力増幅段と、第１の電力
増幅段とコンプリメンタリ接続されたNPNトラ
ンジスタによる第２の電力増幅段と、定電流を発
生する定電流源と、第１の電力増幅段のPNPト
ランジスタのベースと第２の電力増幅段のNPN
トランジスタのベースとの間に挿入され、定電流
源からの電流を受けて各電力増幅段のトランジス
タにアイドリング電流を供給するためのバイアス
電圧を発生するドライバトランジスタ群とを備
え、ドライバトランジスタ群は、第１の電力増幅
段のPNPトランジスタのベースとともにベース
が電圧増幅段のトランジスタに接続されたPNP
トランジスタと、このPNPトランジスタとダー
リントン接続されたNPNトランジスタと、ドラ
イバ用PNPトランジスタのエミツタと第２の電
力増幅段のNPNトランジスタのベースとの間に
挿入されてベースとコレクタとが互いに接続され
たバイアス電圧発生用トランジスタとから構成さ
れ、ドライバ用PNPトランジスタと電力増幅用
PNPトランジスタのエミツタ面積比、ドライバ
用PNPトランジスタとダーリントン接続された
NPNトランジスタと電力用PNPトランジスタと
ダーリントン接続されたNPNトランジスタのエ
ミツタ面積比及びバイアス電圧発生用トランジス
タと第２の電力増幅段のNPNトランジスタのエ
ミツタ面積比をそれぞれ一定値に設定してなるプ
ツシユプル電力増幅回路を構成したものである。
以下、図面に基づいて本発明の好適な実施例を
説明する。
説明する。
第２図には、本発明の好適な実施例の構成が示
されている。
されている。
本実施例におけるプツシユプル電力増幅回路は
半導体集積回路のAB級プツシユプル電力増幅回
路として用いるのに好適な回路構成であつて、プ
リドライバ用トランジスタ３０、ドライバトラン
ジスタ３２，３４，３６、電力増幅用トランジス
タ３８，４０，４２、定電流源４４，４６から構
成されており、トランジスタ３４，３６及びトラ
ンジスタ４０，４２がダーリントン接続されてい
る。
半導体集積回路のAB級プツシユプル電力増幅回
路として用いるのに好適な回路構成であつて、プ
リドライバ用トランジスタ３０、ドライバトラン
ジスタ３２，３４，３６、電力増幅用トランジス
タ３８，４０，４２、定電流源４４，４６から構
成されており、トランジスタ３４，３６及びトラ
ンジスタ４０，４２がダーリントン接続されてい
る。
又、本実施例においては、トランジスタ３２と
トランジスタ３８、トランジスタ３４とトランジ
スタ４０、トランジスタ３６とトランジスタ４２
とのエミツタ面積の比がそれぞれ一定値となるよ
うに構成されている。
トランジスタ３８、トランジスタ３４とトランジ
スタ４０、トランジスタ３６とトランジスタ４２
とのエミツタ面積の比がそれぞれ一定値となるよ
うに構成されている。
ここで、各トランジスタのエミツタ面積の比を
それぞれ１：ｎとすると、次の関係が成立つ。
それぞれ１：ｎとすると、次の関係が成立つ。
VBE32＋VBE34＝VBE38＋VBE40 …(1)
ここに、VBEは各トランジスタのベースエミツ
タ間の順方向電圧であり、添字は各トランジスタ
に対応したものである。
タ間の順方向電圧であり、添字は各トランジスタ
に対応したものである。
ここで、トランジスタ３８，４０，４２に基づ
くクロスオーバ歪を低減するために定電流源４６
から、電流値Ｉの電流をトランジスタ３２，３
４，３６，３８，４０，４２に供給し、トランジ
スタ３８からトランジスタ４０，４２に供給され
る電流をIidleとし、NPNトランジスタ３２，３
６，３８，４２の直流電流増幅率を一定のhFEを
持つとすると、前記(1)式は次の第(2)式によつて表
わされる。
くクロスオーバ歪を低減するために定電流源４６
から、電流値Ｉの電流をトランジスタ３２，３
４，３６，３８，４０，４２に供給し、トランジ
スタ３８からトランジスタ４０，４２に供給され
る電流をIidleとし、NPNトランジスタ３２，３
６，３８，４２の直流電流増幅率を一定のhFEを
持つとすると、前記(1)式は次の第(2)式によつて表
わされる。
VTlnＩ／IS32＋VTlnＩ／hFE／IS3
4＝VTlnIidle／IS38＋VTlnIidle／hFE／IS40…(2) ここでVTは熱電圧であり、ISは飽和電流であ
る。
4＝VTlnIidle／IS38＋VTlnIidle／hFE／IS40…(2) ここでVTは熱電圧であり、ISは飽和電流であ
る。
又、各トランジスタのエミツタ面積の比を１：
ｎとしたとこから飽和電流ISには次の関係が成立
つ。
ｎとしたとこから飽和電流ISには次の関係が成立
つ。
IS38＝nIS32、IS40＝nIS34 …(3)
次に、第(3)式を第(2)式に代入すると、
VTlnＩ／IS32・Ｉ／hFE／IS34＝VTlnIidle／nIS32・I
idle／hFE／nIS34 となる。即Iidle＝nIという関係式が成立つ。
idle／hFE／nIS34 となる。即Iidle＝nIという関係式が成立つ。
このように本実施例における回路の場合は、電
力増幅段のトランジスタには、定電流源４６の電
流値Ｉにエミツタ面積倍した値であるnIのアイド
リング電流が供給される。このアイドリング電流
はデバイスパラメータの絶対値及び周囲温度に無
関係な値であるので、前記アイドリング電流を
AB級プツシユプル電力増幅回路に最適な値に設
定すれば、素子パラメータ及び周囲温度の影響を
受けることなくクロスオーバの低減を図ることが
できる。
力増幅段のトランジスタには、定電流源４６の電
流値Ｉにエミツタ面積倍した値であるnIのアイド
リング電流が供給される。このアイドリング電流
はデバイスパラメータの絶対値及び周囲温度に無
関係な値であるので、前記アイドリング電流を
AB級プツシユプル電力増幅回路に最適な値に設
定すれば、素子パラメータ及び周囲温度の影響を
受けることなくクロスオーバの低減を図ることが
できる。
さらに、本実施例においては、ドライバ段のト
ランジスタ３４，３６がダーリントン接続されて
いると共に、トランジスタ３４のベースがトラン
ジスタ４０のベースと共通接続されているので、
トランジスタ３４のVBE３４とトランジスタ４０
のVBE４０を同じ値に設定できる。このため、
Iidleのバラツキを定電流源の電流値Ｉのバラツ
キの範囲内に抑制することが可能となり、クロス
オーバの低減効果をより高めることができる。
ランジスタ３４，３６がダーリントン接続されて
いると共に、トランジスタ３４のベースがトラン
ジスタ４０のベースと共通接続されているので、
トランジスタ３４のVBE３４とトランジスタ４０
のVBE４０を同じ値に設定できる。このため、
Iidleのバラツキを定電流源の電流値Ｉのバラツ
キの範囲内に抑制することが可能となり、クロス
オーバの低減効果をより高めることができる。
又本実施例の場合には、電力増幅回路が半導体
集積回路によつて構成されるので、各回路素子が
同一チツプ上で構成されデバイスパラメータの変
動を低減できると共に、各デバイスの熱結合が強
いためアイドリング電流を一定値に保つことがで
きる。そのため、本実施例の回路は、AB級プツ
シユプル電力増幅回路をデイスクリートで構成す
る場合よりも安定した動作となる。
集積回路によつて構成されるので、各回路素子が
同一チツプ上で構成されデバイスパラメータの変
動を低減できると共に、各デバイスの熱結合が強
いためアイドリング電流を一定値に保つことがで
きる。そのため、本実施例の回路は、AB級プツ
シユプル電力増幅回路をデイスクリートで構成す
る場合よりも安定した動作となる。
又、本実施例においては、AB級プツシユプル
電力増幅回路について述べたが、本実施例は大出
力電流を扱う他のクラスの電力増幅回路に適用す
ることも可能である。
電力増幅回路について述べたが、本実施例は大出
力電流を扱う他のクラスの電力増幅回路に適用す
ることも可能である。
以上説明したように、本発明によれば、電力増
幅段のトランジスタを駆動するドライバトランジ
スタと各電力増幅段のトランジスタとのエミツタ
面積比がそれぞれ一定値となるように各ドライバ
トランジスタ及び電力増幅段のトランジスタを構
成し、さらに、一方の電力増幅段とドライバ段を
共にPNPトランジスタとNPNトランジスタをダ
ーリントン接続したもので構成し、これらPNP
トランジスタのベースを共通接続したので、素子
パラメータ及び周囲温度の影響を受けることなく
クロスオーバ歪の低減を図ることができる。
幅段のトランジスタを駆動するドライバトランジ
スタと各電力増幅段のトランジスタとのエミツタ
面積比がそれぞれ一定値となるように各ドライバ
トランジスタ及び電力増幅段のトランジスタを構
成し、さらに、一方の電力増幅段とドライバ段を
共にPNPトランジスタとNPNトランジスタをダ
ーリントン接続したもので構成し、これらPNP
トランジスタのベースを共通接続したので、素子
パラメータ及び周囲温度の影響を受けることなく
クロスオーバ歪の低減を図ることができる。
第１図は従来のAB級プツシユプル回路の構成
図、第２図は本発明の一実施例を示すAB級プツ
シユプル回路の構成図である。 ３０……プリドライバ用トランジスタ、３２，
３４，３６……ドライバトランジスタ、３８，４
０，４２……電力増幅用トランジスタ、４４，４
６……定電流源。
図、第２図は本発明の一実施例を示すAB級プツ
シユプル回路の構成図である。 ３０……プリドライバ用トランジスタ、３２，
３４，３６……ドライバトランジスタ、３８，４
０，４２……電力増幅用トランジスタ、４４，４
６……定電流源。
Claims (1)
- １ PNPトランジスタとNPNトランジスタとが
ダーリントン接続された第１の電力増幅段と、第
１の電力増幅段とコンプリメンタリ接続された
NPNトランジスタによる第２の電力増幅段と、
定電流を発生する定電流源と、第１の電力増幅段
のPNPトランジスタのベースと第２の電力増幅
段のNPNトランジスタのベースとの間に挿入さ
れ、定電流源からの電流を受けて各電力増幅段の
トランジスタにアイドリング電流を供給するため
のバイアス電圧を発生するドライバトランジスタ
群とを備え、ドライバトランジスタ群は、第１の
電力増幅段のPNPトランジスタのベースととも
にベースが電圧増幅段のトランジスタに接続され
たPNPトランジスタと、このPNPトランジスタ
とダーリントン接続されたNPNトランジスタと、
ドライバ用PNPトランジスタのエミツタと第２
の電力増幅段のNPNトランジスタのベースとの
間に挿入されてベースとコレクタとが互いに接続
されたバイアス電圧発生用トランジスタとから構
成され、ドライバ用PNPトランジスタと電力増
幅用PNPトランジスタのエミツタ面積比、ドラ
イバ用PNPトランジスタとダーリントン接続さ
れたNPNトランジスタと電力用PNPトランジス
タとダーリントン接続されたNPNトランジスタ
のエミツタ面積比及びバイアス電圧発生用トラン
ジスタと第２の電力増幅段のNPNトランジスタ
のエミツタ面積比をそれぞれ一定値に設定してな
るプツシユプル電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19017882A JPS5980008A (ja) | 1982-10-29 | 1982-10-29 | プツシユプル電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19017882A JPS5980008A (ja) | 1982-10-29 | 1982-10-29 | プツシユプル電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5980008A JPS5980008A (ja) | 1984-05-09 |
| JPH0376043B2 true JPH0376043B2 (ja) | 1991-12-04 |
Family
ID=16253739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19017882A Granted JPS5980008A (ja) | 1982-10-29 | 1982-10-29 | プツシユプル電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5980008A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299658B (zh) * | 2011-07-18 | 2014-11-05 | 广州金升阳科技有限公司 | 一种自激推挽式变换器及其实现推挽振荡的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS544550A (en) * | 1977-06-13 | 1979-01-13 | Matsushita Electric Ind Co Ltd | Single-ended pushpull power amplifier circuit |
-
1982
- 1982-10-29 JP JP19017882A patent/JPS5980008A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS544550A (en) * | 1977-06-13 | 1979-01-13 | Matsushita Electric Ind Co Ltd | Single-ended pushpull power amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5980008A (ja) | 1984-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JPH0456404A (ja) | 増幅装置 | |
| JPH0322723B2 (ja) | ||
| US4254379A (en) | Push-pull amplifier circuit | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| KR930007294B1 (ko) | 달링턴 트랜지스터 장치 | |
| US3739292A (en) | Amplifier circuit using complementary symmetry transistors | |
| JPH0376043B2 (ja) | ||
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP2644191B2 (ja) | バッファアンプ | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| EP0373853B1 (en) | Amplifier output stage | |
| JPH03108756A (ja) | 複合ｐｎｐトランジスタ | |
| JPH0216810A (ja) | トランジスタ回路 | |
| JPH0257372B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| US4356455A (en) | Amplifier | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPS6333726B2 (ja) | ||
| JPH0754888B2 (ja) | バイアス回路 |