JPH036853A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関し、特にＰＮ接合
による素子分離領域を持ち、大きな振幅の信号を扱う回
路と、小信号を扱う回路とを内蔵するモノリシック半導
体集積回路装置に利用して有効な技術に関するものであ
る。

〔従来の技術〕

回路間のクロストークとは、抵抗あるいは容量等の寄生
のパスを介して任意の回路の信号が伝播し、本来の処理
すべき信号に他の信号が重畳し、その結果、処理すべき
信号回路におけるゲインや周波数特性等に応じて増幅さ
れてシステムに不都合を発生させる現象である。モノリ
シック半導体集積回路装置における上記のような回路間
のクロストーク対策に関する従来技術の例として、時開
５Ｇ−５１８５７号公報がある。

〔発明が解決しようとする課題〕

従来のクロストーク防止に関する一般的な設計手法では
、例えば第４図に示すように発振回路ＶＣＯ等のような
比較的信号振幅の大きな回路と小信号回路とを同一半導
体集積回路装置に構成する場合、ＶＣＯ回路１１と小信
号回路１２の接地電位点をそれぞれ独立した接地端子２
及び３に接続するものである。

このとき、それぞれの回路ブロックの素子分離領域に与
える接地電位も対応する各回路ブロックの接地電位点に
接続する。すなわち、ＶＣＯ回路１１に対応した素子分
離領域に対するオーミックコンタクトを得る拡散層（Ｓ
ＵＢ抜き）９は、その回路ブロック１１に対応した接地
端子２に接続され、小信号回路１２に対応した素子分離
領域に対するオーミックコンタクトを得る拡散層（ＳＵ
Ｂ抜き）９は、その回路ブロック１２に対応した接地端
子３に接続される。

しかしながら、このような構成では、同図に点線で示し
たような基板抵抗Ｒ１を介してクロストークが発生する
という問題の生じることが本発明者の研究により判明し
た。すなわち、第５図の等価回路図に示すように、ＶＣ
Ｏ回路１１側では、その信号振幅が例えば１〜２Ｖ、、
のように比較的大きく、その発振動作に従った電流変化
に対応して電源配線抵抗Ｒ２等により約６０ｍＶのよう
なノイズが発生する。このノイズは、内部配線によって
素子分離領域のコンタクト用拡散層９に伝えられる。こ
の素子分離領域は、半導体基板と電気的に接続されてお
り、その基板抵抗Ｒ１を介して回路ブロック１２例の素
子分離領域のコンタクト用拡散層９に接続されている。

したがって、基板抵抗Ｒ２を１０Ω程度とし、回路ブロ
ック１２側の配線抵抗Ｒ３（ポンディングパッドからの
接地線の抵抗値）を２Ω程度とすると、小信号側の接地
電位のノイズは約１０ｍＶ程度になる。したがって、こ
のノイズが増幅回路ＡＭＰの入力ラインに対して例えば
８０％に減衰して伝播され、増幅回路の利得が２０倍な
ら、出力には１６０ｍＶものノイズが現れてしまうもの
となる。

この発明の目的は、基板抵抗を介したクロストークを防
止した半導体集積回路装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、回路の接地電位に比較的大きなノイズが発生
する第１の回路ブロックの接地電位点を第１の接地電位
端子に接続するとともに、上記第１の回路ブロックに対
応した素子分離領域を接地電位が比較的安定した第２の
回路ブロックに対応した第２の接地電位端子又は独立し
た第３の接地電位端子に接続するか、あるいはハイイン
ピーダンス状態にする。

〔作　用〕

上記した手段によれば、第１の回路ブロックの接地線と
それに対応した素子分離領域とが分離されているから、
上記接地線に発生したノイズが、上記素子分離領域と基
板及び第２の回路ブロック等のような他の回路の素子骨
ＨＴＪ域を介してリークしてしまうこうとを防止できる
。

〔実施例〕

第１図には、この発明に係る半導体集積回路装置の基本
的一実施例の概略チンプレイアウトパターンが示されて
いる。

同図の半導体集積回路装置は、公知のモノリシックバイ
ポーラＩＣの製造技術により、単結晶シリコンのような
１つの半導体基板を用いて形成される。

特に制限されないが、この実施例の半導体集積回路装置
は、ビディオプリンター用のカラー信号処理回路を構成
するものであり、３ｆｓｃ（３Ｘ３゜５８ＭＨｚ）で発
振する電圧制御型発振回路（以下、単にＶＣＯと略す）
を構成する回路ブロック１１と、上記信号ｒｓｃを用い
てカラー信号の処理する小信号回路１２とを含んでいる
。

上記ＶＣＯ回路１１と小信号回路１２は、斜線を付した
ようなアイソレーション領域７により分離される。モノ
リシックＩＣの場合、公知のようにコレクタが共通化さ
れるものを除いて各素子毎にアイソレーション領域によ
り分離されるが、同図では上記価々の素子を分離する最
外周のアイソレーション領域７を代表として例示的に示
すものである。

上記ＶＣＯ回路１１のアイソレーション７には、同図に
二点鎖線で示すようにオーミックコンタクトを得るため
の比較的高濃度にされた拡散層９が形成される。この拡
散層は、バイポーラ型トランジスタのベース領域やベー
ス領域を利用した拡散抵抗と同じ工程により形成される
ＢＲ拡散層（又はＳＵＢ抜きとも呼ばれる）が利用され
る。同図では、上記ＢＲ拡散層９の存在を明確にするた
めに上記アイソレーション領域７をはみ出すよう描かれ
ているが、実際には上記アイソレーション領域７の内に
形成される。この実施例では、特に制限されないが、上
記１００回路１１に対応した四角形を形作るアイソレー
ション７のうち、ＢＲ拡散層は小信号回路１２に対向し
た辺とそれを挾む両辺にコの字状に形成される。

上記ＶＣＯ回路の接地電位は、独立した外部端子用のポ
ンディングパッド２から延びる配線６により与えられる
。また、ｖＣＯ回路１１の動作電圧Ｖｃｃは、外部端子
用のポンディングパッド４から延びる配線６により与え
られる。上記電圧Ｖｃｃは、配線６により必要に応じて
コレクタ埋込層８にも与えられる。

これに対して、上記小信号回路１２のアイソレーション
７にも、同図に二点鎖線で示すようにオーミックコンタ
クトを得るための比較的高濃度にされた拡散層９が形成
される。この拡散層は、上記同様にバイポーラ型トラン
ジスタのベース領域やベース領域を利用した拡散抵抗と
同し工程により形成されるＢＲ拡散層（又はＳＵＢ抜き
とも呼ばれる）が利用される。同図では、上記ＢＲ拡散
層９が上記同様にアイソレーション領域７をはみ出して
描かれているが、実際には上記アイソレーション頚域内
に形成される。この実施例では、特に制限されないが、
上記小信号回路１２に対応した四角形を形作るアイソレ
ーション７のうち、ＢＲ拡散層は接地電位を与えるボン
ディング、パッド３に近接した辺に形成される。

上記小信号回路１２の接地電位は、独立した外部端子用
のポンディングパッド３から延びる配線６により与えら
れる。この実施例では、上記配線６により、アイソレー
ション７に形成された上記ＢＲ拡散層９にも同時に接地
電位が与えられる。

更に、上記ポンディングパッド３から上方向に延びる配
線は、上記■ＣＯ回路側のコの字状のＢＲ拡散層にオー
バーラツプするように形成され、ここにもパッド３側か
らの接地電位を与える。また、小信号回路１２の動作電
圧Ｖｃｃは、外部端子用のポンディングパッド５から延
びる配線６により与えられる。上記電圧Ｖｃｃは、配線
６により必要に応じてコレクタ埋込層８にも与えられる
。

この実施例では、上記のように信号振幅が大きくされる
こと等により、回路の接地電位点に比較的大きなノイズ
が発生する回路ブロック（ＶＣＯ）１１に対応したアイ
ソレーション領域には、その回路ブロック１１の接地電
位が与えられるのではなく、比較的小さな信号を扱う等
によって接地電位が安定した回路ブロック（小信号回路
）１２側に接地電位を与えるパッド３から延びる配線６
により接地電位が与えられるものである。

なお、上記回路１１及び１２に対応した拡散層９の表面
には、同図に点線で示したように配線６とＢＲ拡散Ｎ９
とを接続させるためのコンタクト穴１０がそれぞれ設け
られるものである。

第２図には、上記第１図に示した半導体集積回路装置を
機能的に表した一実施例の回路ブロック図が示されてい
る。

端子４と５は、回路ブロック１１と１２にそれぞれ動作
電圧Ｖｃｃを供給する。端子２と３は、上配回路ブロッ
ク１１と１２にそれぞれ接地電位を与える。そして、端
子３は、上述のような回路ブロック１２に接地電位を与
えることの他、上記回路ブロック１１と１２のアイソレ
ーション領域に形成されるコンタクト領域（ＳＵＢ抜き
）９にも接地電位を与えるよう用いられる。それ故、上
記のようにノイズが発生する回路ブロック１１の接地電
位は、１つの独立した端子２のみＱこ接続される。なお
、上記両回路ブロック１１と１２に対応した拡散層９間
には、前記説明したような基板抵抗Ｒ１が存在するもの
である。

第３図には、上記半導体集積回路装置の一実施例の概略
素子断面図が示されている。

同図の各回路素子の構造は、公知のバイポーラＩＣにお
ける素子構造と同一ないし類似の構成にされる。小信号
回路側は、代表として１つのトランジスタの構造断面図
が示されている。すなわち、Ｐ型基板上には、Ｎ−型エ
ピタキシャルＩＷ（Ｅｐ層）が形成される。上記Ｐ型基
板とＮ−Ｅｐ層との間には、Ｎ゛のコレクタ埋込層が形
成される。

上記Ｎ−Ｅｐ層は、その表面から上記Ｐ型基板の表面に
達するＰ型のアイソレーション領域７に囲まれるよう構
成される。このようにアイソレーション領域７に囲まれ
た領域が１つの電気的に分離された素子形成領域とされ
、トランジスタを構成すベース領域が形成される。この
ベース領域と同じ拡散工程により、上記アイソレーショ
ン領域７の表面にはそれに対するオーミックコンタクト
用の拡散Ｎ９が形成される。上記ベース領域にはエミッ
タとしてのＮ゛型型数散層形成され、上記ＮＥｐ層表面
には上記エミッタと同時に形成されるコレクタ用のオー
ミソクコンクト用のＮ°型型数散層形成される。そして
、表面の酸化膜が選択的に除去されてコンタクト穴が形
成され、そこに配線が形成されることにより、小信号回
路を構成する１つのトランジスタのエミッタＥ、ベース
Ｂ及びコレクタＣの電極が形成される。

ＶＣＯ回路側は、代表として１つの拡散抵抗の構造断面
図が示されている。すなわち、Ｐ型基板上には、Ｎ−型
エピタキシャルＪ！１Ｊ（Ｅｐ［）が形成される。上記
Ｐ型基板とＮ−ＥｐｉＪとの間には、Ｎ゛のコレクタ埋
込層が形成される。上記Ｎ−Ｅｐ層は、その表面から上
記Ｐ型基板の表面に達するＰ型のアイソレーション領域
７に囲まれるよう構成される。このようにアイソレーシ
ョン領域７に囲まれた領域力月つの電気的に分離された
素子形成領域とされ、ベース領域と同一拡散工程により
形成される拡散抵抗が形成される。これと同じ拡散工程
により、上記アイソレーション領域７の表面にはそれに
対するオーミックコンタクト用の拡散層９が形成される
。そして、上記拡散層の一端側の酸化膜が除去されてコ
ンタクト穴が形成され、そこに配線Ｒが形成される。

この実施例では、前記のように■ＣＯ回路側のアイソレ
ーション７には、オーミックコンタクト用の拡散層９と
配線を介して小信号回路側の接地線及び同様なアイソレ
ーション７の拡散層９とともに接地端子３に接続される
。

この実施例において、上記■ＣＯ回路１１は、その信号
振幅が１〜２■のように比較的大きくされることによっ
て、接地電位線に比較的大きなノイズが発生する。しか
しながら、このＶＣＯ回路１１の接地線は、独立した外
部端子２にのみ接続される。それ故、上記ノイズはＶＣ
○回路の接地線にのみ発生だけである。すなわち、回路
の接地線が従来の半導体集積回路装置のように対応する
アイソレーション領域と接続されていないから、アイソ
レーション領域にはノイズが乗らない。したがって、上
記２つの回路ブロック間において、両アイソレーション
領域間の基板抵抗Ｒ１が存在しても、それを介してノイ
ズがリークしてしまうことが防止できるものとなる。

なお、半導体集積回路装置において、端子に余裕があれ
ば、上記接地線にノイズが発生する回路は、その接地線
とアイソレーション領域とはそれぞれに端子を設けて接
地電位を供給する構成としてもよい。あるいは、上記接
地線にノイズが発生する回路ブロック１１に対応したア
イソレーション領域７をハイインピーダンス状態にする
ものであってもよい。すなわち、上記回路ブロック１１
に対応したアイソレーション領域には、上記オーミソク
コンタト用領域を設けてないで、みかけ上フローティン
グ状態にするものであってもよい。

このようにしても、小信号回路１２側のアイソレーショ
ン領域と■ＣＯ回路のアイソレーション領域とは上記の
ような基板抵抗Ｒ１により電気的に接続されるものであ
るため、ＶＣＯ側のアイソレーション領域にはＰＮ接合
を逆バイアスさせる接地電位が与えられるから問題ない
。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１１回路の接地電位に比較的大きなノイズが発生する
第１の回路ブロックの接地電位点を第１の接地電位端子
に接続するとともに、上記第１の回路ブロックに対応し
た素子分離領域を接地電位が比較的安定した第２の回路
ブロックに対応した第２の接地電位端子又は独立した第
３の接地電位端子に接続するか、あるいはハイインピー
ダンス状態にすることにより、第Ｉの回路ブロックの接
地線に発生したノイズが、その素子分離領域と基板及び
第２の回路ブロック等のような他の回路の素子分ＡＩ　
領域を介してリークしてしまうこうとを防止できるとい
う効果が得られる。

（２）上記（１）により、従来は経験則に従って分離し
てそれぞれ半導体集積回路化していたノイズが発生する
第１の回路と、小信号のような第２の回路とを１つの半
導体集積回路化できる。これにより、半導体集積回路装
置の多機能化や大規模化が可能になるという効果が得ら
れる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることばいうまでもない。例えば、１つの半導体集
積回路装置に内蔵される回路は、上記のように接地線に
ノイズが発生する１つの回路と、小信号を扱う他の回路
の組み合わせの他、接地線にノイズが発生する回路が複
数個からなるものであってもよい。この場合には、それ
ぞれの回路に対応して接地端子が設けられ、それぞれの
回路ブロックに対応したアイソレーション領域には、上
記のように比較的安定した回路から接地電位を与えるよ
うにするか、それ専用の接地端子を設ける等にすればよ
い。また、回路構成は、前記実施例のようにカラー信号
等のアナログ信号を扱う回路の他、ディジタル信号を扱
う回路、ディジタル信号を扱い回路とアナログ信号とを
扱い回路とが混在するもの等種々の実施形態を採ること
ができる。また、回路構成もそれに応じてバイポーラ回
路、ＭＣ）ＳＦＥＴ（絶縁ゲート型電界効果トランジス
タ）回路、あるいはこれらを組み合わせたＢｉ−ＣＭＯ
３回路等種々の実施形態を採ることができる。また、半
導体素子を構成する導電型を逆にし、回路をＰＮＰ　ト
ランジスタ等から構成するものであってもよい。

この発明は、ＰＮ分離領域を用いる半導体集積回路装置
に広く利用することができる。

〔発明の効果〕

本願おいて開示される発明のうち代表的なものによって
得られる効果を簡単に説明すれば、下記の通りである。

すなわち、回路の接地電位に比較的大きなノイズが発生
する第１の回路ブロックの接地電位点を第１の接地電位
端子に接続するとともに、上記第１の回路ブロックに対
応した素子分Ｍ’ｐＭ域を接地電位が比較的安定した第
２の回路ブロックに対応した第２の接地電位端子又は独
立した第３の接地電位端子に接続するか、あるいはハイ
インピーダンス状態にすることにより、第１の回路ブロ
ックの接地線に発生したノイズが、その素子分離領域と
基板及び第２の回路ブロック等のような他の回路の素子
分離領域を介してリークしてしまうこうとを防止できる
。

【図面の簡単な説明】

第１図は、この発明に係る半導体集積回路装置の基本的
一実施例を示す概略チンプレイアウトパターン図、 第２図は、上記第１図に示した半導体集積回路装置を機
能的に表した一実施例を示す回路ブロック図、 第３図は、上記半導体集積回路装置の一実施例を示す概
略素子断面図、 第４図は、この発明に先立って考えられる半導体集積回
路装置を機能的に表した一例を示す回路ブロック図、 第５図は、その等価回路図である。

Claims (1)

1. 【特許請求の範囲】 １、回路の接地電位に比較的大きなノイズが発生する第
   １の回路ブロックと回路の接地電位が比較的安定した第
   ２の回路ブロックとを含み、上記第１の回路ブロックの
   接地電位点を第１の接地電位端子に接続するとともに、
   上記第１の回路ブロックに対応した素子分離領域を第２
   の回路ブロックに対応した第２の接地電位端子又は独立
   した第３の接地電位端子に接続したことを特徴とする半
   導体集積回路装置。 ２、回路の接地電位に比較的大きなノイズが発生する第
   １の回路ブロックと回路の接地電位が比較的安定した第
   ２の回路ブロックとを含み、上記第１の回路ブロックの
   接地電位点を第１の接地電位端子に接続するとともに、
   上記第１の回路ブロックに対応した素子分離領域をハイ
   インピーダンス状態にしたことを特徴とする半導体集積
   回路装置。 ３、上記第１の回路ブロックを囲むようした素子分離領
   域のうち、それに接地電位を与えるオーミックコンタク
   ト用の比較的高い濃度にされた拡散領域は、第２の回路
   ブロック側が存在する側に対応して設けられるものであ
   ることを特徴とする特許請求の範囲第１項記載の半導体
   集積回路装置。