JPH0363209B2 - - Google Patents

Info

Publication number
JPH0363209B2
JPH0363209B2 JP57205981A JP20598182A JPH0363209B2 JP H0363209 B2 JPH0363209 B2 JP H0363209B2 JP 57205981 A JP57205981 A JP 57205981A JP 20598182 A JP20598182 A JP 20598182A JP H0363209 B2 JPH0363209 B2 JP H0363209B2
Authority
JP
Japan
Prior art keywords
etching
gas
sio
plasma
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57205981A
Other languages
English (en)
Other versions
JPS58100684A (ja
Inventor
Seitaro Matsuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20598182A priority Critical patent/JPS58100684A/ja
Publication of JPS58100684A publication Critical patent/JPS58100684A/ja
Publication of JPH0363209B2 publication Critical patent/JPH0363209B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、プラズマやイオンの化学反応性を利
用して材料表面を選択的にエツチングするドラ
イ・エツチング方法、特に半導体集積回路の製造
工程におけるエツチングの工程に適合するドラ
イ・エツチング方法に関する。
半導体集積回路の製造工程におけるエツチング
の工程では、エツチングしようとする対象材料の
点から、Si基板上のSiO2膜の上に更に堆積され
たSi(多結晶シリコン)又はSi3N4(窒化シリコ
ン)又は金属膜などをホトレジストをマスクとし
てパターン形成する工程、及びSi基板上のSiO2
Si3N4,燐ガラスなどの膜をホトレジストをマス
クとしてパターン形成する工程の二つの工程が必
要である。
これらの工程においては、エツチングしようと
する材料の下地材料であるSiO2又はSiがほとん
どエツチングされない特性、すなわち選択エツチ
ング特性が重要である。Si基板上のSiO2膜の上
に更に堆積されたSi又はSi3N4又は金属膜などを
ホトレジストをマスクとしてパターン形成する工
程のためのドライ・エツチング方法としては、従
来、CF4などのフレオン・ガスをエツチング用ガ
スとして用いるプラズマ・エツチング技術が用い
られていた。この技術はCF4ガスを高周波放電に
よつてプラズマ状態にし、そのとき解離されて発
生する中性弗素ラジカルの化学作用を利用してエ
ツチングするという原理に基づいている。この原
理のためエツチングに方向性がなく、等方的にエ
ツチングが進行するから、ホトレジストをマスク
としてSiやSi3N4などをパターン形成しようとす
ると、第1図に示すように、エツチング深さと同
程度にホトレジスト・パターンの下部まで除去さ
れる、いわゆるアンダカツトを生じる。図中、1
はホトレジスト、2はエツチングしようとする対
象材料、ここではSiO2、3は下地材料、ここで
はSi又はSi3N4を示す。このためパターン精度が
著しく劣化するという欠点があつた。
一方、Si基板上のSiO2,Si3N4,燐ガラスなど
の膜をホトレジストをマスクとしてパターン形成
する工程に適用できるドライ・エツチング方法と
しては、最近開発されたプラズマ・スパツタ複合
エツチング(反応性スパツタ・エツチング)また
は平行電極形プラズマ・エツチング技術がある。
前者の技術は、例えば、特開昭第52−114444号
に、後者の技術は、例えば、アイ・イー・イー・
イー・インターナシヨナル・エレクトロン・デパ
イシーズ・ミーテイング(IEEE Intenational
Electron Devices Meeting)1976年、予稿集、
第205頁に掲載されたアール・ジー・パウルセン
(R.G.Poulsen)著、プラズマ・エツチング・オ
ブ・アルミナム(Plasma Etching Aluminum)
と題する論文に掲載されている。これらの技術
は、プラズマ・エツチング技術と同様に、CF4
C2F6などのフレオン・ガスをエツチング用ガス
として用いるが、その原理は全く異なつている。
すなわち、CF+ oなどのイオンがスパツタ・エツチ
ング装置の原理と同一の原理によつて、エツチン
グしようとする材料表面に垂直に入射、衝撃し、
そのとき惹き起こされる化学反応(CFo+SiO2
SiFn+CO,CO2など)を利用してSiO2のエツチ
ングを行う。このため、エツチングに方向性があ
り、第2図に示すように、アンダカツトを生じる
ことなく高精度のパターン形成を実現することが
できる。
しかしながら、SiO2上に堆積されたSiなどの
膜をホトレジストをマスクとして、又はSiO2
マスクとしてSi基板をパターン形成し、しかもア
ンダカツトを生じない方法は知られていなかつ
た。
本発明者はプラズマ・スパツタ複合エツチング
装置(反応性スパツタ・エツチング装置)を用い
て、SiとSiO2のエツチ速度比とパターン形成特
性の関係を調べた結果を以下に述べる。本発明者
が使用した実験装置の排気系は油拡散ポンプ
(1000/sec)と油回転ポンプ(500/min)
から構成されている。真空室にはエツチング用ガ
スの導入系が接続されており、内部にはプラズマ
を発生させるための電極(直径200mm)が配置さ
れ、その電極は水冷されている。エツチングしよ
うとする試料は電極上に設置されたエツチングテ
ーブル板の上に載置される。高周波電力(周波数
13.56MHzを電極に印加して、接地された電位の
対向板との間にプラズマを発生させると、高周波
スパツタリング装置と同一の原理によつて、試料
表面及び露出されたエツチング・テーブル表面は
イオン衝撃を受ける。このとき惹き起こされる化
学反応を利用したのがプラズマ・スパツタ複合エ
ツチング法によるSiO2エツチングである。この
場合、前にも述べた通り、アンダカツトを伴わ
ず、高精度のパターン形成が可能である。
本発明者は、Siのエツチ速度を増加させる条件
にした場合、Siについてもこのようなパターン形
成特性を保持できるかどうかについて、まず弗化
炭素ガスに酸素を混合する方法を検討した。弗化
炭素ガス(フレオンガス)に酸素を混合する方法
は、プラズマ・エツチング技術においてSiなどの
エツチ速度を増加させるためによく用いられる方
法である。その結果、SiとSiO2のエツチ速度比
が1:1〜2:1以下の場合では、アンダカツト
を生じないパターン形成が可能であるが、エツチ
ング速度比1:1〜2:1以上にSiのエツチ速度
を増加させると、プラズマ・エツチングの場合と
全く同様のアンダカツトを生ずることが明らかと
なつた。この結果はCF4,O2F6,C4F8ガスとO2
CO2ガスの組合せ全般について成立した。
本発明の目的は、したがつて、SiO2下地の上
に被着されたSiなどの、一般に弗化物が揮発性の
物質の層をアンダカツトなしに選択的にエツチン
グすることを可能にするドライ・エツチング方法
を提案することである。
上記目的を達成するために、本発明によるドラ
イ・エツチング方法は、エツチング用ガスとし
て、弗化炭素の弗素の一部が臭素又は沃素に置換
された形の分子構造を有するガス、もしくは弗化
炭素と臭素、沃素、あるいは弗化炭素の弗素の一
部が臭素又は沃素に置換された形の分子構造を有
するガスの混合ガスを使用することを要旨とす
る。
前に述べた本発明者の実験結果が得られる理由
として、O2を多量に混合するとOF4+O2→CO,
CO2+4Fのような反応がプラズマ内に生じ、多量
の中性弗素ラジカルを発生し、プラズマ・エツチ
ングと同様のエツチング機構(Si+4F→SiF4
に移行し、イオン入射の効果の割合が非常に小さ
くなるためと解釈できる。また、Siのエツチ速度
がSiO2と同程度もしくはそれ以上のときは、Si
もアンダカツトなくエツチングされることの理由
として、O2の濃度がそれ程高くないため、材料
表面での作用が主となり、Si表面に到達したO2
がそこでCF+ oなどのイオン衝撃によつて、Si+
CFo+O2→SiFn+CO,CO2のような反応が惹き
起こされ、CFoがSiと反応するとともに、残りの
CやCFがOによつてSi表面から除去されてSiの
エツチングが進行し、このためアンダカツトが生
じないと考えられる。
本発明者の知見によれば、プラズマ内の反応で
は弗素ラジカルを発生させることなく、イオン衝
撃面においてのみO2と同様な役割を果す混合種
として反応性の低いハロゲン元素を使用すれば、
CF+ oなどのイオンを利用してアンダカツトなしに
Siを能率よくエツチングすることができる。
本発明者が沃素と臭素を用いて行つた実験結果
を以下に示す。
CF4ガス又はC2F6ガスに沃素(I2)を10〜20%
混合し、エツチング・テーブル材として石英ガラ
スとカーボンを用いて、アンダカツトなしにSiが
能率よくエツチングされ、エツチ速度比Si:
SiO2≒5:1が実現されることが見出された。
ガス圧条件は0.03〜0.07Torrであつた。高周波電
力50W(0.16W/cm2)のとき、Siは約500Å/min
のエツチ速度で能率よくエツチングされた。第3
図は、CF4の流量を15c.c./min,I2の流量を3
c.c./min、ガス圧を0.02Torrとして、10分間エツ
チングを行つたときの高周波電力とエツチ速度の
関係をSi、ホトレジストAZ1350J、及びSiO2につ
いて示す。
臭素(Br2)も沃素とほぼ同様の効果を示し
た。I2又はBr2の混合はSiのエツチ速度を増加さ
せるだけでなく、SiO2のエツチ速度の減少に対
しても効果があることがわかつた。また、ホトレ
ジストのエツチ速度も小さく、Siの約1/8であつ
た。この結果は、I又はBrの結合エネルギがC
及びSiに対して、O,H、及びNの結合エネルギ
よりも小さく、またC−C結合よりも弱いとい
う、反応性の弱さに基づいていると考えられる。
CF4又はC2F6ガスにI2又はBr2を混合したとき
のSiのエツチング反応機構としては、CF+ oなどの
イオンがSi面を衝撃するとき、CFoの中のFはC
よりSiと結合する方が安定であるためSiFoを形成
し、残りのCやCFが表面に吸着されたI又はBr
と結合し、揮発して、少量のO2混合の場合と同
様になる。また、イオン衝撃を受けない部分は、
I又はBrの反応性が低いため、エツチングされ
ないと推察される。CFoなどの弗素を含む成分が
重要な役割を演じていることは、I2又はBr2単体
もしくはAr混合ガスでは効果が小さいという実
験結果から確認された。
CF4,C2F6ガスとBr2,I2ガスの混合ガスと同
様な効果を示すことが期待されるガスとして、
CBrF3,CBr2F2,CIF3,CI2F2のように、弗化炭
素CoFnの弗素の一部がBrもしくはIに置換され
た形の分子構造を有するガスを挙げられる。これ
らのガスのうち、CBrF3やCBr2F2は消化剤用の
ガスとして知られ、安全性が極めて高く、
HalonF−13B1(CBrF3)、HalonF−12B2
(CBr2F2)の商品名で知られている。
これらのガスについて本発明者が行つた実験の
結果をCBrF3を例にとつて述べると次の通りであ
る。CBrF3ガスは、プラズマ状態になると結合エ
ネルギが最も小さいBrかCBrF3分子から解離さ
れ、CF3とBr2の混合ガスと同様の効果を示すも
のと考えられる。
第4図は、エツチング・テーブル材として石英
ガラスを使用し、CBrF3の流量15c.c./min、高周
波電力50Wで得られた単結晶Si、多結晶シリコ
ン、Si3N4、ホトレジストAZ1350J、及びSiO2
ついてのCBrF3ガス圧とエツチ速度の関係を、第
5図はガス圧を0.03Torrに固定し、200mmφの電
極を使用し、同じCBrF3流量で、第4図と同じ物
質について、高周波電力とエツチ速度の関係を示
す。図から明らかな通り、50W(0.16W/cm2)の
ような比較的小さな高周波電力においても、Siは
700Å/min以上のエツチ速度を示した。また、
SiのSiO2に対するエツチ速度比はSi:SiO2
6:1以上であつた。更に、Si3N4も能率よくエ
ツチングされ、Si3N4:SiO2=4:1以上のエツ
チ速度比が得られた。また、ホトレジストのエツ
チ速度も小さく、Si:ホトレジスト=3:1以上
のエツチ速度比が得られた。
SiとSiO2の選択エツチング特性及びアンダカ
ツトのないパターン形成特性を更に確認するた
め、パターン形成した厚さ0.5μmのSiO2をマスク
としてSi基板をエツチングした結果、パターン幅
0.8μm、高さ(深さ)3μmで側壁が垂直なパター
ンを得ることができた。この場合、エツチングさ
れた部分のSi面は、走査形電子顕微鏡による
10000倍の観察においても、鏡面状態が保たれて
いた。
CBrF3ガスでは、エツチング・テーブル材とし
てカーボンより石英ガラスの方がよい結果を与え
た。エツチング・テーブル材をカーボンとし、
CBrF3ガスを用いる場合や、I2もしくはBr2の混
合量を増加させすぎた場合に、Si面に付着物を生
ずることがあるが、CF4,C2F6ガスと、CBrF3
CBr2F2,CIF3,CI2F2ガスなどを混合することに
より、Br2又はI2の割合(濃度)を調整して、エ
ツチング・テーブル材の種類やガス圧などの条件
に対応させることもできる。
ガス圧が0.1〜1Torrの領域で使用される平行
電極形プラズマ・エツチング装置も原理的にプラ
ズマ・スパツタ複合エツチング装置(反応性スパ
ツタ・エツチング装置)と同じ効果を利用してい
るものであるから、以上述べた方法を同様に良く
適用することができる。
本発明によるドライ・エツチング方法は、その
反応形式からわかるように、従来のCF4ガス・プ
ラズマ・エツチングを適用することができるすべ
ての材料についてアンダカツトなく、高精度にパ
ターン形成することができる。これにより半導体
集積回路の配線材料として重要なMoやMoSi2
更に他の金属Ti,Ta,Wなど、一般には弗化物
が揮発性の物質に対して高精度のパターン形成が
可能となる。ただし、金属の場合では、CBrF3
スにCF4ガスを混合するか、少量のO2を混合し、
多少高めのガス圧を用いる方が良い結果が得られ
る。
エツチングの反応機構からわかるように、以上
述べたガスをイオン・ビーム・エツチング装置又
はイオン・シヤワ・エツチング装置に導入しても
プラズマ・スパツタ複合エツチング装置(反応性
スパツタ・エツチング装置)又は平行電極形プラ
ズマ・エツチング装置におけると同様に、弗化物
が揮発性の材料を高精度に選択エツチングするこ
とができる。
本発明はイオン入射による化学反応を利用した
エツチング法であるから、従来のプラズマ・エツ
チング法に比較して、均一性及び再現性がよく、
またエツチ速度のパターン形状依存性もないとい
う特長がある。
Alのエツチング用ガスとして知られる四塩化
炭素(CCl4)をSiエツチングに適用することによ
つても、ある程度アンダカツトを減少させること
ができるという実験結果も得られたが、パターン
形成特性の優劣のほかに、油回転ポンプなどの排
気系への影響、安全性、ガス導入などの取扱い上
の各点から、本発明による方法の方が遥に優れて
いる。
本発明によれば、SiO2をマスクとしてSi基板
の加工を高精度に行うこともできるので、金属な
どの不純物汚染に敏感な半導体材料に対して、金
属マスクを用いないでSiに高精度の加工を施すこ
とができる利点は大きい。
また、CBrF3などの本発明に用いられるガスは
安全性、取扱い易さなどの点でも優れ、これまで
のフレオン・ガスを用いるプラズマ・スパツタ複
合エツチング装置(反応性スパツタ・エツチング
装置)と全く同様の装置構成、取扱いが可能であ
るという利点がある。
【図面の簡単な説明】
第1図は従来のプラズマ・エツチングでホトレ
ジストをマスクとしてSiO2上に披着されたSi又
はSi3N4をエツチングしてパターン形成したもの
の断面図、第2図はプラズマ・スパツタ複合エツ
チングよりSi下地材料上に被着されたSiO2をエ
ツチングしたときの断面図、又は本発明により
SiO2上に被着されたSi又はSi3N4をエツチングし
たパターン形成したものの断面図、第3図はCF4
とI2の混合ガスを使用したときの高周波電力とエ
ツチ速度の関係を示す図、第4図及び第5図は
CBrF3ガスを使用したときのそれぞれCBrF3ガス
圧とエツチ速度の間及び高周波電力とエツチ速度
の間の関係を示す図である。 1……ホトレジスト、2……エツチングしよう
とする対象材料、3……下地材料。

Claims (1)

  1. 【特許請求の範囲】 1 エツチング用ガスとして、弗化炭素の弗素の
    一部が臭素又は沃素に置換された形の分子構造を
    有するガス、もしくは弗化炭素と臭素、沃素、あ
    るいは弗化炭素の弗素の一部が臭素又は沃素に置
    換された形の分子構造を有するガスの混合ガスを
    使用し、 エツチングされる試料はプラズマ状態の上記ガ
    ス中のイオンによつて衝撃されるように配置さ
    れ、 レジストをマスクとして、 弗化物が揮発性の物質の基板をエツチングする
    ことを特徴とするドライ・エツチング方法。
JP20598182A 1982-11-26 1982-11-26 ドライ・エツチング方法 Granted JPS58100684A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20598182A JPS58100684A (ja) 1982-11-26 1982-11-26 ドライ・エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20598182A JPS58100684A (ja) 1982-11-26 1982-11-26 ドライ・エツチング方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4531979A Division JPS55138834A (en) 1979-04-16 1979-04-16 Dry etching method

Publications (2)

Publication Number Publication Date
JPS58100684A JPS58100684A (ja) 1983-06-15
JPH0363209B2 true JPH0363209B2 (ja) 1991-09-30

Family

ID=16515916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20598182A Granted JPS58100684A (ja) 1982-11-26 1982-11-26 ドライ・エツチング方法

Country Status (1)

Country Link
JP (1) JPS58100684A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572686B2 (ja) * 2005-01-14 2010-11-04 パナソニック電工株式会社 静電容量型半導体物理量センサ及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE177877T1 (de) * 1986-12-19 1999-04-15 Applied Materials Inc Bromine-ätzverfahren für silizium
JPS63261835A (ja) * 1987-04-20 1988-10-28 Fujitsu Ltd 電極・配線形成方法
US5157091A (en) * 1987-10-07 1992-10-20 Murahara Masataka Ultraviolet-absorbing polymer material and photoetching process
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
JP5537324B2 (ja) 2010-08-05 2014-07-02 株式会社東芝 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713137A (en) * 1980-06-24 1982-01-23 Toshiba Corp Amorphous alloy for magnetic head

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713137A (en) * 1980-06-24 1982-01-23 Toshiba Corp Amorphous alloy for magnetic head

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572686B2 (ja) * 2005-01-14 2010-11-04 パナソニック電工株式会社 静電容量型半導体物理量センサ及びその製造方法

Also Published As

Publication number Publication date
JPS58100684A (ja) 1983-06-15

Similar Documents

Publication Publication Date Title
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
US5447598A (en) Process for forming resist mask pattern
CA1172993A (en) Microwave plasma etching
US5445710A (en) Method of manufacturing semiconductor device
US5269879A (en) Method of etching vias without sputtering of underlying electrically conductive layer
US5958801A (en) Anisotropic etch method
US4444618A (en) Processes and gas mixtures for the reactive ion etching of aluminum and aluminum alloys
US4473435A (en) Plasma etchant mixture
US5607602A (en) High-rate dry-etch of indium and tin oxides by hydrogen and halogen radicals such as derived from HCl gas
US5078833A (en) Dry etching method
JPS6352118B2 (ja)
JPH08172077A (ja) ビアのプラズマエッチング改良方法
JPH0245927A (ja) エッチング方法
CA1120888A (en) Glow discharge etching process for chromium
US5522520A (en) Method for forming an interconnection in a semiconductor device
JP3318801B2 (ja) ドライエッチング方法
US5271799A (en) Anisotropic etch method
JPH0363209B2 (ja)
US20020011462A1 (en) Method of processing organic antireflection layers
JP3279016B2 (ja) ドライエッチング方法
JPH03174724A (ja) パターン形成方法
JP3160389B2 (ja) ドライエッチング方法
US4465553A (en) Method for dry etching of a substrate surface
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH0251987B2 (ja)