JPH0363091B2

JPH0363091B2 -

Info

Publication number: JPH0363091B2
Application number: JP13936181A
Authority: JP
Inventors: Kyoshi Yada; Shigeo Sawada
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-09-04
Filing date: 1981-09-04
Publication date: 1991-09-30
Also published as: JPS5840668A

Description

【発明の詳細な説明】本発明は、レジスタ選択方式に関し、特にビツ
ト長の短かいマイクロ命令で多数のレジスタを選
択できる間接指定によるレジスタ選択方式に関す
るものである。

マイクロ・プログラム制御の中央処理装置で
は、制御論理がプログラムの形で制御記憶に集中
して格納され、その変更修正が比較的簡単である
ため、ハードウエアに柔軟性を与えることができ
る等、種々の利点を有している。

垂直型のマイクロ命令は、操作コードと操作オ
ペランド・フイールドからなり、操作オペラン
ド・フイールドで演算回路の入力や結果の行先等
を指定する。

第１図は、マイクロ・プログラム制御の中央処
理装置のブロツク図である。

第１図において、１は演算ユニツト（ALU）、
２は記憶装置を制御するユニツト（SCU）、３は
マイクロ・プログラムのシーケンスを制御するユ
ニツト（SEQ）、４はチヤネル制御ユニツト
（CH）である。

これらの各ユニツト１〜４には、マイクロ・プ
ログラムによつて選択されるレジスタが多数分散
されており、選択されたレジスタの内容がデー
タ・バスを介して各ユニツト２〜４と演算ユニツ
ト１の間で転送される。

第１図において、演算ユニツト１には、ローカ
ル・ストレージ（以下LSと記す）５とこのLSに
対応するレジスタ群７が配置され、LS５はデー
タ・バス（XB）８を通つて演算器６に入力する
一方、レジスタ群７はデータ・バス（YB）９を
通つて演算器６に入力し、その演算結果はデー
タ・バス（ZB）１１を通つて各ユニツト１〜４
のレジスタに格納される。なお、演算ユニツト１
以外のユニツト２〜４に存在するレジスタは、共
通データ・バス（EB）１０を通つて、演算ユニ
ツト１のデータ・バス（YB）９に接続されてい
る。レジスタを選択する場合、従来よりマイクロ
命令による直接指定、つまり各レジスタごとに割
り当てられた識別コードをマイクロ命令の操作オ
ペランド・フイールドで指定することにより選択
している。したがつて、識別コードを指定するフ
イールド長は、すべてのレジスタを区別するため
に必要なレジスタ選択用ビツト数を準備しなけれ
ばならない。例えば、中央処理装置内のレジスタ
数が200個存在する場合、これらを選択するには、
2⁸＝256によつて８ビツトが必要であり、Ｘ＋Ｙ
＝Ｚの演算を行うために、Ｘ、Ｙ、Ｚのレジスタ
を独立に指定すれば、８ビツトの３倍、つまり24
ビツトが必要となる。

そこで、従来より、レジスタ選択に必要なマイ
クロ命令のビツト数を減少するため、Ｘ＋Ｙ＝Ｚ
の演算を行う場合、ＸとＹのレジスタを同一にす
るか、あるいはＹとＺのレジスタを同一にする方
法、または200個のレジスタのうち、Ｘ＋Ｙ＝Ｚ
の演算に必要なレジスタのみをあらかじめ選択し
ておく方法等を用いている。

しかし、これらの方法を用いても、まだマイク
ロ命令のレジスタ選択に必要なビツト数の占める
割合が大きいため、マイクロ命令を記憶する制御
記憶装置の容量が大きくなり、コスト高を招いて
いる。

本発明の目的は、このような従来の欠点を解消
するため、レジスタ選択に必要なマイクロ命令の
ビツト数を減少し、かつマシン・サイクルを短縮
するとともに、マイクロ命令のビツト数の変更な
しにレジスタ数を増加することが可能なレジスタ
選択方式を提供することにある。

本発明のレジスタ選択方式は、命令（機懐語の
一単位であつて、計算機に演算その他の一定の動
作を指示するもの。マイクロ命令は、命令を更に
分解して、ハードウエアに基本動作を指示するも
のである。以下、単に「命令」というときは、マ
イクロ命令ではなく、この「機械語の一単位」の
意を表すものとする。）を複数のマイクロ命令に
より実行するデータ処理装置であつて、次の特徴
を有する。

すなわち、マイクロ命令の演算に用いる複数の
演算レジスタと該複数の演算レジスタの一つを指
定するビツトとコントロールビツトとを有するレ
ジスタ・アドレス・レジスタとを備えた複数のユ
ニツトと、命令のオペコードに基づき該レジス
タ・アドレス・レジスタの初期値および該レジス
タ・アドレス・レジスタのカウントアツプあるい
はカウントダウン若しくはカウント維持を指示す
る情報を、マイクロ命令の実行に先立ち該レジス
タ・アドレス・レジスタのコントロール・ビツト
に設定する初期設定手段と、マイクロ命令により
あるユニツトに属するレジスタ・アドレス・レジ
スタが選択されたときに、少なくとも次のマイク
ロ命令の実行前までに該レジスタ・アドレス・レ
ジスタの値を該レジスタ・アドレス・レジスタの
コントロール・ビツトに設定された情報の指示に
基づき更新する手段とを有することに特徴があ
る。

以下、本発明の動作原理と実施例を、図面によ
り説明する。

第１図に示す中央処理装置において、マイク
ロ・プログラムにより選択されるレジスタのう
ち、使用頻度が高く、かつ高速度で選択する必要
のあるレジスタは、演算ユニツト１に集中してお
り、他のユニツト２〜４では、高速度選択を要す
るレジスタは２〜３個程度で、大部分のレジスタ
が高速度選択を必要としない。

本発明においては、マイクロ・プログラムによ
りレジスタ選択を行う場合、高速度選択を要する
演算ユニツト１内のレジスタ、つまりデータ・バ
ス（XB）８を通して読み出されるレジスタ
（LS）とデータ・バス（YB）９を通して読み出
される演算ユニツト１のレジスタ群に対しては、
マイクロ命令による直接指定を行い、高速度選択
を要しないユニツト２〜４内のレジスタ、つまり
共通データ・バス（EN）１０を通して読み出さ
れるレジスタに対しては、マイクロ命令による間
接指定を行う。このように、本発明では、使用頻
度が大きく、マイクロ命令により直接指定しない
と処理装置の性能が低下するレジスタに対して
は、マイクロ命令による直接指定を行い、エラー
等、例外事項が発生したときのみ参照するもの
で、高速度選択を要しないレジスタに対しては、
マイクロ命令による間接指定を行う。さらに、間
接指定のためのレジスタ・アドレス・レジスタ
（以下RARと記す）に対して、命令開始時の初期
設定とマイクロ命令による任意の値の設定の機
能、およびカウント機能を持たせることによつて
間接指定の高速化を計り、特定の命令でのみ使用
するレジスタ等も間接指定できるようにする。

第２図ａ，ｂは、本発明の実施例を示すマイク
ロ命令のレジスタ選択用コードの説明図である。

マイクロ命令１２は、Ｆ、SX、Ａ、SY、…の
各操作フイールドに分割されており、それぞれＦ
はフアンクシヨン（バイト処理、ワード処理、転
送処理等の指示）、SXは演算器のＸ側のソース・
レジスタ選択の選択、Ａは演算の種類の指定、
SYは演算器のＹ側のソース・レジスタおよびデ
イステネーシヨン・レジスタの選択の指定を行
う。

SXフイールドは従来どおりマイクロ命令によ
り直接指定を行い、SYフイールドは演算ユニツ
ト１のレジスタ群７を除去して間接指定を行う。
中央処理装置内にレジスタ数が例えば、200個存
在する場合、従来の方式であればSX、SYフイー
ルドとも８ビツト長となるのに対して、第２図で
は演算ユニツト１のレジスタのみ直接指定を行う
ので、SX、SYフイールドとも４ビツト長でよ
い。いま、演算ユニツト１のレジスタ名をＡ、
Ｂ、Ｃ、…とすると、レジスタＡ、Ｂ、Ｃ、…
と、ユニツト２〜４ごとに設置されるRARと、
ユニツト２〜４ごとの転送用データ・バス
（SCUB、SEQE、CHB）のみがマイクロ命令で
直接指定できる４ビツトのコードを持つており、
これに対して他のユニツト２〜４のレジスタは
RARにより間接指定されるコードを独立して持
ち、そのビツト数は任意に決定できる。

第２図ａのSXフイールドには、演算ユニツト
１の各レジスタＡ、Ｂ、Ｃ、…に割り当てられた
コードのみが入るのに対して、SYフイールドに
は、演算ユニツト１の各レジスタＡ、Ｂ、Ｃ、…
のコードと、他のユニツト２〜４のRARとバス
に割り当てられたコード等が入る。

第２図ｂは、SYフイールド４ビツトのコード
の一例を示しており、“0000”〜“0111”には演
算ユニツト１の各レジスタＡ、Ｂ、…が、“1000”
〜“1011”にはチヤネル制御ユニツト４のRAR
と転送用のデータ・バス（CHB）が、“1100”〜
“1101”には記憶制御ユニツト２のRARと転送用
のデータ・バス（SCUB）が、また“1110”〜
“1111”にはシーケンス制御ユニツト３のRARと
転送用のデータ・バス（SEQB）が、それぞれ割
り当てられる。したがつて、マイクロ・プログラ
ムによつてレジスタＡ、Ｂ、…を直接指定すると
ともに、チヤネルRAR（HRAR）、記憶制御RAR
（SRAR）シーケンス制御RAR（QRAR）等を任
意に指定して間接指定を行い、また各ユニツト２
〜４の転送用データ・バス（CHB、SCUB、
SEQB）を指定する。CHB、SCUB、SEQBは、
RARにより指定された各ユニツト２〜４のレジ
スタの演算ユニツト１への転送、あるいは演算ユ
ニツト１から各ユニツト２〜４のレジスタへの転
送を指定することになる。

第３図ａ，ｂは、本発明の実施例を示すRAR
とその付属回路のブロツク図、およびRARのビ
ツト内容説明図である。

RAR１３は、各ユニツト２〜４に独立して設
けられ、マイクロ命令によつて各RARが独自に
指定される。RAR１３に対しては、結果デー
タ・バス（ZB）１１からマイクロ命令により任
意の値をセツトできる他、命令を実行するに当つ
て初期値を設定することができる。また、RAR
１３の内容は、カウンタ１５によりプラス１ある
いはマイナス１された後、その更新された値がフ
イーレドバツクされてRAR１３にセツトされる。

第３図ｂに示すように、RAR１３は例えば５
ビツトで構成され、１ビツトのコントロール・ビ
ツト（CTL）と４ビツトのレジスタ・コード
（Ccde）からなる。コントロール・ビツト
（CTL）は、カウントの抑止／許可を制御し、レ
ジスタ・コード（Code）は最大16個のレジスタ
の選択に使用する。RAR１３にセツトされた内
容は、ソース・デコーダ１８によりデコードさ
れ、演算ユニツト１への転送レジスタが選択され
る。また、RAR１３の内容は、半マシン・サイ
クル後にデイレイRAR（DRAR）１４にラツチさ
れ、それによつてデイステネーシヨン・デコーダ
１７によりデコードされて、演算ユニツト１から
転送レジスタが選択される。

カウンタ１５は、現在の値にプラス１を行い、
RARを使用した間接指定があると、そのカウン
トした値をRAR１３にフイードバツクしてセツ
トする。

イニシヤライズ手段１６は、命令の開始時に、
RAR１３を“０”、あるいは特定の命令の場合に
は、ある定数に初期設定する。

第４図は、第３図のRARの動作説明図であり、
第５図はデイレイRARの動作タイムチヤートで
ある。各ユニツト２〜４のすべてのレジスタは、
各ユニツトごとに４ビツトのコードが割り当てら
れ、このコードがRAR１３にセツトされたとき
に選択指定される。したがつて、異なるユニツト
のレジスタに、重複するコードが割り当てられて
も何ら差し支えない。

いま、第４図に示すように、チヤネル制御ユニ
ツト４内にCH１〜CH９の９個のレジスタが存
在し、それぞれ“0000”〜“1000”が割り当てら
れている場合、マイクロ命令のSYフイールドで
“1000”が指定されると、第２図ｂに示すように、
チヤネルRAR（HRAR）１３が選択される。こ
の場合、命令を実行する前の準備期間に、イニシ
ヤライズ手段１６によつて例えば、“0000”が初
期設定されていれば、レジスタCH１が指定さ
れ、次にマイクロ命令のSYフイールドで“1001”
が指定されると、第２図ｂにしたがつてチヤネ
ル・データ・バス（CHB）１０１が選択されて、
レジスタCH１の内容が共通データ・バス（EB）
を通つて演算ユニツト１に転送される。

ところで、一般に、レジスタの使用方法として
は、CH１，CH２，CH３…の順序で同一ユニツ
ト内のレジスタを確保して使用するようなマイク
ロ・プログラムが多いので、この場合には、前の
コードをプラス１すれば次に指定されるレジスタ
のコードとなる。

第４図では、最初のコード“0000”が選択さ
れ、レジスタCH１の内容が転送されると同時
に、HRAR１３の内容が自動的にプラス１され
た値に更新されるので“0001”に対応するレジス
タCH２が指定される。マイクロ命令で“1001”
が指定されて、レジスタCH２の内容が演算ユニ
ツト１に転送されると、直ちにHRAR１３の内
容がプラス１された値“0010”に更新され、レジ
スタCH３が指定される。このようにして、番号
順にレジスタが確保され、高速度で演算が行われ
る。

また、プログラムの途中であれば、マイクロ・
プログラムにより演算の結果データ・バス（ZB）
１１を通して任意の値をHRAR１３にセツトで
きる。例えば、“0111”がセツトされると、その
コードに対応するレジスタCH８が選択され、マ
イクロ命令による転送指示でレジスタCH８の内
容が演算ユニツト１に転送される。このとき、次
にレジスタCH９を指定する場合には、あらかじ
めHRAR１３のコントロール・ビツト（CTL）
を“１”にしておけば、自動的に“0111”がプラ
ス１されて“1000”がHRAR１３にセツトされ
る。また、次にレジスタCH９を再び指定すると
きには、あらかじめHRAR１３のコントロー
ル・ビツト（CTL）を“０”にしておけば、プ
ラス１されることなく、前の値がそのまま
HRAR１３にセツトされる。また、次に、レジ
スタCH９以外のレジスタを指定するときには、、
マイクロ・プログラムによりデータ・バス（ZB）
１１を通して任意の値をHRAR１３にセツトす
ればよい。

なお、RAR１３のコントロール・ビツト
（CTL）が“１”のとき、カウンタ１５でマイナ
ス１して、順次CH９，CH８，CH７…の順に指
定することもできる。さらに、コントロール・ビ
ツト（CTL）を２ビツトに増加して、“01”のと
きプラス１、“10”のときマイナス１、“00”のと
きそのままの値にすることもできる。

このようにRARがカウント機能を具備するの
で、２回目以降のマイクロ命令はチヤネル・デー
タ・バス（CHB）の指示を連続して発行するだ
けでよく、マイクロ・プログラムの構成はきわめ
て簡単となる。なお、第４図では、チヤネル制御
ユニツト４について説明したが、他のユニツト
２，３についても全く同じである。また、第４図
では、ユニツト４内のレジスタ数が９個の場合を
示しているが、16個以上存在する場合には４ビツ
トで指定できる範囲を越えるため、ビツト数を増
加すればよく、マイクロ命令のビツト数とRAR
のビツト数を一致させる必要はない。したがつ
て、ユニツト内のレジスタ数を増減しても、
RARのビツト数を増減するのみで、マイクロ命
令のビツト長には無関係にすることができる。

第５図ａ，ｂに示すように、マイクロ命令を実
行する場合、１マシン・サイクル（1MC）の前
半でソース（SCE）レジスタの内容が読み出さ
れ、後半のサイクルでデイステネーシヨン
（DES）レジスタに書き込まれる。したがつて、
前のサイクルのデイステネーシヨン・レジスタの
選択と次のサイクルのソース・レジスタの選択は
時間的に重複する。第５図ｃに示すように、
RARにセツトされる値が“0001”、“0010”と更
新されると、第５図ｄに示すように、DRARに
は半サイクル遅れで“0001”、“0010”がセツトさ
れ、さらに半サイクル遅れたタイミングでカウン
タ１５によりプラス１されて、RARの値が更新
される。

第６図は本発明の実施例を示すマイクロ・プロ
グラムのフローチヤートであり、第７図は第６図
のマイクロ・プログラムのタイム・チヤートであ
る。

第６図Ａは実行途中におけるチヤネル・ユニツ
トの間接指定のマイクロ命令列を示し、第６図Ｂ
は実行開始時における記憶制御ユニツトの間接指
定のマイクロ命令列を示している。

第６図Ａにおいては、ステツプ(1)でHRARに
常数４をセツトし、ステツプ(2)ではHRAR＝４
で指定されるレジスタをローカル・ストレージ
LSに転送し、ステツプ(3)では、HRARの内容は
ステツプ(2)でCHBをソース指定したことにより
４から５にカウント・アツプされているので、
HRAR＝５で指定されるレジスタをローカル・
ストレージLSに転送する。ステツプ(4)、(5)では、
同じようにして、HRAR＝６、７で示すレジス
タの内容をローカル・ストレージLSに転送する。

第７図ａは、上述した第６図ａにおける
HRARの内容の更新されるタイミングを示して
おり、ステツプ２、３、４、５の各マシン・サイ
クルでHRARの内容はそれぞれ４、５、６、７
となる。この場合、ソース・レジスタの選択であ
るため、DHRARの内容は使用されない。

次に、第６図Ｂは、命令の開始からのマイク
ロ・プログラムを示しており、記憶制御ユニツト
（SCU）のSRARは第７図ｂのように、８に初期
設定されている。ステツプ(1)でDSRAR＝８で示
すレジスタにローカル・ストレージLSからデー
タが転送され、SRARは８から９にカウント・ア
ツプされる。したがつて、ステツプ(3)では、
SRAR＝９で指定されるレジスタの内容がローカ
ル・ストレージLSに転送され、SRARは10にカ
ウント・アツプされる。

第７図ｃに示すように、DSRARにはステツプ
(1)の後半のサイクルで８がセツトされ、ステツプ
(2)の後半のサイクルで９がセツトされるが、この
DSRARの９はソース・レジスタの指定であるた
め使用されない。

なお、第６図Ｂのステツプ(2)およびステツプ(4)
では、他のマイクロ命令の実行が行われ、この
SRARに対してはマイクロ命令が発行されないの
で、第７図ｂ，ｃに示すように、その１マシン・
サイクルは制御されず、同じ値を保持する。

このように、連続マシン・サイクルでなくて
も、同一ユニツト内でレジスタが番号順に使用さ
れる場合に、高速制御が可能となる。

第６図Ｂでは、初期値が８となつているが、命
令の種類により、その命令が使用するレジスタ番
号に初期設定しておくことができるのは勿論であ
る。したがつて、マイクロ・プログラムでRAR
に常数をセツトすることなく、命令開始時からそ
の命令に必要なレジスタが選択されているので、
RARの設定による性能低下はない。また、RAR
によるレジスタ選択を行う度ごとに、RARの内
容がカウント・アツプするので、１度のRARの
設定により、レジスタ番号を処理順に付加してお
けば、連続的にレジスタが選択でき、これによつ
てRARへの常数設定による性能低下を防ぐこと
ができる。

以上の方法によつて、従来、マイクロ命令で直
接指定していたレジスタも、間接指定を行うこと
が可能となり、マイクロ命令で直接指定しなけれ
ばならないレジスタの数が大幅に減少する。

実施例では、マイクロ命令のSYフイールドは
４ビツトであり、マイクロ命令で直接指定した場
合には、指定可能なレジスタ数は16個であるが、
各ユニツトのRARで間接指定することにより、
RARで選択可能なレジスタ数が64個（16個×４
ユニツト）となる。もし、80個のレジスタを直接
指定すれば、７ビツトが必要であるのに対して、
本発明ではRARを用いて４ビツトで指定できる
ので、差引３ビツトの低減となる。

以上説明したように、本発明によれば、カウン
ト機能を有するRARを用いてレジスタの間接指
定を行うので、マイクロ命令のビツト数の低減が
可能であり、制御記憶の容量を減少できる。ま
た、RARのビツト数は増減可能であり、性能向
上のためにデータ処理装置内のレジスタ数を増加
する場合、マイクロ命令のビツト数の変更なしで
拡張が可能である。さらに、マイクロ命令による
直接指定のレジスタ数が減少するので、RARに
よるデコードをあらかじめ完了させておくことが
でき、デコードの簡単化によりマシン・サイクル
の短縮化が可能となる。

【図面の簡単な説明】

第１図はマイクロ・プログラム制御の中央処理
装置の一例を示すブロツク図、第２図は本発明の
実施例を示すマイクロ命令のレジスタ選択用コー
ドの説明図、第３図は本発明の実施例を示す
RARとその付属回路のブロツク図とRARのビツ
ト内容説明図、第４図は第３図のRARの動作説
明図、第５図はデイレイRARの動作タイム・チ
ヤート、第６図は本発明の実施例を示すマイク
ロ・プログラムのフローチヤート、第７図は第６
図のマイクロ・プログラムの実行動作タイム・チ
ヤートである。１：演算ユニツト、２：記憶制御ユニツト、
３：シーケンス制御ユニツト、４：チヤネル制御
ユニツト、５：ローカル・ストレージ（LS）、
６：演算器、７：レジスタ群、８：Ｘバス、９：
Ｙバス、１０：Ｅバス、１１：Ｚバス、１２：マ
イクロ命令、１３：レジスタ・アドレス・レジス
タ（RAR）、１４：デイレイRAR（DRAR）、１
５：カウンタ、１６：イニシヤライザ、１７：デ
イステネーシヨン・デコーダ、１８：ソース・デ
コーダ、１０１：ユニツト・データ・バス。

Claims

【特許請求の範囲】

１命令を複数のマイクロ命令により実行するデ
ータ処理装置において、マイクロ命令の演算に用
いる複数の演算レジスタと該複数の演算レジスタ
の一つを指定するビツトとコントロールビツトと
を有するレジスタ・アドレス・レジスタとを備え
た複数のユニツトと、命令のオペコードに基づき
該レジスタ・アドレス・レジスタの初期値および
該レジスタ・アドレス・レジスタのカウントアツ
プあるいはカウントダウン若しくはカウント維持
を指示する情報を、マイクロ命令の実行に先立ち
該レジスタ・アドレス・レジスタのコントロー
ル・ビツトに設定する初期設定手段と、マイクロ
命令によりあるユニツトに属するレジスタ・アド
レス・レジスタが選択されたときに、少なくとも
次のマイクロ命令の実行前までに該レジスタ・ア
ドレス・レジスタの値を該レジスタ・アドレス・
レジスタのコントロール・ビツトに設定された情
報の指示に基づき更新する手段とを有することを
特徴とするレジスタ選択方式。