JPH0358213B2 - - Google Patents
Info
- Publication number
- JPH0358213B2 JPH0358213B2 JP13382685A JP13382685A JPH0358213B2 JP H0358213 B2 JPH0358213 B2 JP H0358213B2 JP 13382685 A JP13382685 A JP 13382685A JP 13382685 A JP13382685 A JP 13382685A JP H0358213 B2 JPH0358213 B2 JP H0358213B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- polarity data
- circuit
- output
- negative polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013075 data extraction Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 12
- 239000000284 extract Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔概要〕
データ一致検出回路において、送端側より送ら
れた第１及び第２のバイポーラ符号のデータのう
ち、前者から正極性データ及び負極性データを抽
出し、これと後者から抽出された正極性あるいは
負極性データとが一致するか否かを検出する事に
より簡単な構成でデータの一致、不一致を検出す
る事ができる。[Detailed Description of the Invention] [Summary] A data coincidence detection circuit extracts positive polarity data and negative polarity data from the first and second bipolar code data sent from the sending end side, and extracts the positive polarity data and negative polarity data from the former. By detecting whether or not the positive polarity data or negative polarity data extracted from the latter match, it is possible to detect whether the data match or do not match with a simple configuration.
本発明は、デイジタル無線回線の無瞬断回線切
替装置に使用するデータ一致検出回路の改良に関
するものである。
The present invention relates to an improvement of a data coincidence detection circuit used in an uninterrupted line switching device for a digital radio line.
第４図は無瞬断回線切替方式のブロツク図であ
る。 FIG. 4 is a block diagram of the uninterrupted line switching system.
同図において、現用回線には搬送端局（図示せ
ず）より送端並列スイツチＴ−SWを介してバイ
ポーラ符号のデータ（以下バイポーラ信号と省略
する）がバイポーラ／ユニポーラ変換器Ｂ／Ｕ，
送信機TX，受信機RX，遅延回路φ及びユニポ
ーラ／バイポーラ変換器Ｕ／Ｂを通つて相手局に
送られる。一方、予備回線はパルス発生器PG（図
示せず）より予備回線を介して相手側のパルス検
出器PD（図示せず）で検出され、予備回線の動作
状態が常時監視されている。 In the figure, bipolar code data (hereinafter abbreviated as bipolar signal) is transmitted from a carrier terminal station (not shown) to a transmitting end parallel switch T-SW to a working line through a bipolar/unipolar converter B/U,
The signal is sent to the other station via the transmitter TX, receiver RX, delay circuit φ, and unipolar/bipolar converter U/B. On the other hand, the protection line is detected by a pulse generator PG (not shown) via the protection line by a pulse detector PD (not shown) on the other side, and the operating state of the protection line is constantly monitored.
次に、保守の為に現用回線を予備回線に切替え
る場合、送端並列スイツチＴ−SWを動作させて
搬送端局よりのデータを現用回線と予備回線の両
方に加え、受端側の検出回路DETで取出された
バイポーラ信号ＡとＢが一致する様に（例えば、
アラームが消える様に）予備回線の遅延回路φの
遅延量を手動調整した後、受端スイツチＲ−SW
を手動切替えしてバイポーラ信号を予備回線より
取出す。 Next, when switching the working line to the protection line for maintenance, operate the transmitting end parallel switch T-SW to add data from the carrier end station to both the working line and the protection line, and add the data to the receiving end side detection circuit. So that bipolar signals A and B extracted by DET match (for example,
After manually adjusting the delay amount of the delay circuit φ of the backup line (so that the alarm disappears), switch the receiving end switch R-SW.
Manually switch to extract the bipolar signal from the backup line.
この様な検出回路DETは構成を簡単にしてコ
ストダウンする事が要望されている。 It is desired that such a detection circuit DET be simplified in configuration and reduced in cost.
第５図はバイポーラ信号極性不確定説明図を示
す。
FIG. 5 shows an explanatory diagram of bipolar signal polarity uncertainty.
一般に、バイポーラ符号は交互に＋１，−１…
になるが、予備回線と現用回線とは全く独立であ
るから同一のデータでもバイポーラ符号に変換し
た時に波形が異なる場合が生ずる。 Generally, bipolar codes are alternately +1, -1...
However, since the protection line and the working line are completely independent, even the same data may have different waveforms when converted into bipolar code.
即ち、第５図−１に示す様に、極性が完全に一
致している時はデータの一致，不一致の比較は容
易に行えるが、第５図−２に示す様に、極性が
180度異なる時はどちらが正しいか不明となる。 In other words, as shown in Figure 5-1, when the polarities completely match, it is easy to compare the data matches and mismatches, but as shown in Figure 5-2, when the polarities match completely, it is easy to compare data.
If they differ by 180 degrees, it is unclear which one is correct.
そこで、バイポーラ信号をユニポーラ信号に変
換して、この不確定性を除去している。 Therefore, bipolar signals are converted to unipolar signals to remove this uncertainty.
第６図は従来例のブロツク図を、第７図は第６
図のタイムチヤートを示す。尚、第７図の左側の
数字は第６図の同じ数字の部分の波形を示す。 Figure 6 shows the block diagram of the conventional example, and Figure 7 shows the block diagram of the conventional example.
The time chart shown in the figure is shown. Note that the numbers on the left side of FIG. 7 indicate the waveforms of the portions with the same numbers in FIG.
そこで、第７図を参考にして第６図の動作を説
明する。 Therefore, the operation shown in FIG. 6 will be explained with reference to FIG.
受端側で取出された第１のバイポーラ信号及び
第２のバイポーラ信号はバイポーラ／ユニポーラ
変換器１，２でユニポーラ信号に変換され、排他
的論理和回路（以下EX−OR回路と省略する）
３に加えられる。ここで、第１及び第２のバイポ
ーラ信号が一致していればEX−OR回路３の出
力は０になるので、積分回路４の出力も０となり
アラームは送出されない。 The first bipolar signal and the second bipolar signal taken out at the receiving end are converted into unipolar signals by bipolar/unipolar converters 1 and 2, and then an exclusive OR circuit (hereinafter abbreviated as EX-OR circuit)
Added to 3. Here, if the first and second bipolar signals match, the output of the EX-OR circuit 3 will be 0, so the output of the integrating circuit 4 will also be 0, and no alarm will be sent out.
しかし、第１と第２のデータが一致しないと、
その不一致に対応する幅のパルスが出力されるの
で、これを積分して得られた直流電圧が或る値よ
りも大きくなればアラームを送出して不一致を通
報する（第７図−′〜′参照）。 However, if the first and second data do not match,
A pulse with a width corresponding to the mismatch is output, so if the DC voltage obtained by integrating this becomes larger than a certain value, an alarm is sent out to report the mismatch (Figure 7-'~' reference).
尚、τはパルス幅を示す。 Note that τ indicates the pulse width.
即ち、バイポーラ信号をユニポーラ信号に変換
して一致，不一致を検出するので、検出回路とし
てビツトタイミング再生回路やバイポーラ／ユニ
ポーラ変換回路等が必要となり、高価になると去
う問題点がある。
That is, since a bipolar signal is converted into a unipolar signal to detect coincidence or mismatch, a detection circuit such as a bit timing recovery circuit or a bipolar/unipolar conversion circuit is required, which poses a problem that becomes expensive.
上記の問題点は、受端側で取出された第１及び
第２のバイポーラ符号のデータのうち、該第１の
バイポーラ符号の正極性データ及び負極性データ
を抽出する正極性データ抽出回路５及び負極性デ
ータ抽出回路６と、該第２のバイポーラ符号から
正極性データあるいは負極性データを抽出する正
極性あるいは負極性データ抽出回路７と、該正極
性あるいは負極性データ抽出回路７の出力が該正
極性データ抽出回路５の出力又は該負極性データ
抽出回路６の出力と一致するか否かを検出する出
力一致検出回路８とから構成された本発明のデー
タ一致検出回路により解決される。
The above problem is caused by the positive polarity data extraction circuit 5 which extracts the positive polarity data and negative polarity data of the first bipolar code from the data of the first and second bipolar codes extracted on the receiving end side. A negative polarity data extraction circuit 6, a positive polarity or negative polarity data extraction circuit 7 that extracts positive polarity data or negative polarity data from the second bipolar code, and an output of the positive polarity or negative polarity data extraction circuit 7. This problem is solved by the data coincidence detection circuit of the present invention, which includes an output coincidence detection circuit 8 that detects whether the output of the positive polarity data extraction circuit 5 or the output of the negative polarity data extraction circuit 6 matches.
本発明は、第１図のデータ一致検出回路の原理
ブロツク図に示す様に、入力した第１のバイポー
ラ信号から抽出された正極性データ，負極性デー
タと、入力した第２のバイポーラ信号から抽出さ
れた正極性あるいは負極性データとが出力一致検
出回路８に加えられる。
As shown in the principle block diagram of the data coincidence detection circuit in FIG. The positive polarity or negative polarity data thus obtained is applied to the output coincidence detection circuit 8.
出力一致検出回路８では第５図１の場合は第１
のバイポーラ信号の正極性データと第２のバイポ
ーラ信号の正極性データが、第５図２の場合は第
１のバイポーラ信号の負極性データと第２のバイ
ポーラ信号の正極性データが反転された負極性デ
ータとがそれぞれ比較されるが、データが一致し
ない場合は予備回線の遅延回路φを調整して一致
する様にする。 In the case of FIG. 5 1, the output coincidence detection circuit 8
The positive polarity data of the bipolar signal and the positive polarity data of the second bipolar signal are, in the case of FIG. If the data do not match, the delay circuit φ of the protection line is adjusted to make them match.
即ち、バイポーラ信号のうち片側だけを比較し
てデータの一致，不一致を比較するので、回路構
成が簡単になりコストダウンになる。 That is, since only one side of the bipolar signals is compared to determine whether the data match or do not match, the circuit configuration is simplified and costs are reduced.
第２図は本発明の実施例のブロツク図、第３図
は第２図のタイムチヤートを示す。尚、第３図中
の左側の数字は第２図の同じ数字の波形を示し、
例えば第１のバイポーラ信号は予備回線、第２の
バイポーラ信号は現用回線を介して受信されたと
する。
FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is a time chart of FIG. In addition, the numbers on the left side of Figure 3 indicate the waveforms with the same numbers in Figure 2,
For example, assume that the first bipolar signal is received via the protection line and the second bipolar signal is received via the working line.
そこで、第３図を参照しながら第２図の動作を
説明する。 Therefore, the operation shown in FIG. 2 will be explained with reference to FIG.
第２図において、第３図１−に示す様に、第
１のバイポーラ信号は正極性データ抽出回路５及
び負極性データ抽出回路６（例えば、両方とも差
動増幅器）で基準電圧−１，−２と比較され、第
３図１−，に示す様な出力がフリツプフロツ
プ８−２，８−３に加えられる。又、第２のデー
タは正極性データ抽出回路（例えば、差動増幅
器）７で基準電圧−１と比較され１／４クロツク
周期の遅延回路８−１を通つて同じくフリツプフ
ロツプ８−２，８−３に加えられる（第３図１−
，参照）。 In FIG. 2, as shown in FIG. 31-, the first bipolar signal is applied to the reference voltages -1, - by the positive polarity data extraction circuit 5 and the negative polarity data extraction circuit 6 (for example, both are differential amplifiers). 2, and outputs as shown in FIG. 3 are applied to flip-flops 8-2 and 8-3. The second data is compared with a reference voltage -1 in a positive polarity data extraction circuit (for example, a differential amplifier) 7, and then passed through a delay circuit 8-1 with a 1/4 clock cycle to flip-flops 8-2, 8-. 3 (Fig. 3 1-
,reference).
そこで、パルスの立上がり時点の第３図１−
，の値が出力され、ノア回路８−４，積分回
路８−５を通つて出力される（第３図１−〜
参照）。 Therefore, Fig. 3 1-
, is outputted through the NOR circuit 8-4 and the integrating circuit 8-5 (Fig. 3 1-~
reference).
この時、入力データは一致しているので出力は
０となり、アラームは送出されない。 At this time, since the input data match, the output becomes 0 and no alarm is sent out.
第３図２は第３図１と異なり、バイポーラ信号
の極性が180度異なる場合であるが、上記の場合
と異なり遅延回路８−１の出力と負極性データ抽
出回路６との比較になるが、上記と同じ手順にな
る（第３図２−，′参照）。 3. Unlike FIG. 3 1, FIG. 3 2 is a case in which the polarity of the bipolar signal differs by 180 degrees, but unlike the above case, the output of the delay circuit 8-1 and the negative polarity data extraction circuit 6 are compared. , the procedure is the same as above (see Figure 3 2-,').
尚、遅延回路８−１の出力の立上り点が第３図
１−又は第３図２−のパルス幅より出た時
（即ち、1/4ビツトずれた時）、フリツプフロツプ
８−２の出力、又はフリツプフロツプ８−３の
出力′が１から０になるので、ノア回路８−４
の出力は１となりアラームが送出されデータの不
一致を知らせる。 Incidentally, when the rising point of the output of the delay circuit 8-1 exceeds the pulse width of FIG. 31- or FIG. Or, since the output ' of the flip-flop 8-3 changes from 1 to 0, the NOR circuit 8-4
The output becomes 1 and an alarm is sent to notify the data mismatch.
これにより、回路構成が簡単になりコストダウ
ンになる。 This simplifies the circuit configuration and reduces costs.
以上詳細に説明した様に、ビツトタイミング再
生回路やバイポーラ／ユニポーラ変換器などを使
用せず、簡単な回路でデータの一致，不一致を検
出するので回路規模が約30％削減する事ができ、
コストダウンの効果が得られる。
As explained in detail above, data coincidence or mismatch is detected with a simple circuit without using a bit timing recovery circuit or bipolar/unipolar converter, so the circuit size can be reduced by about 30%.
The effect of cost reduction can be obtained.
第１図は本発明の原理ブロツク部、第２図は本
発明の実施例のブロツク図、第３図は第２図のタ
イムチヤート、第４図は無瞬断切替え方式のブロ
ツク図、第５図はバイポーラ信号極性不確実説明
図、第６図は従来例のブロツク図、第７図は第６
図のタイムチヤートを示す。
図において、５，７は正極性データ抽出回路、
６は負極性データ抽出回路、８は出力一致検出回
路を示す。
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is a time chart of FIG. 2, FIG. 4 is a block diagram of the non-interruption switching system, and FIG. The figure is an explanatory diagram of bipolar signal polarity uncertainty, Figure 6 is a block diagram of a conventional example, and Figure 7 is a diagram illustrating bipolar signal polarity uncertainty.
The time chart shown in the figure is shown. In the figure, 5 and 7 are positive polarity data extraction circuits;
Reference numeral 6 indicates a negative polarity data extraction circuit, and reference numeral 8 indicates an output coincidence detection circuit.
Claims (1)
取出された２つのデータの一致を検出した後、無
線回線を無瞬断で切替える無瞬断切替装置におい
て、受端側で取出された第１及び第２のバイポー
ラ符号のデータのうち、 該第１のバイポーラ符号の正極性データ及び負
極性データを抽出する正極性データ抽出回路５及
び負極性データ抽出回路６と、 該第２のバイポーラ符号から正極性あるいは負
極性データを抽出する正極性あるいは負極性デー
タ抽出回路７と、 該正極性あるいは負極性データ抽出回路７の出
力が該正極性データ抽出回路５の出力又は該負極
性データ抽出回路６の出力と一致するか否かを検
出する出力一致検出回路８とから構成された事を
特徴とするデータ一致検出回路。[Scope of Claims] 1. In a no-interruption switching device that connects data in parallel at the sending end and switches the wireless line without momentary interruption after detecting a match between two pieces of data taken out at the receiving end. , a positive polarity data extraction circuit 5 and a negative polarity data extraction circuit that extract positive polarity data and negative polarity data of the first bipolar code from the data of the first and second bipolar codes extracted at the receiving end side. 6, a positive polarity or negative polarity data extraction circuit 7 for extracting positive polarity or negative polarity data from the second bipolar code, and an output of the positive polarity or negative polarity data extraction circuit 7 is transmitted to the positive polarity data extraction circuit 5. and an output coincidence detection circuit 8 for detecting whether the output matches the output of the negative polarity data extraction circuit 6 or the output of the negative polarity data extraction circuit 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13382685A JPS61292432A (en) | 1985-06-19 | 1985-06-19 | Data coincidence detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13382685A JPS61292432A (en) | 1985-06-19 | 1985-06-19 | Data coincidence detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292432A JPS61292432A (en) | 1986-12-23 |
| JPH0358213B2 true JPH0358213B2 (en) | 1991-09-04 |
Family
ID=15113944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13382685A Granted JPS61292432A (en) | 1985-06-19 | 1985-06-19 | Data coincidence detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292432A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603441B2 (en) * | 2005-07-29 | 2010-12-22 | Ｎｔｎ株式会社 | Constant velocity joint |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110546A (en) * | 1991-10-14 | 1993-04-30 | Nec Corp | Bipolar signal switch |
-
1985
- 1985-06-19 JP JP13382685A patent/JPS61292432A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4603441B2 (en) * | 2005-07-29 | 2010-12-22 | Ｎｔｎ株式会社 | Constant velocity joint |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61292432A (en) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0358213B2 (en) | ||
| AU608724B2 (en) | Spare channel monitor circuit | |
| US7349471B2 (en) | PPM receiving system and method using time-interleaved integrators | |
| JP2854341B2 (en) | Violation detection circuit | |
| JP3187857B2 (en) | Interface circuit | |
| JPH03158040A (en) | Data transformer | |
| JP2850844B2 (en) | Operating frequency switchable transmission system | |
| US20230289248A1 (en) | Semiconductor device | |
| US20020114407A1 (en) | Clock and data recovery unit with loss of signal and error detection | |
| JPS6021503B2 (en) | AIS signal receiving circuit | |
| KR100257372B1 (en) | A restorative circuit of signal using differential code | |
| RU1807426C (en) | Method of determination of distance to point of fault in power line and device for its implementation | |
| JPH0479434A (en) | Power break monitor system | |
| JPS61263326A (en) | Method for detecting frame synchronization | |
| JPS58147246A (en) | Switching control system for digital phase demodulator | |
| JPS5848194A (en) | Address code transmitter/receiver circuit for fire sensor | |
| JPH0284846A (en) | Status signal transfer system | |
| JPH067601Y2 (en) | Bit error rate detection circuit | |
| DK146989B (en) | TRANSMISSION SYSTEM WITH CODING THE INFORMATION TO BE TRANSMITTED | |
| JPH01212944A (en) | Line quality monitoring circuit | |
| JPS6141782B2 (en) | ||
| JPS61263338A (en) | Frame synchronizing circuit | |
| JPS63252049A (en) | Offset cancel circuit | |
| JPH06152609A (en) | Information transmission system | |
| JPH03226042A (en) | Transmission frequency monitor system |