JPH0354506B2

JPH0354506B2 -

Info

Publication number: JPH0354506B2
Application number: JP56107583A
Authority: JP
Priority date: 1981-07-11
Filing date: 1981-07-11
Publication date: 1991-08-20
Also published as: US4485408A; JPS5810960A

Description

【発明の詳細な説明】本発明は、デイザ方式により中間調を再現させ
るフアクシミリの画信号処理装置に係り、特にそ
の時の伝送時間を考慮した画信号処理装置に関す
る。

一般にデイジタルフアクシミリにおいては、中
間調を再現させる画信号処理装置として、ｍ及び
ｎは２以上の自然数とし、主走査方向にｍ個と副
走査方向にｎ個のスライスパターンからなるｍ×
ｎのデイザマトリツクスを備え、このデイザマト
リツクス内のスライスパターンに対応したスライ
スレベルとアナログ画信号を比較してｍ×ｎ階調
の中間調を再現させるデイザ方式を利用した画信
号処理装置が知られている。

この装置は、例えば第１図に示すように、白レ
ベルから黒レベルの間に０〜15のスライスレベル
を設定し、スキヤナのCCDイメージセンサから
出力される各画素に対応するアナログ画信号を、
例えば第２図で示すように、上記設定した16個の
異なるスライスレベルでそれぞれ２値化し、中間
調を再現させるものである。

尚、第２図の１ますＡは１画素サイズを、ま
た、その中の数字はスライスレベルを表わし、図
示の例では、１画素毎にスライスレベルを異なら
せ、主走査方向に４個と副走査方向に４個のスラ
イスパターンからなる４×４のデイザマトリツク
スのパターンＢの繰り返しで２値化を行つてい
る。

これによれば、４×４画素を１単位とする画像
面が16階調で表現できることから原画に近い中間
調の再現が可能となる。

しかしながら、従来のこの種の画信号処理装置
においては、上記従来例にも見られるように、１
画素毎にスライスレベルを切り換え２値化を行つ
ていたため、これを通常のモデイフアイドホフマ
ン方式で符号化して伝送すると、中間調が黒か白
に極端に近い場合を除いて、黒または白のランレ
ングスが短くなる結果、符号化効率が悪くなり、
伝送時間が長くなる欠点があつた。

本発明は、上記の点に鑑み、伝送時間を短縮す
ることができると共に、良好な中間調画像を再現
し得る画信号処理装置を提供することを目的とす
る。

この目的を達成するため、本発明はｍ及びｎは
２以上の自然数とし、主走査方向にｍ個と副走査
方向にｎ個のスライスパターンからなるｍ×ｎの
デイザマトリツクスを備え、このデイザマトリツ
クス内のスライスパターンに対応したスライスレ
ベルとアナログ画信号を比較してｍ×ｎ階調の中
間調を再現させる画信号処理装置において、主走
査クロツクを所定の周期１／ａ（ａは２以上の自
然数）に分周する分周手段と、主走査方向のスラ
イスパターンの切替を１画素毎に行うかまたはａ
画素毎に行うかを選択する切替画素数選択手段
と、この切替画素数選択手段により１画素毎の切
替が選択された場合には主走査クロツクを供給し
ａ画素毎の切替が選択された場合には前記分周手
段の出力を供給させる供給手段と、前記スライス
パターンを格納したメモリと、前記供給手段から
供給される信号に基づいて前記メモリのアドレス
を指定するアドレス指定手段と、前記アナログ画
信号のピーク値をホールドするピークホールド手
段と、前記デイザマトリツクス内のスライスパタ
ーンを前記ピーク値に対応するスライスレベルに
変換する変換手段と、このスライスレベルと前記
アナログ画信号を比較して２値化する比較手段と
を備え、主走査方向のスライスパターンの切替を
前記切替画素数選択手段にて選択された画素数毎
に行うことを特徴とする。

即ち、出願人はスライスレベルを切り換える際
の画素数を第２図に示した従来方式の主走査方向
１画素毎に切り換えるスライスレベルパターンＢ
から第３図に示す２画素毎に切り換えるパターン
Ｃ、更には第４図に示す４画素毎に切り換えるパ
ターンＤへと変化させ、その伝送時間と再現画像
について調べてみた。

この結果、伝送時間については、第５図に示す
結果が得られた。ここで、Ｅは原稿が中間調を含
んだ絵のみの場合の実験結果の一例であり、Ｆは
原稿が中間調を含んだ絵と文字の混在する場合の
実験結果の一例である。

この結果から明らかなように、スライスレベル
を２画素以上毎に切り換えるようにすれば、その
伝送時間をかなり短縮できることが判る。

一方、中間調再現画像については、図面に示す
訳にはいかないが、切換画素数を増に従つて画質
は徐々に低下するものの、切換画素数を４画素に
しても、まだ充分実用に耐え得る中間調画像が得
られた。

更に、第６図に示すように、パターンＣとそれ
を主走査方向に２ビツトずらしたパターンＣとの
混合パターン、更にはまた、第７図に示すよう
に、パターンＤとそれを主走査方向に２ビツトず
らしたパターンD′との混合パターンを使用して
の２値化を試みた。

この結果、伝送時間については変化ないが、中
間調再現画像の画質が、第３図および第４図の場
合よりも改善されることが判つた。

以上のことから、原稿に応じてスライスパター
ンを切り換える際の画素数を選択できるようにす
れば、伝送時間を短縮してしかも良好な中間調画
像を受信側で再現できることになる。

本発明は、このような実験結果に基づきなされ
たもので、以下、その具体的実施例を第８図およ
び第９図を参照して説明する。

第８図は、本発明の一実施例に係る画信号処理
装置の構成図を示したもので、１は副走査クロツ
クａ、主走査クロツクｂを発生するタイミング信
号発生器、２は主走査クロツクｂに同期したアナ
ログ画信号Ｃを出力するCCDイメージセンサ、
３は切換画素数選択回路で、主走査クロツクｂを
１／４分周する４進カウンタ３１、主走査クロツク
ｂを1/2分周する２進カウンタ３２、AND回路３
３〜３５、スイツチ３６〜３８、OR回路３９よ
り構成されている。４は４進カウンタ３１、２進
カウンタ３２、AND回路３５の出力およびAND
回路５からの出力パルスを計数する４進カウン
タ、６は副走査クロツクａを計数する４進カウン
タ、７は４進カウンタ６の出力を1/2分周するこ
とにより副走査クロツクａを1/8分周するための
２進カウンタ、８は16個のスライスレベルを表わ
すデイジタルデータを記憶しているROM、９は
アナログ画信号Ｃのピーク値をホールドするピー
クホールド回路、１０はROM８から出力される
デイジタルデータをそのピーク値に対応するスラ
イスレベルに変換するＤ／Ａ変換器、１１はアナ
ログ画信号Ｃをそのスライスレベルと比較して２
値化する比較器である。

今、切替画素数選択回路３におけるスライスレ
ベルの切替画素数を２画素とするスイツチ３７を
選択して、原稿の読取走査を開始させると、第９
図のタイミングチヤートに示すように、タイミン
グ信号発生器１からは主走査１ラインにつき１個
の割合で副走査ロツクａおよび１画素につき１個
の割合で主走査クロツクｂが発生する。この主走
査クロツクｂに同期してCCDイメージセンサ２
からは、そのときの受光量に比例したアナログ画
信号Ｃが出力する。

このとき、４進カウンタ６は副走査クロツクａ
を計数してその計数値ｄをROM８に出力する。
同時に４進カウンタ４は、AND回路３４、OR回
路３９を介して得た２進カウンタ３２からの出力
計数することにより主走査クロツクｂを２ビツト
毎に計数して、その計数値ｅをROM８に出力す
る。ROM８は、この計数値ｄ、ｅをアドレスと
してそこに貯えられている16個のデータのうち１
つを選択して、Ｄ／Ａ変換器１０に出力する。

この結果、ROM８からは、ライン毎に異なる
４つのデータが２画素毎に順次選択されて出力さ
れる。

Ｄ／Ａ変換器１０はこのデータをピークホール
ド回路９から出力されるピーク値に応じたスライ
スレベルｇに変換して比較器１１に出力する。比
較器１１はCCDイメージセンサ２から出力され
るアナログ画信号Ｃをスライスレベルｇと比較す
ることにより２値化し、デイジタル画信号ｈとし
て図示せぬ符号化装置に出力する。

従つて、CCDイメージセンサ２から出力され
る最初の４ライン分のアナログ画信号は、第６図
に示したように、２画素Ｃ毎に切り換えられる８
×４のスライスレベルパターンＣの繰り返しで２
値化されることになる。

次の４ライン分のアナログ画信号も上述同様に
して２値化が行われるが、このとき、次の４ライ
ンの最初のラインの副走査クロツクｂが発生し、
４進カウンタ６に入ると２進カウンタ７の出力ｉ
は「１」になり、AND回路５を開いている。こ
の時、タイミング信号発生器１から発生する副走
査クロツクａはAND回路５を経て４進カウンタ
４に入力し、２進カウンタ３２からの出力が４進
カウンタ４に入力する以前に、その計数値を１つ
増加する。

この結果、次の４ライン分のアナログ画信号に
対しては、４進カウンタ４の計数値ｅが１つ増え
ることにより、ROM８の主走査方向のアドレス
が１つずれ最初の４ライン分より２画素ずれたス
ライスレベルパターンC′で２値化が行われる。

一方、切替画素数選択回路３におけるスライス
レベルの切替画素数を４画素とするスイツチ３８
を選択して、原稿の読取走査を開始した場合は、
４進カウンタ４には主走査クロツク４ビツト毎に
パルスが入力する結果、第７図で示す４画素毎の
切り換えパターンでアナログ画信号Ｃの２値化が
行われる。

更に、切替画素数選択回路３におけるスライス
レベルの切替画素数を１画素とするスイツチ３６
を選択した場合は、第２図に示した従来装置によ
るアナログ画信号Ｃの２値化が行われる。

このようにして、スライスパターンの切換画素
数は、スイツチ３６〜３８の選択により、自由に
選択できる。従つて、原稿に応じて最適切換画素
数を選択することにより、伝送時間を短くしてし
かも画質のよい中間調画像を再現することができ
るようになる。

尚、上記実施例では、スライスパターンの切換
画素数を１画素、２画素、４画素の場合を例にと
つて説明したが、切換画素数を１画素、２画素、
３画素…としても良いことは言う迄もない。

以上のように、本発明によれば、モデフアイド
ホフマン方式によるデータ圧縮機能を備えたフア
クシミリにおける所要の伝送時間を短縮して良好
な中間調画像を再現することができるようにな
る。

【図面の簡単な説明】

第１図はデイザ方式における一般的なスライス
レベルの設定状態説明図、第２図はデイザ方式に
おけるスライスレベルのパターン図、第３図およ
び第４図は本発明の各実施例に係るスライスレベ
ルのパターン図、第５図はスライスレベルの切換
画素数と伝送時間との相関図、第６図および第７
図は本発明の各実施例に係るスライスレベルのパ
ターン図、第８図は本発明の一実施例に係る画信
号処理装置のブロツク図、第９図は第８図の動作
を説明するためのタイムチヤートである。１……タイミング信号発生器、２……CCDイ
メージセンサ、３……切換画素数選択回路、４，
６……４進カウンタ、５……AND回路、７……
２進カウンタ、８……ROM、９……ピークホー
ルド回路、１０……Ｄ／Ａ変換器、１１……比較
器。

Claims

【特許請求の範囲】

１ｍ及びｎは２以上の自然数とし、主走査方向
にｍ個と副走査方向にｎ個のスライスパターンか
らなるｍ×ｎのデイザマトリツクスを備え、この
デイザマトリツクス内のスライスパターンに対応
したスライスレベルとアナログ画信号を比較して
ｍ×ｎ階調の中間調を再現させる画信号処理装置
において、主走査クロツクを所定の周期１／ａ
（ａは２以上の自然数）に分周する分周手段と、
主走査方向のスライスパターンの切替を１画素毎
に行うかまたはａ画素毎に行うかを選択する切替
画素数選択手段と、この切替画素数選択手段によ
り１画素毎の切替が選択された場合には主走査ク
ロツクを供給しａ画素毎の切替が選択された場合
には前記分周手段の出力を供給させる供給手段
と、前記スライスパターンを格納したメモリと、
前記供給手段から供給される信号に基づいて前記
メモリのアドレスを指定するアドレス指定手段
と、前記アナログ画信号のピーク値をホールドす
るピークホールド手段と、前記デイザマトリツク
ス内のスライスパターンを前記ピーク値に対応す
るスライスレベルに変換する変換手段と、このス
ライスレベルと前記アナログ画信号を比較して２
値化する比較手段とを備えたことを特徴とする画
信号処理装置。