JPH0352423A - 局識別符号検出方式 - Google Patents
局識別符号検出方式Info
- Publication number
- JPH0352423A JPH0352423A JP1188102A JP18810289A JPH0352423A JP H0352423 A JPH0352423 A JP H0352423A JP 1188102 A JP1188102 A JP 1188102A JP 18810289 A JP18810289 A JP 18810289A JP H0352423 A JPH0352423 A JP H0352423A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- detector
- gate
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 41
- 238000004891 communication Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 101150066284 DET2 gene Proteins 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004744 fabric Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術(第4図、第5図)
発明が解決しようとする課題
課題を解決するための手段(第1図)
作用
実施例(第2図、第3図)
発明の効果
〔概要〕
局識別符号検出方式に関し、
受信同期開始時に、UW誤検出により受信タイミング発
生部を混乱させ、受信同期確立に要する時間が長くなる
ことを防止し、迅速な受信同期確立が行えるようにする
ことを目的とし、衛星通信用TDMA端局装置で、受信
同期開始時に局識別符号(UW)を検出する局識別符号
検出方法において、,復調器と、IFバースト検出器と
、復調器からのバーストクロック及びIFバースト検出
器からの受信バース四食出信号とを入力信号としたAN
Dゲートと、ANDゲートを通して供給されるバースト
クロックと同期して、上記復調データからUWの検出を
行うUW検出器とを備え、IFバースト検出器により、
受信バースト信号を検出した時にのみ、ANDゲートを
開き、UW検出器へバーストクロツクを供給してUWの
検出を行うように構或する。
生部を混乱させ、受信同期確立に要する時間が長くなる
ことを防止し、迅速な受信同期確立が行えるようにする
ことを目的とし、衛星通信用TDMA端局装置で、受信
同期開始時に局識別符号(UW)を検出する局識別符号
検出方法において、,復調器と、IFバースト検出器と
、復調器からのバーストクロック及びIFバースト検出
器からの受信バース四食出信号とを入力信号としたAN
Dゲートと、ANDゲートを通して供給されるバースト
クロックと同期して、上記復調データからUWの検出を
行うUW検出器とを備え、IFバースト検出器により、
受信バースト信号を検出した時にのみ、ANDゲートを
開き、UW検出器へバーストクロツクを供給してUWの
検出を行うように構或する。
本発明は、局識別符号検出方式に関し、更に詳しくいえ
ば、衛星通信用TDMA端局装置で受信同期開始時に局
識別符号( U W : Unigue word)を
検出する際に利用するものであり、特に、局識別符号の
誤検出を逓減した局識別符号検出方式に関する。
ば、衛星通信用TDMA端局装置で受信同期開始時に局
識別符号( U W : Unigue word)を
検出する際に利用するものであり、特に、局識別符号の
誤検出を逓減した局識別符号検出方式に関する。
従来、デジタル衛星通信方式として、T D yA(T
ime Division Multiple Acc
ess:時分割多元接yf.)が知られていた. このTDMAシステムでは、各端局装置は、基準局が送
出する基準局バースl−(FRB)に同期して、自局バ
ーストを送信してネットワークに参加する.このために
は、時間基準となる基準局バーストを早く、かつ正確に
検出し、受信同期を確立させることが要求される。
ime Division Multiple Acc
ess:時分割多元接yf.)が知られていた. このTDMAシステムでは、各端局装置は、基準局が送
出する基準局バースl−(FRB)に同期して、自局バ
ーストを送信してネットワークに参加する.このために
は、時間基準となる基準局バーストを早く、かつ正確に
検出し、受信同期を確立させることが要求される。
第4図は、、従来の局識別符号検出方式を示すブロック
図、第5図はタイムチャートを示す。
図、第5図はタイムチャートを示す。
図において、1はUW(ユニークワード)検出器、2は
復調器(DEM) 、3はUW相関検出器(CORR
DBT)、4はクロソク乗換器(ECC)、5はアバ
ーチャ制御器(A.PT CONT) 、6は同期保護
判定部(SYNC DET)を示す。
復調器(DEM) 、3はUW相関検出器(CORR
DBT)、4はクロソク乗換器(ECC)、5はアバ
ーチャ制御器(A.PT CONT) 、6は同期保護
判定部(SYNC DET)を示す。
前記UW検出器lにおいて、UW相関検出器3とはクロ
ック乗換器4は、復調器2からのバーストクロックに同
期し、クロック乗換器4、アパーチャ制御器5と同期保
護判定部6は、システムクロソクに同期して動作するも
のであり、この2つのクロックは、クロソク乗換器4で
乗り換える。
ック乗換器4は、復調器2からのバーストクロックに同
期し、クロック乗換器4、アパーチャ制御器5と同期保
護判定部6は、システムクロソクに同期して動作するも
のであり、この2つのクロックは、クロソク乗換器4で
乗り換える。
同期保護判定部6は、アバーチャ制御器5を通過したU
W検出信号DETを人力し、周期保護判定論理に従い、
受信同期が確立したかどうかを判定する。
W検出信号DETを人力し、周期保護判定論理に従い、
受信同期が確立したかどうかを判定する。
前記判定結果により、アパーチャ制御器5に対して、ア
バーチャゲートをナロウ(狭い窓)にしたり、オーブン
(広い窓)にしたりする制御信号を出力すると共に、後
続の受信タイもング発生部(図示省略)へ同期検出信号
を送出する。
バーチャゲートをナロウ(狭い窓)にしたり、オーブン
(広い窓)にしたりする制御信号を出力すると共に、後
続の受信タイもング発生部(図示省略)へ同期検出信号
を送出する。
また、アパーチャ制御器5に対して出されるアバーチャ
ゲート信号は、アバーチャ制御器5の入力信号DETa
を通過させるための信号である。
ゲート信号は、アバーチャ制御器5の入力信号DETa
を通過させるための信号である。
アバーチャゲートがオーブンの時は、前記アバーチャゲ
ート信号が出された状態となっていて、その期間中、い
つでもアバーチャゲートを通過できるようになっている
が、ナロウの場合は、アバーチャゲート信号が出されて
いる少しの間だけ、検出信号がアパーチャゲートを通過
できるようになっている。
ート信号が出された状態となっていて、その期間中、い
つでもアバーチャゲートを通過できるようになっている
が、ナロウの場合は、アバーチャゲート信号が出されて
いる少しの間だけ、検出信号がアパーチャゲートを通過
できるようになっている。
このようなアバーチャゲートを通過したDET信号によ
り、受信同期を確立させるためには、通常の場合、真の
検出信号を数回(例えば4〜5回)にわたって連続的に
検出することが必要である。
り、受信同期を確立させるためには、通常の場合、真の
検出信号を数回(例えば4〜5回)にわたって連続的に
検出することが必要である。
バワーオンにより、復調器2で復調された復調データと
バーストクロソクはUW検出器1へ送出される(第5図
参照)。受信バースト信号が存在する部分は、バースト
クロソクも確定しており、UW相関検出器3の出力には
正しいUW検出信号DETiが得られ、クロツク乗換器
4から(DET!)アパーチャ制御器5を経てCD E
T)同期保護判定部6へ供給され、更に、受信タイξ
ング発生部(図示なし〉へ供給される。
バーストクロソクはUW検出器1へ送出される(第5図
参照)。受信バースト信号が存在する部分は、バースト
クロソクも確定しており、UW相関検出器3の出力には
正しいUW検出信号DETiが得られ、クロツク乗換器
4から(DET!)アパーチャ制御器5を経てCD E
T)同期保護判定部6へ供給され、更に、受信タイξ
ング発生部(図示なし〉へ供給される。
また、アバーチャ制御器5では、同期保護判定部6から
の信号でアパーチャゲート内でUWの誤検出が生ずる事
のないように、アパーチャゲート内で最初に検出したU
WDET信号のタイミングで強制的にアパーチャゲート
を閉じるような制御をする。
の信号でアパーチャゲート内でUWの誤検出が生ずる事
のないように、アパーチャゲート内で最初に検出したU
WDET信号のタイミングで強制的にアパーチャゲート
を閉じるような制御をする。
バワーオン時はアパーチャゲートはオープン(広い窓)
の状態としているから、この状態ではノイズ等を誤検出
することがある。
の状態としているから、この状態ではノイズ等を誤検出
することがある。
今、UW検出器1において、例えばノイズ等を検出し、
誤検出信号F+がDETs→DETiと出力され、アパ
ーチャゲートがオープンなのでこのアパーチャゲートを
通り、F1をDETとして検出する。このF!を検出す
ると、アバーチャゲートを同期保護判定部6からの,信
号でナロウ(狭い窓)に切り替える。
誤検出信号F+がDETs→DETiと出力され、アパ
ーチャゲートがオープンなのでこのアパーチャゲートを
通り、F1をDETとして検出する。このF!を検出す
ると、アバーチャゲートを同期保護判定部6からの,信
号でナロウ(狭い窓)に切り替える。
アバーチャゲートがナロウになると、アパーチャゲート
信号(Ax、A 2−)のある期間でないとDETaは
アパーチャゲートを通過できないから、P1 (正規の
信号)やF2(誤信号)はアバーチャゲートを通過せず
、DETは得られない。
信号(Ax、A 2−)のある期間でないとDETaは
アパーチャゲートを通過できないから、P1 (正規の
信号)やF2(誤信号)はアバーチャゲートを通過せず
、DETは得られない。
次に、DET7J<Flとなってから、1フレーム後の
予測位置であるt1秒後には、再びアパーチャゲート信
号A+をアバーチャ制御器5に送るがこの時DETI,
DET2は何もないからDETには何もなく、短時間だ
けアパーチャゲートをオープンにしておく。
予測位置であるt1秒後には、再びアパーチャゲート信
号A+をアバーチャ制御器5に送るがこの時DETI,
DET2は何もないからDETには何もなく、短時間だ
けアパーチャゲートをオープンにしておく。
この状態で、DET+、DET2のF3はアバーチャゲ
ートを通過し、DETがF3(誤信号)となるが、これ
は誤った信号である。ここで再びアパーチャゲートは短
時間の内にナロウになり、1+秒後に再びアパーチャゲ
ート信号A2により、DET2を取り込もうとするが、
この時DET2は何もないからDETは得られないので
、アパーチャゲートを少しの間オープンにする。
ートを通過し、DETがF3(誤信号)となるが、これ
は誤った信号である。ここで再びアパーチャゲートは短
時間の内にナロウになり、1+秒後に再びアパーチャゲ
ート信号A2により、DET2を取り込もうとするが、
この時DET2は何もないからDETは得られないので
、アパーチャゲートを少しの間オープンにする。
この時、DETI,DET2にP3(正しい信号)があ
ると、DETにP3が得られ、この時点で正規のUWD
ETが補足できることになる。
ると、DETにP3が得られ、この時点で正規のUWD
ETが補足できることになる。
上記のような従来のものにおいては次のような欠点があ
った。
った。
受信同期開始時は、通常オーブンアバーチャとしてUW
信号を待ち受けるため、復調器がバーストの存在しない
部分で雑音或分をバーストクロックとして再生すること
に起因してUW誤検出をすることがある。
信号を待ち受けるため、復調器がバーストの存在しない
部分で雑音或分をバーストクロックとして再生すること
に起因してUW誤検出をすることがある。
このUW誤検出信号により、後続の受信タイξング発生
部が起動され、結果的に誤ったタイξングでアパーチャ
ゲート信号を作戒する。
部が起動され、結果的に誤ったタイξングでアパーチャ
ゲート信号を作戒する。
そして、オープンアパーチャモードからナロウアバーチ
ャモードへの切り替わり、次フレームのUW信号の検出
に備えることになる。
ャモードへの切り替わり、次フレームのUW信号の検出
に備えることになる。
従って、当然、次フレームではUW検出ができず、再度
オープンアパーチャモードへ移行する。
オープンアパーチャモードへ移行する。
この状態を繰り返した後、真のUW信号を検出し、受信
同期を確立するため、受信同期確立までの所要時間が異
常に長くなる場合がある。
同期を確立するため、受信同期確立までの所要時間が異
常に長くなる場合がある。
本発明は、このような従来の欠点を解消し、受信同期開
始時に、UW誤検出により受信タイミング発生部を混乱
させ、受信同期確立に要する時間が長くなることを防止
し、迅速な受信同期確立が行えるようにすることを目的
とする。
始時に、UW誤検出により受信タイミング発生部を混乱
させ、受信同期確立に要する時間が長くなることを防止
し、迅速な受信同期確立が行えるようにすることを目的
とする。
第1図は本発明の原理図であり、以下、この図に基づい
て本発明の原理を説明する。
て本発明の原理を説明する。
図において、1はUW (ユニークワード)検出器、2
は復調器、7はANDゲート、8はIFバースト検出器
を示す。
は復調器、7はANDゲート、8はIFバースト検出器
を示す。
復調器2は、受信バースト信号を復調して、復調データ
をUW検出器lに供給すると共に、バーストクロソクを
出力してANDゲート7の一方の入力へ供給する。
をUW検出器lに供給すると共に、バーストクロソクを
出力してANDゲート7の一方の入力へ供給する。
IFバースト検出器8では、受信バースト信号(IF信
号)を検出し、ANDゲート7の他方の人力へ受信バー
スト検出信号を供給し、前記ANDゲート7の開閉を行
う。
号)を検出し、ANDゲート7の他方の人力へ受信バー
スト検出信号を供給し、前記ANDゲート7の開閉を行
う。
UW検出器1では、ANDゲート7からのバーストクロ
ックに同期して、上記復調データから局識別符号UWの
検出を行う。
ックに同期して、上記復調データから局識別符号UWの
検出を行う。
本発明では、受信バースト信号を復調した後、UW検出
回路1で、局識別符号であるUWを検出するものである
が、その際、IFバースト検出器8から出力される受信
バースト検出信号の存在する期間のみ、ANDゲート7
を開けて復調器2から出力されるバーストクロックをU
W検出器1に供給するように構威したものである。
回路1で、局識別符号であるUWを検出するものである
が、その際、IFバースト検出器8から出力される受信
バースト検出信号の存在する期間のみ、ANDゲート7
を開けて復調器2から出力されるバーストクロックをU
W検出器1に供給するように構威したものである。
本発明は上記のように構威したので、次のような作用が
ある。
ある。
受信バースト検出信号によりバーストクロックをゲート
し、常に受信バーストが存在する期間のみ、バーストク
ロソクをUW検出器1へ供給する。
し、常に受信バーストが存在する期間のみ、バーストク
ロソクをUW検出器1へ供給する。
これにより、UW検出器lは、受信バーストが存在する
期間のみ動作し、その他の期間は停止する。
期間のみ動作し、その他の期間は停止する。
従って、受信バーストが無い部分でUWfi検出を行う
ことは無くなり、常に真のUWのみ検出できるから、迅
速な受信同期確立が可能となる。
ことは無くなり、常に真のUWのみ検出できるから、迅
速な受信同期確立が可能となる。
以下、本発明の実施例を図面に基づいて説明する。
第2図は本発明の1実施例のブロック図、第3図はタイ
ミングチャートであり、第1図と同符号は同一のものを
示す。図において、3はUW相関検出器(CORR
DET) 、4はクロック乗換器(ECC) 、5はア
パーチャ制御器(APTCONT) 、6は同期保護判
定部(SYNC DET)を示す。
ミングチャートであり、第1図と同符号は同一のものを
示す。図において、3はUW相関検出器(CORR
DET) 、4はクロック乗換器(ECC) 、5はア
パーチャ制御器(APTCONT) 、6は同期保護判
定部(SYNC DET)を示す。
復調器2は、受信バースト信号を復調し、復調データを
UW検出器1へ送ると共に、ANDゲート7ヘバースト
クロック(B C)を送る。
UW検出器1へ送ると共に、ANDゲート7ヘバースト
クロック(B C)を送る。
IFバースト検出器8は、受信バースト信号(IF信号
)を検出し、受信バースト検出信号をANDゲート7へ
送り、該ANDゲート7の開閉を行う。
)を検出し、受信バースト検出信号をANDゲート7へ
送り、該ANDゲート7の開閉を行う。
UW’検出器1では、ANDゲート7を通過したバース
トクロックに同期して、上記復調データから局識別符号
であるUW(ユニークヮード)の検出を行う。
トクロックに同期して、上記復調データから局識別符号
であるUW(ユニークヮード)の検出を行う。
同期保護判定部6では、アパーチャ制御器5を通過した
検出信号DETについて真の検出信号なのか、誤った検
出信号なのかの判定を行い、アパーチャ制御器5に対し
て、オープン/ナロウの切り替え制御を行うと共に、後
続の受信タイξング発生部(図示なし)へ同期検出信号
(SYNC DET)を送出する。
検出信号DETについて真の検出信号なのか、誤った検
出信号なのかの判定を行い、アパーチャ制御器5に対し
て、オープン/ナロウの切り替え制御を行うと共に、後
続の受信タイξング発生部(図示なし)へ同期検出信号
(SYNC DET)を送出する。
アパーチャゲート信号は、入力信号(DETs)を通過
させる信号であり、予め予測した位置で出力する。
させる信号であり、予め予測した位置で出力する。
受信バースト信号が第3図に示した状態で復調器2に入
力すると、復調データと共に、バーストクロフクがBC
!、BC!、BC3〜・のように出力される。
力すると、復調データと共に、バーストクロフクがBC
!、BC!、BC3〜・のように出力される。
また、受信バースト信号は、IFバースト検出器8で検
出され、受信バースト検出信号がBDr、BDz、BD
3・−のように出力される。
出され、受信バースト検出信号がBDr、BDz、BD
3・−のように出力される。
この受信バースト検出信号BD1、BD!、BD3・・
−の存在する期間は、ANDゲート7が開かれているか
ら、復調器2から出力されるバーストクロックBC1、
BC2、BCs−・はANDゲート7を通過し、図示の
ような状態でUW検出器1へ入力する。
−の存在する期間は、ANDゲート7が開かれているか
ら、復調器2から出力されるバーストクロックBC1、
BC2、BCs−・はANDゲート7を通過し、図示の
ような状態でUW検出器1へ入力する。
UW検出器1内では、前記バーストクロックがUW相関
検出器3とクロック乗換器4へ人力する。
検出器3とクロック乗換器4へ人力する。
このバーストクロックに同期して、上記復調データから
UWの検出を行い、D E T s及びDET2が図示
のP1、P!、P3・一のように得られる。
UWの検出を行い、D E T s及びDET2が図示
のP1、P!、P3・一のように得られる。
このDET丈及びDET*は、従来と同様にしてアパー
チャ制御器5を通りDETとして前記P!、P2、Pe
J一・が得られる。
チャ制御器5を通りDETとして前記P!、P2、Pe
J一・が得られる。
このように、IPバースト検出器8は、受信バースト信
号(受信IF信号)の有無を判定してバースト検出信号
BDをANDゲート7へ送り、該ゲートの開閉を行う。
号(受信IF信号)の有無を判定してバースト検出信号
BDをANDゲート7へ送り、該ゲートの開閉を行う。
これにより、UW相関検出器3とクロック乗換器4へ供
給するバーストクロックを、バースト或分に該当する部
分のみに整形する。
給するバーストクロックを、バースト或分に該当する部
分のみに整形する。
そして、前記バーストクロツクに同期してUW検出を行
うから、従来のようなノイズ等の誤検出は防止でき、迅
速な同期確立が可能となる。
うから、従来のようなノイズ等の誤検出は防止でき、迅
速な同期確立が可能となる。
結局、最初のDETI、DETtの真の信号であるP1
がDETとして補足され、その後、P1の検出から一定
時間後に出力されるアパーチャゲート信号で次のP2
(真の信号)が補足され、続いて、P!から一定時間後
に出力されるアノくーチャゲート信号でP3(真の信号
)が補足される。
がDETとして補足され、その後、P1の検出から一定
時間後に出力されるアパーチャゲート信号で次のP2
(真の信号)が補足され、続いて、P!から一定時間後
に出力されるアノくーチャゲート信号でP3(真の信号
)が補足される。
このようにして、真の信号が数回(例えば4〜5回)に
わたって連続的に補足されると、受信同期が確立したと
判断される。
わたって連続的に補足されると、受信同期が確立したと
判断される。
なお、上記実施例においては、ANDゲート7をUW検
出器1の外部に設けたが、これは、UW検出器1の内部
に設けても、上記実施例と同様にして動作可能である。
出器1の外部に設けたが、これは、UW検出器1の内部
に設けても、上記実施例と同様にして動作可能である。
以上説明したように、本発明によれば次のような効果が
ある。
ある。
即ち、受信バースト信号が存在する期間のみ、バースト
クロツクをUW相関検出器とクロソク乗換器へ供給して
動作させ、受信バースト信号が存在しない期間は、バー
ストクロンクを禁止している。
クロツクをUW相関検出器とクロソク乗換器へ供給して
動作させ、受信バースト信号が存在しない期間は、バー
ストクロンクを禁止している。
従って、不確実なバーストクロックによる当該回路部分
の誤動作に起因するUW検出を無くする事が可能となり
、受信同期確立に要する時間を短縮することができる。
の誤動作に起因するUW検出を無くする事が可能となり
、受信同期確立に要する時間を短縮することができる。
第1図は本発明に係る局識別符号検出方式の原理図、
第2図は本発明の1実施例のブロック図、第3図は第2
図に示した実施例のタイミングチャート、 第4図は従来の局識別符号検出方式を示すブロック図、 第5図は第4図に示した従来例のタイミングチャートを
示した図である。 1 −−−u w検出器 2一復調器 7−・一ANDゲート 8 ■ Fバースト検出器
図に示した実施例のタイミングチャート、 第4図は従来の局識別符号検出方式を示すブロック図、 第5図は第4図に示した従来例のタイミングチャートを
示した図である。 1 −−−u w検出器 2一復調器 7−・一ANDゲート 8 ■ Fバースト検出器
Claims (1)
- 【特許請求の範囲】 衛星通信用TDMA端局装置で、受信同期開始時に局識
別符号(UW)を検出する局識別符号検出方式において
、 受信バースト信号(IF信号)を復調する復調器(2)
と、 受信バースト信号の有無を検出するIFバースト検出器
(8)と、 前記復調器(2)からのバーストクロック及び前記IF
バースト検出器(8)からの受信バースト検出信号とを
入力信号としたANDゲート(7)と、 前記ANDゲート(7)を通して供給されるバーストク
ロックと同期して、上記復調データから局識別符号(U
W)の検出を行うUW検出器(1)とを備え、 前記IFバースト検出器(8)により、受信バースト信
号を検出した時にのみ、ANDゲート(7)を開き、U
W検出器(1)へバーストクロックを供給して局識別符
号(UW)の検出を行うことを特徴とする局識別符号検
出方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1188102A JPH0352423A (ja) | 1989-07-20 | 1989-07-20 | 局識別符号検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1188102A JPH0352423A (ja) | 1989-07-20 | 1989-07-20 | 局識別符号検出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0352423A true JPH0352423A (ja) | 1991-03-06 |
Family
ID=16217738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1188102A Pending JPH0352423A (ja) | 1989-07-20 | 1989-07-20 | 局識別符号検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0352423A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5500878A (en) * | 1993-06-08 | 1996-03-19 | Nec Corporation | Automatic frequency control apparatus and method therefor |
US6493360B1 (en) | 1997-12-09 | 2002-12-10 | Nec Corporation | Reception synchronization circuit, receiver using the same, and digital communication system |
US7136434B2 (en) | 2001-11-09 | 2006-11-14 | Samsung Electronics Co., Ltd. | Apparatus and method for detecting energy of tone signal |
US20180149207A1 (en) * | 2015-07-08 | 2018-05-31 | Ntn Corporation | Fixed-type constant velocity universal joint |
-
1989
- 1989-07-20 JP JP1188102A patent/JPH0352423A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5500878A (en) * | 1993-06-08 | 1996-03-19 | Nec Corporation | Automatic frequency control apparatus and method therefor |
US6493360B1 (en) | 1997-12-09 | 2002-12-10 | Nec Corporation | Reception synchronization circuit, receiver using the same, and digital communication system |
US7136434B2 (en) | 2001-11-09 | 2006-11-14 | Samsung Electronics Co., Ltd. | Apparatus and method for detecting energy of tone signal |
US20180149207A1 (en) * | 2015-07-08 | 2018-05-31 | Ntn Corporation | Fixed-type constant velocity universal joint |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU98100294A (ru) | Синхронизация передачи данных в двусторонней линии связи | |
JPH04160823A (ja) | 選択呼出受信機 | |
JP2008035233A (ja) | 狭帯域通信システムのフレーム同期回路 | |
JPH06350405A (ja) | 自動周波数制御装置 | |
JP2982731B2 (ja) | 同期信号検出方式 | |
JPH0352423A (ja) | 局識別符号検出方式 | |
US5706422A (en) | Method of locating fault of communication system | |
US5898512A (en) | Link establishing system and link establishing method | |
KR19980024651A (ko) | 시리얼 버스 제어기 | |
JP2848229B2 (ja) | 受信回路 | |
JP3052576B2 (ja) | 表示付き無線選択呼出受信機 | |
JP2003111168A (ja) | リモコン信号中継装置及びその方法 | |
KR950013807B1 (ko) | 비이씨에치(bch) 코덱에서의 수신 인터럽트 블럭킹회로 | |
JP2002314625A (ja) | Hdlc通信コントローラ | |
JPS632377B2 (ja) | ||
JPH08149049A (ja) | 同期回路 | |
JP2003151054A (ja) | 小電力セキュリティシステム | |
JP2661102B2 (ja) | データ伝送装置 | |
JPH05276152A (ja) | 同期保持回路 | |
JP2576539B2 (ja) | 入出力信号監視回路 | |
JPH07202862A (ja) | 回線試験方式 | |
JPS58105654A (ja) | 回線状態検出方式 | |
JPH06350571A (ja) | Crcエラー検出回路 | |
JPH05336195A (ja) | タイム・アウト検出時間設定方法 | |
JPH07307729A (ja) | クロック抽出回路 |