JP2576539B2 - 入出力信号監視回路 - Google Patents
入出力信号監視回路Info
- Publication number
- JP2576539B2 JP2576539B2 JP28195687A JP28195687A JP2576539B2 JP 2576539 B2 JP2576539 B2 JP 2576539B2 JP 28195687 A JP28195687 A JP 28195687A JP 28195687 A JP28195687 A JP 28195687A JP 2576539 B2 JP2576539 B2 JP 2576539B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- bit
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル通信方式に関し，特に端局中継装
置の入出力信号監視回路に関する。
置の入出力信号監視回路に関する。
〔従来の技術〕 従来の入出力信号監視回路について第２図を用いて説
明する。
明する。
第２図は入出力信号監視回路を復号化回路を用いた例
である。入力信号８は符号化回路１により符号変換を受
ける。符号変換された信号は伝送路２を経て復号化回路
３へ入力され，ここで符号化回路１の逆変換を受けて出
力信号９が得られる。伝送路２を通った信号は復号化回
路３と同じ機能を持つ復号化回路４へも入力されてお
り，その出力信号はビット照合回路５へ送出される。ビ
ット照合回路５には復号化回路３の出力信号も入力され
ている。ビット照合回路５は２つの復号化回路の出力信
号間に時間的なずれがあると誤りを検出できないので，
遅延時間の差を無くしてビット間の位相同期をとった
後，ビット−バイ−ビットで比較をして誤り監視を行な
う。
である。入力信号８は符号化回路１により符号変換を受
ける。符号変換された信号は伝送路２を経て復号化回路
３へ入力され，ここで符号化回路１の逆変換を受けて出
力信号９が得られる。伝送路２を通った信号は復号化回
路３と同じ機能を持つ復号化回路４へも入力されてお
り，その出力信号はビット照合回路５へ送出される。ビ
ット照合回路５には復号化回路３の出力信号も入力され
ている。ビット照合回路５は２つの復号化回路の出力信
号間に時間的なずれがあると誤りを検出できないので，
遅延時間の差を無くしてビット間の位相同期をとった
後，ビット−バイ−ビットで比較をして誤り監視を行な
う。
ビット−バイ−ビットの誤り監視は遅延時間差の検出
にも使っている。ビット照合回路５の入力信号がランダ
ムの場合,2つの信号の遅延量が一致していない場合はビ
ット−バイ−ビット監視の結果誤り率は約1/2になる。
一方，遅延量が一致すると誤り率が０あるいは1/2に比
べて十分に小さな値となるので，ビット間の位相の同期
がたれたと判断してこれ以上遅延時間をずらさないよう
にする。ここでは，誤り率が10-3以下となると遅延時間
差がなくなったものとして扱い，誤り率が10-6以上とな
ると復号化回路で誤りがあったとして警報11を発生する
ものとする。
にも使っている。ビット照合回路５の入力信号がランダ
ムの場合,2つの信号の遅延量が一致していない場合はビ
ット−バイ−ビット監視の結果誤り率は約1/2になる。
一方，遅延量が一致すると誤り率が０あるいは1/2に比
べて十分に小さな値となるので，ビット間の位相の同期
がたれたと判断してこれ以上遅延時間をずらさないよう
にする。ここでは，誤り率が10-3以下となると遅延時間
差がなくなったものとして扱い，誤り率が10-6以上とな
ると復号化回路で誤りがあったとして警報11を発生する
ものとする。
上述した従来の入出力信号監視回路では，ビット照合
回路５の入力信号がランダムではなくAIS信号の場合に
は,2つの信号の遅延量が一致していなくてもビット−バ
イ−ビット監視結果で誤り率が０となって誤同期に入っ
てしまう。この時，伝送路２で10-5の誤りが生じている
と，ビット照合回路５の入力信号間の遅延量が一致して
いなくても誤り率が10-3以下となるので同期がとれてい
ると判断する。しかし，ビット照合の結果，約10-5の誤
りを検出するので，警報11を発出してしまうという欠点
がある。
回路５の入力信号がランダムではなくAIS信号の場合に
は,2つの信号の遅延量が一致していなくてもビット−バ
イ−ビット監視結果で誤り率が０となって誤同期に入っ
てしまう。この時，伝送路２で10-5の誤りが生じている
と，ビット照合回路５の入力信号間の遅延量が一致して
いなくても誤り率が10-3以下となるので同期がとれてい
ると判断する。しかし，ビット照合の結果，約10-5の誤
りを検出するので，警報11を発出してしまうという欠点
がある。
本発明の入出力信号監視回路は，誤り監視をする信号
としてAIS信号が入力されていることを検出するAIS信号
検出回路およびこのAIS信号検出回路の出力があると誤
り警報の発出を禁止する回路とを有することを特徴とす
る。
としてAIS信号が入力されていることを検出するAIS信号
検出回路およびこのAIS信号検出回路の出力があると誤
り警報の発出を禁止する回路とを有することを特徴とす
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり，第２
図と同じ部分には同番号を付している。入力信号８は符
号化回路１により符号変換を受けた後，伝送路２を経て
復号化回路３へ送られる。復号化回路３では符号化回路
１の逆変換を行い，出力信号９を得る。伝送路２を通っ
た信号は復号化回路３と同じ復号化回路４へも入力され
ている。ビット照合回路５へは復号化回路３および復号
化回路４の出力信号が入力され，ここでビット−バイ−
ビットの誤り監視が行われる。復号化回路４の出力信号
はAIS信号検出回路６にも供給され，符号化回路１よりA
IS信号が伝送されるとこれを検出して誤り警報発出禁止
回路７へAIS信号検出信号を送信する。AIS信号検出信号
を受けると，誤り警報発出禁止回路７ではビット照合回
路５で発出する誤り警報を外部へ発出しないように阻止
する。
図と同じ部分には同番号を付している。入力信号８は符
号化回路１により符号変換を受けた後，伝送路２を経て
復号化回路３へ送られる。復号化回路３では符号化回路
１の逆変換を行い，出力信号９を得る。伝送路２を通っ
た信号は復号化回路３と同じ復号化回路４へも入力され
ている。ビット照合回路５へは復号化回路３および復号
化回路４の出力信号が入力され，ここでビット−バイ−
ビットの誤り監視が行われる。復号化回路４の出力信号
はAIS信号検出回路６にも供給され，符号化回路１よりA
IS信号が伝送されるとこれを検出して誤り警報発出禁止
回路７へAIS信号検出信号を送信する。AIS信号検出信号
を受けると，誤り警報発出禁止回路７ではビット照合回
路５で発出する誤り警報を外部へ発出しないように阻止
する。
なお，上記実施例は復号化回路に適用して説明した
が，本発明の適用範囲は復号化回路に限定されるもので
ないことは明らかである。
が，本発明の適用範囲は復号化回路に限定されるもので
ないことは明らかである。
以上説明したように，本発明は監視回路入力信号中へ
のAIS信号の有無を検出して,AIS信号検出中はビット照
合による誤り警報発出を禁止することにより，ビット照
合回路の入力信号がAIS信号のために誤同期を生じ，さ
らに伝送路で生じた誤りをビット照合誤りとして検出し
て発出することを禁止できる効果がある。
のAIS信号の有無を検出して,AIS信号検出中はビット照
合による誤り警報発出を禁止することにより，ビット照
合回路の入力信号がAIS信号のために誤同期を生じ，さ
らに伝送路で生じた誤りをビット照合誤りとして検出し
て発出することを禁止できる効果がある。
第１図は本発明の入出力監視回路のブロック図，第２図
は従来の入出力監視回路のブロック図である。 8:入力信号,9:出力信号,10,11:ビット照合誤り警報。
は従来の入出力監視回路のブロック図である。 8:入力信号,9:出力信号,10,11:ビット照合誤り警報。
Claims (1)
- 【請求項１】端局中継装置内の変換回路の入出力間で発
生する誤り監視を，変換回路出力信号と該変換回路と同
一機能を持つ回路に同じ入力信号を加えた時の出力信号
との間で１ビットずつ比較することにより行なう入出力
信号監視回路において，誤り監視をする信号としてAIS
信号が入力されていることを検出するAIS信号検出回路
および該AIS信号検出回路の出力信号を用いて入出力信
号監視回路の誤り検出の出力を禁止する回路を含むこと
を特徴とする入出力信号監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28195687A JP2576539B2 (ja) | 1987-11-10 | 1987-11-10 | 入出力信号監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28195687A JP2576539B2 (ja) | 1987-11-10 | 1987-11-10 | 入出力信号監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125032A JPH01125032A (ja) | 1989-05-17 |
| JP2576539B2 true JP2576539B2 (ja) | 1997-01-29 |
Family
ID=17646247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28195687A Expired - Lifetime JP2576539B2 (ja) | 1987-11-10 | 1987-11-10 | 入出力信号監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576539B2 (ja) |
-
1987
- 1987-11-10 JP JP28195687A patent/JP2576539B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01125032A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4344180A (en) | Redundant word frame synchronization circuit | |
| USRE40918E1 (en) | Method and device for transmitting data frames | |
| US4244051A (en) | Data communication method and apparatus therefor | |
| US4525848A (en) | Manchester decoder | |
| DK149380B (da) | Digital faselaast sloejfe | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JP2508090B2 (ja) | ディジタル通信装置 | |
| EP0612456A1 (en) | Transmission system for coded speech signals and/or voiceband data | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| WO1994010776A1 (en) | Error analysis in data blocks | |
| US4530094A (en) | Coding for odd error multiplication in digital systems with differential coding | |
| JPS5820051A (ja) | 論理レベル判定回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| US5570394A (en) | Signal transmission system | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| SU1252781A1 (ru) | Устройство дл передачи и приема цифровой информации | |
| JPS60144046A (ja) | フレ−ム同期回路 | |
| JP2863068B2 (ja) | データ伝送方法 | |
| JP2573560B2 (ja) | フレ−ム同期方式 | |
| JP3016280B2 (ja) | 装置内監視方式 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JPS6011862B2 (ja) | 信号検出回路 | |
| JPH06284121A (ja) | 同期ワード検出方式 | |
| JPH0141056B2 (ja) |