JPH0345936B2 - - Google Patents
Info
- Publication number
- JPH0345936B2 JPH0345936B2 JP57161464A JP16146482A JPH0345936B2 JP H0345936 B2 JPH0345936 B2 JP H0345936B2 JP 57161464 A JP57161464 A JP 57161464A JP 16146482 A JP16146482 A JP 16146482A JP H0345936 B2 JPH0345936 B2 JP H0345936B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- mixer
- output
- oscillator
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 description 9
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 1
- 230000035559 beat frequency Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、可変周波数発振器（以下、VFOと
称す）を周波数調整源とする多バンドのPLL制
御における電圧制御発振器（以下、VCOと称す）
と、プロダクト検波用のビート周波数発振器（以
下、BFOと称す）の周波数を供給する回路に関
する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a voltage controlled oscillator (hereinafter referred to as VCO) in multi-band PLL control using a variable frequency oscillator (hereinafter referred to as VFO) as a frequency adjustment source.
and a circuit that supplies the frequency of a beat frequency oscillator (hereinafter referred to as BFO) for product detection.
〔従来の技術〕
第１図は従来の回路例であつて、VCO２→第
１のミクサ３→プログラマブル分周器４→位相比
較器５→VCO２のループがPLL系を構成し、基
準発振器６により安定化されている。一方、この
回路の周波数を大きく変えるには、前記プログラ
マブル分周器４の分周比を変えて行うが、更に微
細に調整するには、VFO１１により行つている。
そして、このVFO１１は、自励発振器又は別の
PLL制御による周波数連続可変発振器であつて、
通常1MHzの可変範囲としており、かつ水晶発振
回路（この場合はBFO）１２と第２のミクサ１
０とで和と差の周波数を作り、更に所要周波数帯
をとおすバンドパスフイルタ（以下、BPFと称
す）９により不要周波数を除去した後、必要周波
数を第１のミクサ３に注入している。これによ
り、VCO２はVFO１１の変化にしたがい、1M
Hz幅の変化を生ずることになる。[Prior Art] FIG. 1 shows an example of a conventional circuit, in which a loop of VCO 2 → first mixer 3 → programmable frequency divider 4 → phase comparator 5 → VCO 2 constitutes a PLL system, and a reference oscillator 6 It has been stabilized. On the other hand, the frequency of this circuit can be greatly changed by changing the frequency division ratio of the programmable frequency divider 4, but more fine adjustments can be made using the VFO 11.
And this VFO11 is a self-excited oscillator or another
A continuously variable frequency oscillator controlled by PLL,
Usually the variable range is 1MHz, and the crystal oscillator circuit (BFO in this case) 12 and the second mixer 1
0 to create sum and difference frequencies, and after removing unnecessary frequencies with a band pass filter (hereinafter referred to as BPF) 9 that passes through the required frequency band, the required frequencies are injected into the first mixer 3. As a result, VCO2 follows the change in VFO11 and becomes 1M.
This will result in a change in Hz width.
次に、基準周波数（若しくは、これを逓倍又は
分周した周波数）Rを第３のミクサ８により第２
のミクサ１０の出力と混合して和と差の周波数を
作り、更にBPF９をとおした後、前記第１のミ
クサ３に注入することにより、プログラマブル分
周器４の作用を補強拡張し、出力には受信機の
第１局部発振周波数とするに必要な周波数を得て
いた。 Next, the reference frequency (or a frequency obtained by multiplying or dividing this) R is converted to a second frequency by a third mixer 8.
is mixed with the output of the mixer 10 to create sum and difference frequencies, which are further passed through the BPF 9 and then injected into the first mixer 3, thereby reinforcing and expanding the action of the programmable frequency divider 4, and adding the frequency to the output. had obtained the necessary frequency to be the first local oscillation frequency of the receiver.
しかし、上述のような従来技術において、
VFO１１から出力を得るまでに三段のミクサ
を必要とし（第２のミクサは使わない周波数もあ
る）、更にこの回路では、直接VCO２の発振によ
つているため、一見すると、それぞれにおける不
要周波数の発生は関係ないように見える。しか
し、−80ないし−100db程度のスプリアスでも問
題となる場合には、その原因となつているミクサ
段を減じた構成にする必要があつた。
However, in the conventional technology as mentioned above,
Three stages of mixers are required to obtain the output from VFO 11 (the second mixer is not used for some frequencies), and this circuit relies directly on the oscillation of VCO 2, so at first glance it seems that the unnecessary frequencies at each Occurrence appears to be unrelated. However, if even spurious signals of about -80 to -100 dB cause a problem, it is necessary to reduce the number of mixer stages that are the cause of the problem.
本発明は、従来知られているPLL回路の、こ
のような欠点を改良する目的でなされたものであ
る。 The present invention has been made to improve these drawbacks of conventionally known PLL circuits.
本発明は、PLL制御のVCOをVFO出力を周波
数変換して、プログラマブル分周器に供給する第
１のミクサと、周波数調整を行うVFOと、固定
周波数のパラメータ発振器出力とを混合する第２
のミクサと、この第２のミクサの出力を前記第１
のミクサに供給する回路に設けたBPFと、前記
プログラマブル分周器の出力と一方の基準周波数
R、若しくは、これを分周して得た周波数とを位
相比較し、更にこれをVCOの制御電圧として供
給するPLL回路と、前記パラメータ発振器の出
力を直接、又は他方の基準周波数Rと混合する第
３のミクサに供給し、この出力をもつて受信機の
後段部ミクサ又はプロダクト検波器に供給する
PLL回路であつて、上述の従来技術の課題を解
決するものである。
The present invention includes a first mixer that converts the frequency of a VFO output from a PLL-controlled VCO and supplies it to a programmable frequency divider, a second mixer that mixes a VFO that performs frequency adjustment, and a fixed frequency parameter oscillator output.
mixer, and the output of this second mixer is
The BPF installed in the circuit that supplies the mixer, the output of the programmable frequency divider, and one reference frequency
A PLL circuit compares the phase of R or the frequency obtained by dividing this, and further supplies this as a control voltage of the VCO, and the output of the parameter oscillator is mixed directly or with the other reference frequency R. The third mixer is supplied with the output, and the output is supplied to the receiver's rear mixer or product detector.
This is a PLL circuit that solves the problems of the prior art described above.
以下、本発明の実施例を図面に基づいて詳細に
説明するが、第２図に示したPLL回路は、VCO
２の出力及びBPF９の出力を混合する第１のミ
クサ３と、プログラマブル分周器４及び位相比較
器５とからなり、この位相比較器５は、前記プロ
グラマブル分周器４の出力と、基準発振器６の出
力の一方の基準周波数（若しくは、これを逓倍又
は分周した周波数）Rとを入力して位相比較す
る。
Hereinafter, embodiments of the present invention will be explained in detail based on the drawings.The PLL circuit shown in FIG.
2 and the output of the BPF 9, a programmable frequency divider 4, and a phase comparator 5. The phase comparator 5 mixes the output of the programmable frequency divider 4 and the reference oscillator 9. One of the reference frequencies (or a frequency obtained by multiplying or dividing the reference frequency) R of the output of 6 is input and the phases are compared.
他方、周波数調整用のVFO１１の出力と、水
晶発振回路（この場合はパラメータ発振器、以下
同じ）１２の出力とを第２のミクサ１０により混
合して、和と差の周波数のうち、必要な周波数の
みをBPF９にとおし、更にPLL回路１の第１の
ミクサ３に注入することにより、VCO２の周波
数を制御している。 On the other hand, the output of the VFO 11 for frequency adjustment and the output of the crystal oscillator circuit (parameter oscillator in this case, the same applies hereinafter) 12 are mixed by a second mixer 10 to obtain the required frequency among the sum and difference frequencies. The frequency of the VCO 2 is controlled by passing it through the BPF 9 and further injecting it into the first mixer 3 of the PLL circuit 1.
したがつて、VFO１１から出力までの間に
は、第２のミクサ１０と第１のミクサ３の二段の
ミクサが介在するのみであつて、これを第１図の
ものと比較すると、ミクサを一段減じたことにな
る。これは、第２のミクサ１０により生成される
可変周波数帯を1MHzとした場合、この可変周波
数帯の中に２つのクロススプリアスが発生する
と、第３のミクサ８によるクロススプリアスの倍
数を２×２であり、また、第１のミクサ３による
クロススプリアスの倍数は２×２×２となつて積
算的に増加するから、ミクサを一段少なくするこ
とは、前記クロススプリアスの発生量に大きく関
係してくる。 Therefore, there is only a two-stage mixer, the second mixer 10 and the first mixer 3, between the VFO 11 and the output. Comparing this with the one in FIG. That's a step down. This means that when the variable frequency band generated by the second mixer 10 is 1MHz, if two cross spurs occur in this variable frequency band, the multiple of the cross spurious generated by the third mixer 8 is 2×2. In addition, since the multiple of the cross spurious caused by the first mixer 3 is 2×2×2 and increases cumulatively, reducing the number of mixers by one stage has a large relation to the amount of generated cross spurious. come.
一方、出力に対しては、パラメータ発振器１
２の周波数を直接使用できる場合は問題ないが、
他方の基準周波数Rと前記パラメータ発振器１２
の周波数とを第３のミクサ８により混合した周波
数を用いる場合は、ミクサを一段増加したことに
なる。しかし、前記出力は、受信機の後段ミク
サ又はプロダクト検波用の注入周波数であつて、
中間周波数の信号自体が狭帯域のフイルタを通過
しているので、前記注入周波数に若干の不要周波
数成分が含まれていても、特に問題とはならな
い。また、周波数が一定であるから、必要ならば
フイルタの交換も容易である。 On the other hand, for the output, parameter oscillator 1
There is no problem if you can use frequency 2 directly, but
the other reference frequency R and the parameter oscillator 12
When using a frequency obtained by mixing the frequency of . However, the output is an injection frequency for the downstream mixer of the receiver or for product detection,
Since the intermediate frequency signal itself passes through a narrow band filter, there is no particular problem even if the injection frequency contains some unnecessary frequency components. Furthermore, since the frequency is constant, it is easy to replace the filter if necessary.
なお、バンド設定のような大きい周波数変化
は、プログラマブル分周器４の分周比を変えて行
う、と前述したが、VCO２の発振周波数が極め
て高くなると、プログラマブル分周器４の最高動
作周波数の限界による制限を受ける。また、それ
以下であつても分周比が大きくなるにしたがい、
PLL１のループゲインが低下して、制御動作不
良となる問題があり、広帯域の用途に対しては、
分周比を数倍程度の変化範囲におさえ、かつ第１
のミクサ３の注入周波数を逓倍／分周器７により
変える方法をとつている。そのため、第２図では
複数のパラメータ発振周波数を使用し、プログラ
マブル分周器４の分周比と、パラメータ発振器１
２の発振周波数との両方の組合わせにより、広帯
域におけるPLL回路の発振状態を良好に行わせ
ることが可能となる。また、第１図のように、
VCOを一段とした場合、安定に周波数をカバー
し得ないため、複数のVCOを用いることにより
安定動作範囲を確保することは、通常行われてい
るとおりである。 As mentioned above, large frequency changes such as band settings are made by changing the division ratio of the programmable frequency divider 4. However, if the oscillation frequency of the VCO 2 becomes extremely high, the maximum operating frequency of the programmable frequency divider 4 will change. Limited by limits. Also, even if it is less than that, as the division ratio increases,
There is a problem that the loop gain of PLL1 decreases, resulting in poor control operation.
Keep the frequency division ratio within a range of several times, and
A method is adopted in which the injection frequency of the mixer 3 is changed by a multiplier/divider 7. Therefore, in FIG. 2, multiple parameter oscillation frequencies are used, and the division ratio of the programmable frequency divider 4 and the parameter oscillator 1 are
By combining the two oscillation frequencies, it is possible to make the PLL circuit perform a good oscillation state in a wide band. Also, as shown in Figure 1,
If a single VCO is used, it is not possible to stably cover the frequency range, so it is common practice to use multiple VCOs to ensure a stable operating range.
次に、本発明のPLL回路を広帯域受信器に適
用した周波数構成例を第３図により説明すると、
受信周波数範囲は０〜30MHzであり、かつ中間周
波数及びIFフイルタ１５の中心周波数は、前記
受信周波数範囲を避けて47MHzに選んである。し
たがつて、受信ミクサ１４への注入周波数は47〜
77MHzとなる。一方、PLL回路１の発振周波数
は、1MHzステツプで変化すると都合がよいので、
位相比較器５は1MHzの基準周波数により動作す
る。なお、プログラマブル分周器４の最高入力周
波数は、20MHz以下に設定しているが、VCO２
において、47MHz〜77MHzを一段で連続カバーす
るのは安定度に問題があるので、VCO２１
（47MHz〜62MHz）と、VCO２２（62MHz〜77M
Hz）の二段に分けて切換えている。このVCO２
１に対して、パラメータ発振器１２は47MHzを発
振し、第２のミクサ１０によりVFO１１の発振
周波数5MHz〜6MHzと混合して、41MHz〜42MHz
をBPF９１にとおして第１のミクサ３へ注入し、
更にVCO２１の47MHz〜62MHzと混合すると、
6MHz〜20MHzのプログラマブル分周器４へ入力
する周波数が得られる。なお、これを1MHzに分
周するための分周比Ｎ＝６〜20となる。 Next, an example of a frequency configuration in which the PLL circuit of the present invention is applied to a wideband receiver will be explained with reference to FIG.
The reception frequency range is 0 to 30MHz, and the intermediate frequency and the center frequency of the IF filter 15 are selected to be 47MHz, avoiding the reception frequency range. Therefore, the injection frequency to the reception mixer 14 is 47~
It becomes 77MHz. On the other hand, it is convenient to change the oscillation frequency of PLL circuit 1 in 1MHz steps, so
The phase comparator 5 operates with a reference frequency of 1MHz. Note that the maximum input frequency of programmable frequency divider 4 is set to 20MHz or less, but VCO2
In this case, there is a stability problem with continuously covering 47MHz to 77MHz in one stage, so VCO21
(47MHz to 62MHz) and VCO22 (62MHz to 77M
Hz) and is switched in two stages. This VCO2
1, the parameter oscillator 12 oscillates 47MHz, and the second mixer 10 mixes it with the oscillation frequency of 5MHz to 6MHz of the VFO 11 to generate a frequency of 41MHz to 42MHz.
is injected into the first mixer 3 through BPF91,
Furthermore, when mixed with 47MHz to 62MHz of VCO21,
A frequency input to the programmable frequency divider 4 of 6MHz to 20MHz is obtained. Note that the frequency division ratio N for dividing this into 1MHz is 6 to 20.
上述した状態において、プログラマブル分周器
４の入力周波数は共に6MHz〜20MHzであり、か
つ分周比もＮ＝６〜20であるから、前記プログラ
マブル分周器４の設定は、VCO２１とVCO２２
とで同様のことを繰返せばよい。 In the above-mentioned state, the input frequencies of the programmable frequency divider 4 are both 6MHz to 20MHz, and the frequency division ratio is also N = 6 to 20, so the settings of the programmable frequency divider 4 are as follows: VCO21 and VCO22
You can repeat the same thing with.
また、VCO２、BPF９１，９２及びパラメー
タ発振器１２は、密接な相互関係により結ばれて
いるので、切換える場合は連動して行うようにす
る。 Furthermore, since the VCO 2, BPFs 91 and 92, and the parameter oscillator 12 are closely interconnected, they should be switched in conjunction with each other.
更に、プロダクト検波器１６の注入周波数にお
いて、パラメータ発振器１２の出力周波数が47M
Hzのときはそのまま利用し、出力周波数が62MHz
のときは第３のミクサ８により、基準周波数15M
Hzと混合して47MHzを得た後、フイルタ１３を介
し、前記プロダクト検波器１６に注入する。な
お、PLL回路１の基準周波数1MHzは、基準発振
器６の発振周波数15MHzを逓倍／分周器７によ
り、1/15に分周して得ている。 Furthermore, at the injection frequency of the product detector 16, the output frequency of the parameter oscillator 12 is 47M.
When it is Hz, use it as is, and the output frequency is 62MHz.
When , the third mixer 8 sets the reference frequency to 15M.
After mixing with Hz to obtain 47MHz, it is injected into the product detector 16 through the filter 13. Note that the reference frequency of 1 MHz of the PLL circuit 1 is obtained by dividing the oscillation frequency of 15 MHz of the reference oscillator 6 by 1/15 by the multiplier/divider 7.
上述の第３図における周波数関係は、説明を容
易にするためにシングルコンバージヨンとした
が、もちろん、それ以上であつてもさしつかえな
い。 The frequency relationship in FIG. 3 above is a single conversion for ease of explanation, but of course it may be more than that.
本発明のPLL回路は、従来のものと比較した
場合に、PLL発振器のミクサ段を減ずることが
できるので、クロススプリアスの影響を軽減し得
る効果がある。
Since the PLL circuit of the present invention can reduce the number of mixer stages of the PLL oscillator when compared with the conventional circuit, it has the effect of reducing the influence of cross spurious.
第１図は従来のPLL回路のブロツク図、第２
図は本発明の一実施例を示すPLL回路のブロツ
ク図、第３図は本発明によるPLL回路の周波数
構成を説明するためのブロツク図である。
１……PLL回路、２，２１，２２……VCO、
３，８，１０，１４……ミクサ、４……プログラ
マブル分周器、５……位相比較器、６……基準発
振器、７……逓倍／分周器、９，９１，９２……
BPF、１１……VFO、１２……水晶発振器、１
３……フイルタ、１５……IFフイルタ、１６…
…プロダクト検波器。
Figure 1 is a block diagram of a conventional PLL circuit, Figure 2 is a block diagram of a conventional PLL circuit.
The figure is a block diagram of a PLL circuit showing one embodiment of the present invention, and FIG. 3 is a block diagram for explaining the frequency configuration of the PLL circuit according to the present invention. 1...PLL circuit, 2, 21, 22...VCO,
3, 8, 10, 14... Mixer, 4... Programmable frequency divider, 5... Phase comparator, 6... Reference oscillator, 7... Multiplier/divider, 9, 91, 92...
BPF, 11...VFO, 12...Crystal oscillator, 1
3...Filter, 15...IF filter, 16...
…Product detector.
Claims (1)
周波数変換して、プログラマブル分周器に供給す
る第１のミクサと、周波数調整を行う可変周波数
発振器及び固定周波数のパラメータ発振器の出力
を混合する第２のミクサと、この第２のミクサの
出力を前記第１のミクサに供給する回路を設けた
バンドパスフイルタと、前記パラメータ発振器の
出力を直接受信機の後段部ミクサ又はプロダクト
検波器に供給する手段と、前記パラメータ発振器
の出力を第３のミクサによりPLL回路の基準周
波数と混合し、かつ、この混合した周波数を前記
受信機の後段部ミクサ又はプロダクト検波器に供
給する手段からなり、前記プログラマブル分周器
の出力と前記基準周波数又はこれを分周した周波
数とを位相比較し、前記電圧制御発振器へ制御電
圧を供給する位相比較器よりなることを特徴とす
るPLL回路。1 A first mixer that converts the frequency of the output of the voltage controlled oscillator in PLL control and supplies it to the programmable frequency divider, and a second mixer that mixes the output of the variable frequency oscillator that performs frequency adjustment and the fixed frequency parameter oscillator. a bandpass filter provided with a circuit for supplying the output of the second mixer to the first mixer; and means for directly supplying the output of the parameter oscillator to a downstream mixer or product detector of the receiver; The programmable frequency divider includes means for mixing the output of the parameter oscillator with a reference frequency of the PLL circuit by a third mixer, and supplying the mixed frequency to a downstream mixer or product detector of the receiver; A PLL circuit comprising a phase comparator that compares the phase of the output of the reference frequency with the reference frequency or a frequency obtained by dividing the reference frequency and supplies a control voltage to the voltage controlled oscillator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161464A JPS5950617A (en) | 1982-09-16 | 1982-09-16 | Pll circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161464A JPS5950617A (en) | 1982-09-16 | 1982-09-16 | Pll circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5950617A JPS5950617A (en) | 1984-03-23 |
| JPH0345936B2 true JPH0345936B2 (en) | 1991-07-12 |
Family
ID=15735594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57161464A Granted JPS5950617A (en) | 1982-09-16 | 1982-09-16 | Pll circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950617A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54103617A (en) * | 1978-02-01 | 1979-08-15 | Torio Kk | Local oscillator |
-
1982
- 1982-09-16 JP JP57161464A patent/JPS5950617A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54103617A (en) * | 1978-02-01 | 1979-08-15 | Torio Kk | Local oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5950617A (en) | 1984-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2710528B2 (en) | Low noise fine frequency step synthesizer | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| JPS6010460B2 (en) | phase lock device | |
| JPH0795071A (en) | Phase lock loop frequency synthesizer performing synphony of fine step of wide band and low noise | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JP2002540669A (en) | Frequency synthesizer | |
| JP2637418B2 (en) | High frequency synthesizer | |
| JPS6363137B2 (en) | ||
| JPH0345936B2 (en) | ||
| US6806746B1 (en) | Direct frequency synthesizer for offset loop synthesizer | |
| JPS5994076A (en) | Spectrum analyser | |
| JP3053838B2 (en) | Video intermediate frequency circuit | |
| JP3248453B2 (en) | Oscillator | |
| JPS6359223A (en) | Local oscillator | |
| JPH0727701Y2 (en) | Wideband PLL circuit | |
| JPH07260923A (en) | Transmission source for radar device | |
| JPS6238352Y2 (en) | ||
| JPH0311960Y2 (en) | ||
| JPS59191921A (en) | Oscillation frequency control circuit in tuner | |
| JPH06224957A (en) | Radio transmitter | |
| JPS6161734B2 (en) | ||
| JPH118554A (en) | Frequency synthesizer | |
| JPS61135227A (en) | Phase locked loop oscillator | |
| KR960007404B1 (en) | Frequency shift keying modulation circuit using low speed data modulation | |
| JPS6136427B2 (en) |