JPH0342626A - 薄膜ダイオードの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマトリクス状に配置した画素のそれぞれに設け
たスイッチング素子を制御することによって液晶を駆動
し、画像表示を行なう液晶表示装置におけるアクティブ
マトリクス素子の製造方法に関する。

〔従来の技術とその課題〕

液晶駆動のスイッチング素子としてアモルファスシリコ
ンルミｎ薄膜ダイオードを用いたものが、例えば特開昭
６２−２６２８９１号公報に記載されている。これは第
５図に示すように、一方の基板に複数の行電極１５と画
素電極とを設け、この画素電極と行電極１５との間に逆
並列接続した複数のダイオード１９を接続する。他方の
基板には複数の列電極１７を設け、この２枚の基板間に
液晶２１を封入する。

上記公報に記載の薄膜ダイオードの製造方法を第６図に
示す。なお第６図は１つのダイオードの断面を図示しで
ある。

まず第６図（ａ）に示すように、基板１１上の全面に透
明導電膜１６を形成し、ホトエツチングにより透明導電
膜１６をパターニングして、行電極１５と画素電極２６
とを形成する。その後全面に光遮蔽性と導電性とを併せ
もつクローム（Ｃｒ　）からなる第１の金属膜２５と、
半導体、膜２９と、クロームからなる第２の金属膜２７
とを順次形成スル。この半導体膜２９はアモルファスシ
リコンからなり、導電型がｐｉｎ構造を有する。第１の
金属膜２５と第２の金属膜２７とは、半導体膜２９へ光
照射があると、半導体膜２９のｐｉｎ接合にリーク電流
が流れ、ダイオードがスイッチング素子としての機能を
果たさず、表示画像品質が低下することを防止するため
の光遮蔽膜として設げる。その後全面に感光性樹脂を形
成しホトリソグラフィーにより、この感光性樹脂をパタ
ーニングし第２の金属膜２７上にパターニングした感光
性樹脂６６を形成する。

次に第６図（ｂ）に示すように、感光性樹脂６６をエツ
チングのマスクとして乾式エツチングにて、第２の金属
膜２７と半導体膜２９と第１の金属膜２５とを順次エツ
チングする。この第２の金属膜２７と半導体膜２９と第
１の金属膜２５との乾式エツチングにおいては、半導体
膜２９と第１の金属膜２５および第２の金属膜２７との
膜質の違いにより、両者間のエツチング速度に大きな差
があり、第１の金属膜２５および第２の金属膜２７パタ
一ン寸法より小さいパターン寸法を有する半導体膜２９
が形成される。

次に第６図（Ｃ）に示すように、全面に層間絶縁膜６９
を形成する。この層間絶縁膜６９の形成においては、半
導体膜２９に対して第２の金属膜２７がオーバーハング
状に形成されているため、層間絶縁膜６９の段差被覆性
が悪くなる。このため透明導電膜１６と第１の金属膜２
５と半導体膜２９と第２の金属膜２７とで構成される段
差部には、層間絶縁膜６９が形成されない。

次に第６図（ｄ）に示すように、ホトエツチングにより
層間絶縁膜６９に接続穴４１を形成する。その後全面に
導電膜４６を形成し、ホトエツチングにより導電膜４６
をパターニングして配線４５を形成する。この導電膜４
６の形成においても、第６図（Ｃ）を用いて説明した半
導体膜２９に対して第２の金属膜２７がオ−バーハング
状に形成されていることに起因して、導電膜４６の段差
被覆性が悪くなる。このため第２の金属膜２７と画素電
極２６とを接続する配線４５が断線するという課題を有
する。

上記課題を解決して配線の断線が発生しない薄膜ダイオ
ードの製造方法を提供することが、本発明の目的である
。

〔課題を解決するための手段〕

上記目的を達成するため本発明における薄膜ダイオード
は下記記載の製造工程により製造する。

（イ）基板上の全面に透明導電膜を形成しこの透明導電
膜上に第１のホトレジストを形成しこの第１のホトレジ
ストをマスクにして透明導電膜をエツチングして行電極
と画素電極とを形成する工程と、全面に第１の金属膜と
半導体膜と第２の金属膜とを順次形成しこの第２の金属
膜上に第２のホトレジストを形成する工程と、この第２
のホトレジストをマスクにして第２の金属膜と半導体膜
とを乾式エツチングでエツチングする工程と、第１の金
属膜を湿式エツチングでエツチングを行ない第１の金属
膜をエツチングすると同時に第２の金属膜をエツチング
し半導体膜パターン寸法以下のパターン寸法を有する第
２の金属膜を形成する工程と、全面に層間絶縁膜を形成
しこの層間絶縁膜上に第３のホトレジストを形成する工
程と、この第３のホトレジストをマスクに層間絶縁膜を
エツチングして接続穴を形成しさらに全面に導電膜を形
成しこの導電膜上に第４のホトレジストを形成する工程
と、この第４のホトレジストをマスクに導電膜をエツチ
ングし配線を形成する工程とを有する。

（ロ）基板上の全面に透明導電膜を形成しこの透明導電
膜上に第１のレジストを形成しこの第１のレジストをマ
スクにして透明導電膜をエツチングして行電極と画素電
極とを形成する工程と、全面に第１の金属膜と半導体膜
と第２の金属膜とを順次形成しこの第２の金属膜上に第
２のレジストを形成する工程と、この第２のレジストを
マスクにして第２の金属膜と半導体膜とを乾式エツチン
グでエツチングする工程と、第１の金属膜を湿式エツチ
ングでエツチングを行ないサイドエッチ部を有する第１
の金属膜を形成すると同時に第２の金属膜をエツチング
して半導体膜パターン寸法以下のパターン寸法を有する
第２の金属膜を形成する工程と、全面に導電膜を形成し
この導電膜上に第３のレジストを形成する工程と、この
第３のレジストをマスクにして導電膜をエツチングし配
線を形成しさらに第３のレジスト開口部の第２の金属膜
と半導体膜とを除去する工程とを有する。

〔実施例〕

以下図面を用いて本発明の詳細な説明する。

第１図（ａ）〜（ｇ）は本発明の第１の実施例における
薄膜ダイオードの製造方法を工程順に示す断面図であり
、第２図は本発明の薄膜ダイオードを示す平面図である
。なお第１図は第２図におげろＡ　−人断面を示す。以
下第１図と第２図とを参照して説明する。

まず第１図（ａ）に示すように、透明ガラスからなる基
板１１上の全面に、透明導電膜１６として例えば酸化イ
ンジウムスズ（ＩＴＯ）を５Ｑｎｍ〜２００ｎｍの厚さ
で形成する。この透明導電膜１６は真空蒸着法あるいは
スパッタリング法により形成する。その後感光性材料を
全面に形成し、ホトマスクを用いて露光、および現像を
行ない第１のホトレジスト６１を形成する。この第１の
ホトレジスト６１の平面ノ＜ターン形状は、第２図の二
点鎖線５６で示す。その後第１のホトレジスト６１をエ
ツチングのマスクとして用い、透明導電膜１６を塩化第
二鉄と塩酸との混合溶液でエツチングし、透明導電膜１
６からなる行電極１５と画素電極２６とを形成する。そ
の後第１のホトレジスト６１を除去する。

次に第１図（ｂ）　Ｋ示すように、全面に第１の金属膜
２５として膜厚ｌＱＱｎｍ程度のモリブデン（ＭＯ）を
スパッタリング法あるいは真空蒸着法で形成する。その
後第１の金属膜２５上の全面に、水素化アモルファスシ
リコン（ａ−８ｉ：Ｈ）からなる半導体膜２９をプラズ
マ化学気相成長法により形成する。半導体膜２９は第１
の金属膜２５側から導電型がｐ型と、ｉ型すなわち不純
物をほとんど含まない真性半導体と、ｎ型とのダイオー
ド構造を有する。それぞれの膜厚はｐ型層が１０ｎｍ−
１００ｎｍＳ　ｊ型層が０３８ｍ〜１．０μｍ１ｎ型層
が１０　ｎｍ−１００ｎｍとする。その後全面に第２の
金属膜２７として、膜厚１１００ｎ程度のモリブデンを
真空蒸着法あるいはスパッタリング法で形成する。その
後全面に感光性材料を形成し、露光、現像を行ない第２
のホトレジスト６６を形成する。この第２のホトレジス
ト６６の平面パターン形状は、第２図の破線４９で示す
。

次に第１図（０に示すように、第２のホトレジストロ６
をエツチングのマスクとして用い、乾式エツチングとし
て例えば反応性イオンエツチング装置を用いた異方性イ
オンエンチングにより、第２の金属膜２７と半導体膜２
９とをエツチングする。

乾式エツチングにおけるエツチングガスとしては、四フ
ッ化炭素（ＣＦ４）に対して１０％の酸素（０２）を添
加しれ混合ガスを用いる。このときの反応性イオンエツ
チング装置内の真空度は、８パスカル（ｐａ　）程度、
高周波電力０．３Ｗ／ｃｒＬ〜０．４Ｗ／ｃｒｊ、、エ
ツチングガスを６０　ＳＣＣＭ（ｓｔａｎｄａｒｄ　Ｃ
ｕｂｉＣＣｅｎｔｉｍｅｔｅｒｓ　ｐｅｒ　ｍ１ｎｕｔ
ｅ）の流量で供給する。この第２の金属膜２７と半導体
膜２９の乾式エツチングにおいては、両者の膜質の違い
によりエツチング速度が異なり、第１図（Ｃ）に示すよ
うに、第２の金属膜２７パタ一ン寸法より小さなパター
ン寸法を有する半導体膜２９が形成される。

次に第１図（ｄ）に示すように、第１の金属膜２５をリ
ン酸（Ｈ３ｒ’ｏ、　）　：酢酸（ＣＨ８ＣＯＯＨ）：
硝酸（ＨＮＯ３）＝１０：３０：１の組成比のエツチン
グ液を用いて、湿式エツチングでエツチングする。この
第１の金属膜２５の湿式エツチングガスにおいては、第
１の金属膜２５と同じ材料で構成されている第２の金属
膜２７の側面も同時にエツチングされる。このため第１
図（Ｃ）を用いて説明した、半導体膜２９に対してオー
パーツ・ング状に形成されていた第２の金属膜２７０オ
一バーハング部がエツチング除去され、半導体膜２９パ
ターン寸法以下のパターン寸法を有する第２の金属膜２
７が形成される。さの後第２のホトレジスト６６を除去
する。

次に第１図（ｅ）に示すように、全面に層間絶縁膜６９
として膜厚０５μｍ〜１０μｍの窒化シリコン膜（Ｓ　
ｉ　ｘＮｙ　）をプラズマ化学気相成長法により形成す
る。その後感光性材料を全面に形成し、ホトマスクを用
いて露光、現像を行ない第３のホトレジスト６５を形成
する。この第３のホトレジスト６５の平面パターン形状
は第２図の実線４７で示す。

次に第１図（ｆ）に示すように、第３のホトレジスト６
５をエツチングのマスクとして用い、層間絶縁膜６９を
乾式エツチングあるいは湿式エツチングによりエツチン
グして、接続穴４１を形成する。

その後第３のホトレジスト６５を除去し、さらに全直に
導電膜４６としてモリブデンをスパッタリング法により
厚さ０３μｍ〜２．０μｍ形戊形成。

その後金筋に感光性材料を形成し、露光、現像を行ない
第４のホトレジスト６７を形成する。この第４のホトレ
ジス）５７（’）平面パターン形状は、第２図の一点鎖
線５１で示す。

次に第１図（ｇ）に示すように、第４のホトレジスト６
７をエツチングのマスクとして用い、乾式エツチングと
して例えば反応性イオンエツチング装置を用いて導電膜
４６をエツチングして、配線４５を形ａする。乾式エツ
チングにおけるエツチングガスは、四フッ化炭素と酸素
との混合ガスを用いる。なお薄膜ダイオードは第２図の
斜線部分に形成される。その後第４のホトレジスト６７
を除去し、素子形成基板は完成する。液晶表示装置は、
この素子形成基板と対向基板との両基板に一般的な手法
により液晶配向処理を行ない、２枚の基板を貼り合わせ
た後、液晶を封入し、さらにこうして形成した液晶セル
の外側にそれぞれ偏光軸をねじった形で偏光板を配置し
て完成する。

本発明の薄膜ダイオードの製造方法においては、第２の
金属膜２７と半導体膜２９とを乾式エツチングでエツチ
ング後、第１の金属膜２５を湿式エツチングでエツチン
グしている。このため半導体膜２９と第１の金属膜２５
および第２の金属膜２７との膜質の差に起因する半導体
膜２９に対する第２の金属膜２７０オ一バーハング部が
解消し、層間絶縁膜６９および導電膜４６の段差被覆性
が改善され、配線４５の断線が発生することはない。

本発明における第２の実施例を第３図と第４図とを用い
て説明する。第３図（ａ）〜（ｆ）は本発明の第２の実
施例における薄膜ダイオードの製造方法を工程順に示す
断面図であり、第４図は本発明の薄膜ダイオードを示す
平面図である。なお第３図は第４図におけるＢ−Ｂ断面
を示す。

まず第３図（ａ）に示すように、透明ガラスからなる基
板１１上の全面に、透明導電膜１６として酸化インジウ
ムスズを真空蒸着法あるい１まスパッタリング法により
、厚さ５Ｑｎｍ〜２００ｎｍ形戊する。その後感光性材
料を全面に形成し、ホトマスクを用いて露光、現像を行
ない第１のレジスト５５を形成する。この第１のレジス
ト５５の平面パターン形状は、第４図の二点鎖線５３で
示す。

その後第］のレジスト５５をエツチングのマスクとして
、透明導電膜１６を塩化第二鉄と塩酸との混合溶液でエ
ツチングし、透明導電膜１６からなる行電極１５と画素
電極２６とを形成する。その後第１のレジスト５５を除
去する。

次に第３図（ｂ）に示すように、全面に第１の金属膜２
５として膜厚］００ｎｍ程度のモリブデンをスパッタリ
ング法あるいは真空蒸着法で形成する。

その後第１の金属膜２５上の全面に半導体膜２９として
水素化アモルファスシリコンをプラズマ化学気相成長法
により形成する。半導体膜２９（ま第１の金属膜２５側
から導電型が、ｐ型と、Ｉ型すなわち不純物をほとんど
含まない真性半導体と、ｎ型とのダイオード構造を有す
る。この半導体膜２９のそれぞれの膜厚は、ｐ型層がｌ
Ｑｎｍ〜１１００ｎ、ｉ型層が０３μｍ〜１０μｍ１　
ｎ型層が］、　Ｏｎ　ｍ〜１．　ＯＯｎ　ｍとする。そ
の後半導体膜２９上の全面に、第２の金属膜２７として
膜厚］−０Ｑ　ｎ　ｍ程度のモリブデンをスパッタリン
グ法あるいは真空蒸着法により形成する。その後全所に
感光性材料を形成し、露光、現像を行ない第２ルシスト
５７を形成する。この第２のレジスト５７の平面パター
ン形状は、第４図の破線４９で示す。

次に第３図（Ｃ）に示すように、第２のレジスト５７を
エツチングのマスクとして用い、乾式エツチングとして
例えば反応性イオンエツチング装置を使用した異方性イ
オンエツチングで、第２の金属膜２７と半導体膜２９と
をエツチングする。乾式エツチングにおけるエツチング
ガスとしては、四フッ化炭素と酸素との混合ガスを用い
る。この第２の金属膜２７と半導体膜２９との乾式エン
チングにおいては、両者の膜質の違いに起因してエツチ
ング速度が異なるため、第３図（Ｃ）に示すように、第
２の金属膜２７が半導体膜２９に対してオバーハング状
に形成される。

次に第３図（ｄ）に示すように、第１の金属膜２５を湿
式エツチングでエツチングして、サイドエッチ部６１を
有する第１の金属膜２５を形成する。

この第１の金属膜２５におけるサイドエッチ部６１の形
成方法としては、第１の金属膜２５のエツチングが終了
したジャストエッチからさらにエツチングを継続するこ
とにより、サイドエッチ部６１が形成できる。この第１
の金属膜２５のサイドエッチ部６１のサイドエツチング
量は０５１μｍ〜１０μｍとする。このサイドエッチ部
６１のサイドエツチング量は、前述のジャストエッチか
らのエツチング時間により制御する。この第１の金属膜
２５の湿式エツチング工程においては、第１の金属膜２
５と同じ材料で構成されている第２の金属膜２７０側筒
も同時にエツチングされる。このため第３図（Ｃ）を用
いて説明した、半導体膜２９に対してオーバーハング状
に形成された第１の金属膜２５のオーバーハング部がエ
ツチング除去され、半導体膜２９パターン寸法以下のパ
ターン寸法を有する第２の金属膜２７が形成される。そ
の後第２のレジスト５７を除去する。

次に第３図（ｅ）に示すように、全面に導電膜４３とし
てモリブデンをスパッタリング法により、厚さ０．３μ
ｍ〜２．０μｍ形成する。その後全面に感光性材料を形
成し、露光、現像を行ない第３のレジスト５９を形成す
る。第１の金属膜２５の側面にはサイドエッチ部６１が
形成されているため、導電膜４６と第１の金属膜２５と
の間にはこのサイドエッチ部６１ＦＣ対応した空間が発
生し、導電膜４６と第１の金属膜２５とは短絡しない。

次に第１図（ｆ）に示すように、第３のレジスト５９を
エンチングのマスクとして用い、導電膜４６を乾式エツ
チングあるいは湿式エツチングによりエツチングして配
線４５を形成する。さらにその後第３のレジスト５９を
エツチングのマスクとして、第３のレジスト５９に覆わ
れていない領域、すなわち第３のレジスト５９開口部の
第２の金属膜２７と半導体膜２９とを、四フッ化炭素と
酸素との混合ガスをエツチングガスとして用い、反応性
イオンエツチング装置を使用してエンチング除去する。

なお薄膜ダイオード素子は、第４図の斜線部分に形成さ
れる。行電極１５は第４図に示すように、透明導電膜１
３と導電膜４６との２層構造になっており、配線抵抗を
低減している。

第３図および第４図を用いて説明した薄膜ダイオードの
製造方法においては、薄膜ダイオードを３枚のホトマス
クを用いて製造することが可能である。そのうえ第２の
金属膜２７と半導体膜２９とを乾式エツチング後、第１
の金属膜２５を湿式エツチングでエツチングしている。

このため半導体膜２９に対する第２の金属膜２７０オー
パーツ・ング部が、第１の金属膜２５の湿式エツチング
時にエツチング除去される。したがって導電膜４６の段
差被覆性が改善され、配線４５の断線が発生することは
ない。

以上の説明においては、第１の金属膜２５と第２の金属
膜２７とはモリブデンを用いた例で説明したが、遮光性
と導電性とを併せもつ材料であればモリブデン以外の材
料でも適用できる。さらに第１の金属膜２５と第２の金
属膜２７とは同一材料を用いた例で説明したが、必ずし
も同一材料を用いる必要シまなく、湿式エツチングにお
けるエツチング液で第１の金属膜２５と第２の金属膜２
７とが同時にエツチング可能な材料で、それぞれ第１の
金属膜２５と第２の金属膜２７とを構成してもよい。さ
らにそのうえ第１の金属膜２５と第２の金属膜２７とを
異なる材料で構成し、第１の金属膜２５を湿式エツチン
グでエツチング後、第２の金属膜２７を第１の金属膜２
５のエツチング液と異なるエツチング液を用いた湿式エ
ツチングにて、半導体膜２９に対する第２の金属膜２７
のオバーハング部をエツチング除去してもよい。

半導体膜２９の導電型として第１の金属膜２５側からｐ
型層と１型層とｎ型層とを積層した例で説明したが、第
１の金属膜２５側からｎ型層と１型層とｐ型層との積層
膜でもよく、さらに第１の金属膜２５側からｎ型層とｐ
型層あるいはｐ型層とｎ型層との積層膜でもよい。

導電膜４６としてモリブデンを使用した例で説明したが
、高融点金属膜や高融点金属珪化膜や金属膜も適用可能
である。

さらに層間絶縁膜６９は窒化シリコン膜以外にも、酸化
シリコン膜（ＳｉＯＸ）、酸窒化シリコン膜（ＳｉＯＮ
）、酸化アルミニウム膜（Ａ　ｉ　２０３）などの絶縁
膜が使用可能である。

〔発明の効果〕

以上の説明で明らかなように本発明の薄膜ダイオードの
製造方法においては、第２の金属膜と半導体膜と−を乾
式エツチングでエツチング後、第１の金属膜を湿式エツ
チングでエツチングしている。

このため半導体膜と第１の金属膜および第２の金属膜と
の膜質の差に起因する半導体膜に対する第２の金属膜の
オーバーハング部がエツチング除去され、導電膜の段差
被覆性が改善され、配線の断線が発生ずることはない。

したがって高い表示画像品質を有する液晶表示装置が得
られる。

従来は第２の金属膜と半導体膜と第１の金属膜とのエツ
チングをすべて乾式エツチングで行なっていた。このた
めガラス基板からのアルカリイオンの溶出を抑えるため
の、例えば酸化シリコン膜などの透明絶縁膜を透明導電
膜下のガラス基板表面への形成が不可能であった。これ
は乾式エツチングにおいては、エツチングイオンで透明
絶縁膜表面がエツチングされ透明絶縁膜の透過率が悪化
するため、基板表面への透明絶縁膜の形成ができなかっ
たためである。これに対して本発明の薄膜ダイオードの
製造方法においては、第１の金属膜のエツチングを湿式
エツチングで行なっているため、第１の金属膜のエツチ
ング液で１′！、基板表面に形成する透明絶縁膜がエツ
チングされず、基板表面への透明導電膜の形成が可能と
なる。このため基板からのアルカリイオン溶出を、基板
表面に形成した透明絶縁膜で抑制することが可能となり
、液晶材料がアルカリイオンのため電気抵抗が小さくな
ることを防止して、液晶表示装置の表示不良発生を完全
に抑えることができる。

４、図の簡単な説明 第１図（ａ）〜（ｇ）は本発明の第１の実施例における
薄膜ダイオードの製造方法を工程順に示す断簡図、第２
図は本発明における薄膜ダイオードを示す平面図、第３
図（ａ）〜（ｆ）は本発明の第２の実施例における薄膜
ダイオードの製造方法を工程順に示ず断面図、第４図（
ま本発明における薄膜ダイオードを示す平面図、第５図
は逆並列接続した薄膜ダイオードを示す回路図、第６図
（ａ）〜（ｄ）は従来例における薄膜ダイオードの製造
方法を工程順に示す断面図である。

２５・・・・・・第１の金属膜、２７・・・・・・第２
の金属膜、２９・・・・・・半導体膜、４６・・・・・
・導電膜、４５・・・・・・配線、６１・・・・・・サ
イドエッチ部。

第１戦 第１ｒＩ１ ９ 半導体膜 第２図 １５゜ ３テ電極 ４１゜ 才」挽穴 第３図 第３図 ２９、半導体層 ４５、配線 ６１、す４ドエ、ソチ部 第４図 ２３、匣１系電怜 １５、行電極 １７、列電微 １９、　９”イ４−ド

Claims (2)

【特許請求の範囲】
1. （１）基板上の全面に透明導電膜を形成し該透明導電膜
   上に第１のホトレジストを形成し該第１のホトレジスト
   をマスクにして前記透明導電膜をエッチングして行電極
   と画素電極とを形成する工程と、全面に第１の金属膜と
   半導体膜と第２の金属膜とを順次形成し該第２の金属膜
   上に第２のホトレジストを形成する工程と、該第２のホ
   トレジストをマスクにして前記第２の金属膜と半導体膜
   とを乾式エッチングでエッチングする工程と、前記第１
   の金属膜を湿式エッチングでエッチングを行ない前記第
   １の金属膜をエッチングすると同時に前記第２の金属膜
   をエッチングし前記半導体膜パターン寸法以下のパター
   ン寸法を有する前記第２の金属膜を形成する工程と、全
   面に層間絶縁膜を形成し該層間絶縁膜上に第３のホトレ
   ジストを形成する工程と、該第３のホトレジストをマス
   クに前記層間絶縁膜をエッチングして接続穴を形成しさ
   らに全面に導電膜を形成し該導電膜上に第４のホトレジ
   ストを形成する工程と、該第４のホトレジストをマスク
   に前記導電膜をエッチングし配線を形成する工程とを有
   することを特徴とする薄膜ダイオードの製造方法。
2. （２）基板上の全面に透明導電膜を形成し該透明導電膜
   上に第１のレジストを形成し該第１のレジストをマスク
   にして前記透明導電膜をエッチングし行電極と画素電極
   とを形成する工程と、全面に第１の金属膜と半導体膜と
   第２の金属膜とを順次形成し該第２の金属膜上に第２の
   レジストを形成する工程と、該第２のレジストをマスク
   にして前記第２の金属膜と半導体膜とを乾式エッチング
   でエッチングする工程と、前記第１の金属膜を湿式エッ
   チングでエッチングを行ないサイドエッチ部を有する前
   記第１の金属膜を形成すると同時に前記第２の金属膜を
   エッチングし前記半導体膜パターン寸法以下のパターン
   寸法を有する前記第２の金属膜を形成する工程と、全面
   に導電膜を形成し該導電膜上に第３のレジストを形成す
   る工程と、該第３のレジストをマスクにして前記導電膜
   をエッチングし配線を形成しさらに前記第３のレジスト
   開口部の前記第２の金属膜と半導体膜とを除去する工程
   とを有することを特徴とする薄膜ダイオードの製造方法
   。