JPH0340524A - ディジタル／アナログ変換回路 - Google Patents
ディジタル／アナログ変換回路Info
- Publication number
- JPH0340524A JPH0340524A JP17438689A JP17438689A JPH0340524A JP H0340524 A JPH0340524 A JP H0340524A JP 17438689 A JP17438689 A JP 17438689A JP 17438689 A JP17438689 A JP 17438689A JP H0340524 A JPH0340524 A JP H0340524A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- constant
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮叉些企剋里光互
本発明は半導体集積回路のディジタル／アナログ（以下
ｒＤ／ＡＪという）変換回路に関するものである。
ｒＤ／ＡＪという）変換回路に関するものである。
進」込ＩＬ逝
第３図は従来から使用されている半導体集積回路の４ビ
ットＤ／Ａ変換回路を示している。この回路は、半導体
集積回路の内部又は外部に用意された定電圧源と抵抗、
演算増幅器等による定電流回路（２０）により定電流を
発生させ、トランジスタΩ０に１．なる電流を供給する
。
ットＤ／Ａ変換回路を示している。この回路は、半導体
集積回路の内部又は外部に用意された定電圧源と抵抗、
演算増幅器等による定電流回路（２０）により定電流を
発生させ、トランジスタΩ０に１．なる電流を供給する
。
さらに、トランジスタΩ。のベースにＮＰＮ ）ランジ
スタＱ、〜Ｑ、のベースがつながっており、かつ工累ツ
タ側に接続された抵抗Ｒ１−Ｒ７がｌ？−２Ｒラダ一抵
抗回路網になっているので、■。が十分大きくてＲ−２
Ｒラダーの抵抗間に電圧が得られるとすると、トランジ
スタ０１〜Ｑ４に流れる電流は１．、 Ｉ。／２． ｒ
ｅ／２”、 Ｉ。／２３にほぼ等しくなる。なお、トラ
ンジスタ０１〜Ｑ４のトランジスタ形状は、等しいベー
ス。
スタＱ、〜Ｑ、のベースがつながっており、かつ工累ツ
タ側に接続された抵抗Ｒ１−Ｒ７がｌ？−２Ｒラダ一抵
抗回路網になっているので、■。が十分大きくてＲ−２
Ｒラダーの抵抗間に電圧が得られるとすると、トランジ
スタ０１〜Ｑ４に流れる電流は１．、 Ｉ。／２． ｒ
ｅ／２”、 Ｉ。／２３にほぼ等しくなる。なお、トラ
ンジスタ０１〜Ｑ４のトランジスタ形状は、等しいベー
ス。
工ξツタ電圧（ＶＩＥ） となるようにエミッタ面積を
Ｑ、のエミッタ面積に比べて１倍、１７２倍、 １／２
”倍。
Ｑ、のエミッタ面積に比べて１倍、１７２倍、 １／２
”倍。
１７２１倍にする。又、トランジスタ形状とＲ１は電流
を調整するために設けられている。これら１．、 ｔｏ
／２１ｏ／２”、Ｉｏ／２’のｔ流がディジタル信号Ｄ
１〜Ｄ４により切り換わるスイッチ回路ＳＷＩ 〜ＳＷ
４により、出力端子（２１）側と電源Ｖｃｃ側に切り換
えられる。従って、フルスケール時における出力電流１
０ＬＩＴは、となる。
を調整するために設けられている。これら１．、 ｔｏ
／２１ｏ／２”、Ｉｏ／２’のｔ流がディジタル信号Ｄ
１〜Ｄ４により切り換わるスイッチ回路ＳＷＩ 〜ＳＷ
４により、出力端子（２１）側と電源Ｖｃｃ側に切り換
えられる。従って、フルスケール時における出力電流１
０ＬＩＴは、となる。
ところで、Ｉｏは前述したように半導体集積回路の内部
又は外部で発生した定電圧源によって決まるので、フル
スケール出力電流は固定の値であり、外部から定電圧を
与えて変えないと変わらない。
又は外部で発生した定電圧源によって決まるので、フル
スケール出力電流は固定の値であり、外部から定電圧を
与えて変えないと変わらない。
Ｈが ・′シようと る晋
上述のように従来のＤ／Ａ変換回路では、フルスケール
出力電圧の大きさが、内部の定電圧源等で決まったある
値であったり、定電圧源を外部から与えないと変えられ
なかったりしていた。しかしながら、定電圧源をわざわ
ざ半導体集積回路の外に設けることは外付は回路を？ｊ
［雑にし半導体集積回路化のメリットを損なうことにな
る。
出力電圧の大きさが、内部の定電圧源等で決まったある
値であったり、定電圧源を外部から与えないと変えられ
なかったりしていた。しかしながら、定電圧源をわざわ
ざ半導体集積回路の外に設けることは外付は回路を？ｊ
［雑にし半導体集積回路化のメリットを損なうことにな
る。
本発明はこのような点に鑑みなされたものであって、定
電圧源を内蔵し、かつ外付は抵抗によってフルスケール
出力電流を変えられるようにした新規なり／Ａ変換回路
を提供することを目的とする。
電圧源を内蔵し、かつ外付は抵抗によってフルスケール
出力電流を変えられるようにした新規なり／Ａ変換回路
を提供することを目的とする。
１ ゛ るｔ・めの
上記の目的を達震するため本発明のＤ／Ａ変換回路は、
トランジスタに流れる電流を外付けの抵抗で電圧に変換
し該電圧が定電流源からの基準電圧と同一になるように
演算増幅器を介して前記トランジスタの導通度を制御す
るようにした定電流回路と、該定電流回路の電流によっ
て駆動され且つそれぞれ異なる値の電流を発生させる複
数の電流回路と、該複数の電流回路の各電流を選択的に
出力端子に与えるようにディジタル信３によって制御さ
れるスイッチ回路とから構成されている。
トランジスタに流れる電流を外付けの抵抗で電圧に変換
し該電圧が定電流源からの基準電圧と同一になるように
演算増幅器を介して前記トランジスタの導通度を制御す
るようにした定電流回路と、該定電流回路の電流によっ
て駆動され且つそれぞれ異なる値の電流を発生させる複
数の電流回路と、該複数の電流回路の各電流を選択的に
出力端子に与えるようにディジタル信３によって制御さ
れるスイッチ回路とから構成されている。
立−里
上記構成において、各電流回路の電流の値は定電流回路
の電流に依存する。一方、定電流回路の電流は外付けの
抵抗によって決まる。従って、この抵抗の値を調整する
と、各電流回路の電流の総和であるフルスケール出力電
流を調整できる。
の電流に依存する。一方、定電流回路の電流は外付けの
抵抗によって決まる。従って、この抵抗の値を調整する
と、各電流回路の電流の総和であるフルスケール出力電
流を調整できる。
裏」Ｌ班
本発明を実施した第１図において、第３図の従来例と同
一部分には同一の符号を付しである０本実施例が従来例
と顕著に相違する点は電源電圧Ｖｃｃを基準としてＶｃ
Ｃ−Ｖ＋＋Ｅｒなる定電圧を発生する定電圧源（１）の
出力電圧を演算増幅器（２）のく＋）入力端子に印加し
、端子（３）に一端が接続され他端に電源電圧Ｖｃｃが
印加された外付けの抵抗ＲｔＸＴを通してＰＮＰ型のト
ランジスタ（Ｑ、）に流れる電流によって（ａ）点に生
じる電圧Ｖａを（−）入力端子に印加して、Ｖａ−Ｖｃ
ｃ−Ｖ□、となるようにトランジスタ（Ｑ、）の導通度
を制御する定電流回路（４）を設け、この定電流回路（
４）の電流１．で各電流回路（Ａ、）〜（Ａ、）の電流
を制御している点である。
一部分には同一の符号を付しである０本実施例が従来例
と顕著に相違する点は電源電圧Ｖｃｃを基準としてＶｃ
Ｃ−Ｖ＋＋Ｅｒなる定電圧を発生する定電圧源（１）の
出力電圧を演算増幅器（２）のく＋）入力端子に印加し
、端子（３）に一端が接続され他端に電源電圧Ｖｃｃが
印加された外付けの抵抗ＲｔＸＴを通してＰＮＰ型のト
ランジスタ（Ｑ、）に流れる電流によって（ａ）点に生
じる電圧Ｖａを（−）入力端子に印加して、Ｖａ−Ｖｃ
ｃ−Ｖ□、となるようにトランジスタ（Ｑ、）の導通度
を制御する定電流回路（４）を設け、この定電流回路（
４）の電流１．で各電流回路（Ａ、）〜（Ａ、）の電流
を制御している点である。
この場合、Ｖａ＝ Ｖｃｃ−Ｒｔｘｖ ・Ｉｏであるか
らＶｃｃ Ｖａｔｙ −Ｖｃｃ Ｒｔｘｔ 、Ｉｓ
となるようにｔ流Ｉ０が流れるということは、■、はＩ
ｓ −Ｖ ＩＥＦ ／ ＲＥＸｉで決まる。従って、Ｒ
ｔＸＴを可変すればＩｏは変わる０次に、ＮＰＮ ）ラ
ンジスタＱ、とＱｌ＋ ＱＩ＋ 抵抗ＲＩ Ｒ，は１：
１のカレントミラー回路を形成しているので、トランジ
スタＱ０とＱ、に流れる電流は等しい。さらに、トラン
ジスタ０１〜Ｑ４のベースがつながっており、かつ、抵
抗Ｒ＋ −Ｒ？がＲ−２Ｒラダ一抵抗回路網になってい
るので、Ｉｏが十分大きくてＲ−２Ｒラダーの抵抗間に
電圧が得られるとするとトランジスタＱ ｌ−Ｑ ａに
流れる電流は、それぞれｌｏ＋１０／２． ｒ。／２”
、 ＩＯ／２３となる。なお、トランジスタ０１〜Ｑ４
の形状は、等しいベース・エミッタ形状になるようにエ
ミッタ面積をトランジスタＱＯのエミッタ面積に比べて
１倍、１／２倍、 １／２”倍、 １／２”倍にする。
らＶｃｃ Ｖａｔｙ −Ｖｃｃ Ｒｔｘｔ 、Ｉｓ
となるようにｔ流Ｉ０が流れるということは、■、はＩ
ｓ −Ｖ ＩＥＦ ／ ＲＥＸｉで決まる。従って、Ｒ
ｔＸＴを可変すればＩｏは変わる０次に、ＮＰＮ ）ラ
ンジスタＱ、とＱｌ＋ ＱＩ＋ 抵抗ＲＩ Ｒ，は１：
１のカレントミラー回路を形成しているので、トランジ
スタＱ０とＱ、に流れる電流は等しい。さらに、トラン
ジスタ０１〜Ｑ４のベースがつながっており、かつ、抵
抗Ｒ＋ −Ｒ？がＲ−２Ｒラダ一抵抗回路網になってい
るので、Ｉｏが十分大きくてＲ−２Ｒラダーの抵抗間に
電圧が得られるとするとトランジスタＱ ｌ−Ｑ ａに
流れる電流は、それぞれｌｏ＋１０／２． ｒ。／２”
、 ＩＯ／２３となる。なお、トランジスタ０１〜Ｑ４
の形状は、等しいベース・エミッタ形状になるようにエ
ミッタ面積をトランジスタＱＯのエミッタ面積に比べて
１倍、１／２倍、 １／２”倍、 １／２”倍にする。
これら■。、■。／２． ＩＯ／２”、 ｉｏ／２３の
電流が入力ディジタル信号Ｄ１〜Ｄ４により切り換わる
スイッチ回路ｓｔ＋、〜ＳＷ４により、出力端子（２１
）側と電源Ｖｃｃ側に切り換えられる。
電流が入力ディジタル信号Ｄ１〜Ｄ４により切り換わる
スイッチ回路ｓｔ＋、〜ＳＷ４により、出力端子（２１
）側と電源Ｖｃｃ側に切り換えられる。
従って、フルスケール時における出力電流はとなる。
上述したように、Ｖａｔｙ ／ Ｒｔ＋ｕ ハＲ−２Ｒ
ラダーの抵抗間に十分な電圧が得られるような大きさの
電流を選ぶ必要があるが、その条件を満たす範囲内であ
れば、外付は抵抗Ｒ□７を変えてフルスケール出力電流
を変えられる。
ラダーの抵抗間に十分な電圧が得られるような大きさの
電流を選ぶ必要があるが、その条件を満たす範囲内であ
れば、外付は抵抗Ｒ□７を変えてフルスケール出力電流
を変えられる。
尚、定電圧源（１）には、例えばバンドギャップ型の定
電圧回路を用いれば、電圧Ｖ□、のばらつきや温度係数
を小さくすることができ、外付は抵抗ＲｔＭＴについて
も抵抗値のばらつきや温度特性の小さいものを選ぶのが
好ましい。
電圧回路を用いれば、電圧Ｖ□、のばらつきや温度係数
を小さくすることができ、外付は抵抗ＲｔＭＴについて
も抵抗値のばらつきや温度特性の小さいものを選ぶのが
好ましい。
上記実施例では定電流回路のトランジスタＱ、としてＰ
ＮＰ型トランジスタを用い、その他のトランジスタＱ、
〜Ｑ、をＮＰＮ型トランジスタでｔ！威しているが、こ
れを逆にして第２図のように構成することもできる。
ＮＰ型トランジスタを用い、その他のトランジスタＱ、
〜Ｑ、をＮＰＮ型トランジスタでｔ！威しているが、こ
れを逆にして第２図のように構成することもできる。
以上、第１図、第２図に示す実施例はいずれも４ビツト
のＤ／Ａ変換回路として構成したものであるが、本発明
はこれと同様に４ビツト以外のＤ／Ａ変換回路にも適用
される。
のＤ／Ａ変換回路として構成したものであるが、本発明
はこれと同様に４ビツト以外のＤ／Ａ変換回路にも適用
される。
衾里生並果
以上のように本発明による半導体集積回路のＤ／Ａ変換
回路は、外付は抵抗を変える若しくは可変することによ
って簡単にフルスケール出力電流を変えることができる
という効果がある。従って、用途が広がったり、外付は
部品点数の削減が図れる。
回路は、外付は抵抗を変える若しくは可変することによ
って簡単にフルスケール出力電流を変えることができる
という効果がある。従って、用途が広がったり、外付は
部品点数の削減が図れる。
第１図は本発明を実施したＤ／Ａ変換回路を示す回路図
であり、第２図は本発明の他の実施例の回路図である。 第３図は従来例の回路図である。 （１）・・・定電圧源、（２）・・−演算増幅器（４）
・・・定電流回路、 （２１）・−出力端子。 Ｑｌ・・トランジスタ、 Ｒｔｘｒ−・・外付けの抵
抗。 ＳＷＩ〜ＳＷ、・・・スイッチ回路。
であり、第２図は本発明の他の実施例の回路図である。 第３図は従来例の回路図である。 （１）・・・定電圧源、（２）・・−演算増幅器（４）
・・・定電流回路、 （２１）・−出力端子。 Ｑｌ・・トランジスタ、 Ｒｔｘｒ−・・外付けの抵
抗。 ＳＷＩ〜ＳＷ、・・・スイッチ回路。
Claims (1)
- （１）半導体集積回路のディジタル／アナログ変換回路
において、トランジスタに流れる電流を外付けの抵抗で
電圧に変換し該電圧が定電流源からの基準電圧と同一に
なるように演算増幅器を介して前記トランジスタの導通
度を制御するようにした定電流回路と、該定電流回路の
電流によって駆動され且つそれぞれ異なる値の電流を発
生させる複数の電流回路と、該複数の電流回路の各電流
を選択的に出力端子に与えるようにディジタル信号によ
って制御されるスイッチ回路とから成ることを特徴とす
るディジタル／アナログ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17438689A JPH0340524A (ja) | 1989-07-06 | 1989-07-06 | ディジタル／アナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17438689A JPH0340524A (ja) | 1989-07-06 | 1989-07-06 | ディジタル／アナログ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340524A true JPH0340524A (ja) | 1991-02-21 |
Family
ID=15977705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17438689A Pending JPH0340524A (ja) | 1989-07-06 | 1989-07-06 | ディジタル／アナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340524A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936563A (en) * | 1997-03-11 | 1999-08-10 | Mitsubishi Denki Kabushiki Kaisha | Digital-to-analog conversion circuit |
| JP2010136229A (ja) * | 2008-12-08 | 2010-06-17 | Renesas Electronics Corp | Ｄ／ａ変換回路 |
| US8439169B2 (en) | 2008-08-25 | 2013-05-14 | Mitsubishi Electric Corporation | Elevator group supervision controlling apparatus |
-
1989
- 1989-07-06 JP JP17438689A patent/JPH0340524A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936563A (en) * | 1997-03-11 | 1999-08-10 | Mitsubishi Denki Kabushiki Kaisha | Digital-to-analog conversion circuit |
| US8439169B2 (en) | 2008-08-25 | 2013-05-14 | Mitsubishi Electric Corporation | Elevator group supervision controlling apparatus |
| JP2010136229A (ja) * | 2008-12-08 | 2010-06-17 | Renesas Electronics Corp | Ｄ／ａ変換回路 |
| US7990300B2 (en) | 2008-12-08 | 2011-08-02 | Renesas Electronics Corporation | D/A conversion circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4029974A (en) | Apparatus for generating a current varying with temperature | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JPS6238894B2 (ja) | ||
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| US4982192A (en) | Digital-to-analog converter having common adjustment means | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPH0340524A (ja) | ディジタル／アナログ変換回路 | |
| JPH0123966B2 (ja) | ||
| JPH05119860A (ja) | 電源電圧の一定の熱ドリフト及び線形関数を有する温度とともに変化する基準電圧の発生器 | |
| KR920010216B1 (ko) | A/d 변환기의 바이어스회로 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP2830412B2 (ja) | クランプ回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPS60130220A (ja) | Ｄａ変換器 | |
| JPS6214712Y2 (ja) | ||
| JPH067377Y2 (ja) | 電流源装置 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2906280B2 (ja) | Ｄ／ａ変換器 | |
| JPH08185233A (ja) | 可変電圧回路 | |
| JP2859015B2 (ja) | Ｄ／ａ変換回路 | |
| SU528555A1 (ru) | Стабилизатор посто нного тока | |
| JP2864826B2 (ja) | 比較器回路 | |
| JPH0737137Y2 (ja) | 定電流発生回路 | |
| JPH0771005B2 (ja) | Ｄ／ａ変換器 | |
| JPH05158566A (ja) | 基準電圧・電流源 |