JPH0340430A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0340430A JPH0340430A JP2177407A JP17740790A JPH0340430A JP H0340430 A JPH0340430 A JP H0340430A JP 2177407 A JP2177407 A JP 2177407A JP 17740790 A JP17740790 A JP 17740790A JP H0340430 A JPH0340430 A JP H0340430A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- resin
- nitride film
- polyimide resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 239000011347 resin Substances 0.000 claims abstract description 45
- 229920005989 resin Polymers 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 229920001721 polyimide Polymers 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000009719 polyimide resin Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 14
- 238000007789 sealing Methods 0.000 abstract description 7
- 239000004642 Polyimide Substances 0.000 abstract description 4
- 239000012466 permeate Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001415 sodium ion Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は高信頼性（例えば高耐湿性）を有するレジンモ
ールド型の半導体装置に関するものである。。
ールド型の半導体装置に関するものである。。
［背景技術］
リードフレームにダイポンデイグ、ワイヤボンディング
した半導体素子をエポキシ樹脂等のレジンにてモールド
封止（パッケージ）してなる所謂レジンモールド型の半
導体装置は、封止構造が簡単であると共に低コスト製作
できるという利点を有するものの、セラミック型パッケ
ージに比較して耐湿性が劣るという不利がある。即ち、
レジンには水分を透過させ得る性質があるために、パッ
ケージ外部の水分がレジンを通してパッケージ内部に迄
浸入し、これがまず最初に半導体素子（チップ）の表面
で、そのチップ周辺に位置して形成されているアルミニ
ウム製のボンディングパッドに付着してこのパッドを腐
蝕し、電気的な接続を不良又は不能にして半導体装置の
寿命を短縮し、かつ信頼性を低下させているのである。
した半導体素子をエポキシ樹脂等のレジンにてモールド
封止（パッケージ）してなる所謂レジンモールド型の半
導体装置は、封止構造が簡単であると共に低コスト製作
できるという利点を有するものの、セラミック型パッケ
ージに比較して耐湿性が劣るという不利がある。即ち、
レジンには水分を透過させ得る性質があるために、パッ
ケージ外部の水分がレジンを通してパッケージ内部に迄
浸入し、これがまず最初に半導体素子（チップ）の表面
で、そのチップ周辺に位置して形成されているアルミニ
ウム製のボンディングパッドに付着してこのパッドを腐
蝕し、電気的な接続を不良又は不能にして半導体装置の
寿命を短縮し、かつ信頼性を低下させているのである。
このため、本発明者はこの種のレジンモールド型パッケ
ージにおいて、レジン内部に浸入した水分が半導体素子
表面に付着しないように、半導体素子の表面にパッシベ
ーション膜としてのナイトライド膜を形成することを提
案した０例えば、第１図はその一例であり、シリコン（
Ｓｉ）を主体とする半導体素子１表面の酸化シリコン（
ＳｉＯ２）膜、ＡＱパッド３の上にリンガラス（ＰＳＧ
）膜４を形成し、更にナイトライド（Ｓ１３Ｎ４）膜５
を形成した上でレジン６にてモールドするものである。
ージにおいて、レジン内部に浸入した水分が半導体素子
表面に付着しないように、半導体素子の表面にパッシベ
ーション膜としてのナイトライド膜を形成することを提
案した０例えば、第１図はその一例であり、シリコン（
Ｓｉ）を主体とする半導体素子１表面の酸化シリコン（
ＳｉＯ２）膜、ＡＱパッド３の上にリンガラス（ＰＳＧ
）膜４を形成し、更にナイトライド（Ｓ１３Ｎ４）膜５
を形成した上でレジン６にてモールドするものである。
このようなナイトライド膜５を設けることにより、レジ
ン６を通して浸入してきた水分はナイトライド膜５より
も内部への浸入が防止され、半導体素子表面に水分が付
着することを防止できるのである。
ン６を通して浸入してきた水分はナイトライド膜５より
も内部への浸入が防止され、半導体素子表面に水分が付
着することを防止できるのである。
ところが、このようにして半導体装置を構成しても、未
だに充分満足のゆく信頼性（耐湿性）は得られないこと
がわかった。その理由は、前述のナイトライド膜はレジ
ン６との接着性が悪いために、レジジン６とナイトライ
ド膜５との間に隙間ができ、レジンを通して浸入してき
た水分がこの隙間に溜る。
だに充分満足のゆく信頼性（耐湿性）は得られないこと
がわかった。その理由は、前述のナイトライド膜はレジ
ン６との接着性が悪いために、レジジン６とナイトライ
ド膜５との間に隙間ができ、レジンを通して浸入してき
た水分がこの隙間に溜る。
また、ナイトライド膜５はワイヤをボンディングするパ
ッド３上には形成することができないため、パッド３は
レジン６に対して露呈しかつナイトライド膜５は端面が
パッド近傍に位置される。
ッド３上には形成することができないため、パッド３は
レジン６に対して露呈しかつナイトライド膜５は端面が
パッド近傍に位置される。
このため、ナイトライド膜とレジンとの隙間に溜った水
分あるいはこの隙間を通る水分は、ナイトライド膜の端
面からパッド表面上に迄移動してパッド３上に付着し、
パッドを腐蝕してしまうからである。特に第１図に示す
ようにリンガラス膜４を使用した場合にはこのガラス膜
端面がパッド３上に露出するためレジンを通して浸入し
た水分と上記露出したリンガラス膜とが反応してリン酸
を形成しこれにより上記パッドが腐蝕されるのである。
分あるいはこの隙間を通る水分は、ナイトライド膜の端
面からパッド表面上に迄移動してパッド３上に付着し、
パッドを腐蝕してしまうからである。特に第１図に示す
ようにリンガラス膜４を使用した場合にはこのガラス膜
端面がパッド３上に露出するためレジンを通して浸入し
た水分と上記露出したリンガラス膜とが反応してリン酸
を形成しこれにより上記パッドが腐蝕されるのである。
これを防止するためにはナイトライド膜をワイヤ及びパ
ッド上にも形成すればよいのであるが、ナイトライド膜
はプラズマ法により形成するためにワイヤを接続した状
態での膜形成は不可能に近い。
ッド上にも形成すればよいのであるが、ナイトライド膜
はプラズマ法により形成するためにワイヤを接続した状
態での膜形成は不可能に近い。
なお、第１図の例ではリンガラス膜４の上にナイトライ
ド膜５を形成しているが、酸化シリコン膜２の上に直接
ナイトライド膜を形成したものも上記と同様にパッドの
腐蝕が生じることがわかった。この場合はレジン６中の
不純物（イオンと水分とが反応しそれにより上記腐蝕が
起きるのである。
ド膜５を形成しているが、酸化シリコン膜２の上に直接
ナイトライド膜を形成したものも上記と同様にパッドの
腐蝕が生じることがわかった。この場合はレジン６中の
不純物（イオンと水分とが反応しそれにより上記腐蝕が
起きるのである。
［発明の目的］
本発明の目的は、レジンを通して内部に浸入した水分が
パッド表面に付着することを確実に防止してパッドの腐
蝕を防ぎ、これにより寿命の増大及び信頼性の向上を達
成することができる半導体装置を提供することにある。
パッド表面に付着することを確実に防止してパッドの腐
蝕を防ぎ、これにより寿命の増大及び信頼性の向上を達
成することができる半導体装置を提供することにある。
［発明の概要］
本発明は、一つの半導体基体内にＰＮ接合をもつＭＯ８
素子又はバイポーラ素子が形成され、その素子が形成さ
れた半導体基体主面には該ＰＮ接合を保護するための酸
化膜を有し、該素子に電気的に接続されかつその酸化膜
上に位置して半導体基体主面に延在された、水分によっ
て腐蝕しやすい金属材料から成る配線層を有し、またそ
の酸化膜上にはその配線層に連結してその配線層と同一
パターンに形成された、ワイヤがボンディングがなされ
るためのボンディングパッドを有し、その半導体基体主
面上に前記配線層およびボンディングパッドの一部をを
保護するようにプラズマ法により形成されたナイトライ
ド膜及びそのナイトライド膜の上にポリイミド系樹脂膜
を有し、そのパッド部にワイヤが接続されて成り、そし
てこれら構成の半導体装置はレジンによって封止されて
いることを特徴とする。
素子又はバイポーラ素子が形成され、その素子が形成さ
れた半導体基体主面には該ＰＮ接合を保護するための酸
化膜を有し、該素子に電気的に接続されかつその酸化膜
上に位置して半導体基体主面に延在された、水分によっ
て腐蝕しやすい金属材料から成る配線層を有し、またそ
の酸化膜上にはその配線層に連結してその配線層と同一
パターンに形成された、ワイヤがボンディングがなされ
るためのボンディングパッドを有し、その半導体基体主
面上に前記配線層およびボンディングパッドの一部をを
保護するようにプラズマ法により形成されたナイトライ
ド膜及びそのナイトライド膜の上にポリイミド系樹脂膜
を有し、そのパッド部にワイヤが接続されて成り、そし
てこれら構成の半導体装置はレジンによって封止されて
いることを特徴とする。
［実施例］
本発明の実施例を図面に基づいて説明する。
第２図は本発明の半導体装置の一実施例を示す断面図で
あり、シリコン（Ｓｉ）７１を主体として集積回路が構
成された半導体素子１０は、コバール等の金属にて形成
したり−トフレーム１１のタブ１２上にＡｕ−８ｉ共品
或はＡｇペースト１３を用いてダイボンディングしてお
り、この半導体素子１０の表面に形成した複数個のボン
ディングパッドと前記リードフレーム１工とり−膜１４
とをワイヤボンディングした上で封止用レジン上６にて
これらをモールド封止している。
あり、シリコン（Ｓｉ）７１を主体として集積回路が構
成された半導体素子１０は、コバール等の金属にて形成
したり−トフレーム１１のタブ１２上にＡｕ−８ｉ共品
或はＡｇペースト１３を用いてダイボンディングしてお
り、この半導体素子１０の表面に形成した複数個のボン
ディングパッドと前記リードフレーム１工とり−膜１４
とをワイヤボンディングした上で封止用レジン上６にて
これらをモールド封止している。
前記半導体素子１０の表面部の詳細を第３図に示す。図
において、素子１０の表面には周知のように酸化シリコ
ン膜（Ｓ ｉ Ｏ，膜）１７を形成して表面の保護（図
示していないが回路素子のＰＮ接合を保護）が図られて
いる。それと共に、その酸化シリコン膜１７上にはアル
ミニウム（周知のように安価かつ導電性がよいが、比較
的水分によって腐蝕されやすい金属材料）が被着され、
そのアルミニウムは所定の配線パターンにエツチング懲
戒されているとともに、その一部に連続してつながり、
かつワイヤがボンディング可能なようにその配線の幅よ
りも広くされてなるボンディングパッド１８を形成して
いる。
において、素子１０の表面には周知のように酸化シリコ
ン膜（Ｓ ｉ Ｏ，膜）１７を形成して表面の保護（図
示していないが回路素子のＰＮ接合を保護）が図られて
いる。それと共に、その酸化シリコン膜１７上にはアル
ミニウム（周知のように安価かつ導電性がよいが、比較
的水分によって腐蝕されやすい金属材料）が被着され、
そのアルミニウムは所定の配線パターンにエツチング懲
戒されているとともに、その一部に連続してつながり、
かつワイヤがボンディング可能なようにその配線の幅よ
りも広くされてなるボンディングパッド１８を形成して
いる。
なお、第３図は、ボンディングパッドのみ図示して配線
を省略しているが、配線とボンディングパッドとが半導
体素子の同一主面上に効率よく一体的に形成されること
は第工４図、第１５図の例から理解されよう。
を省略しているが、配線とボンディングパッドとが半導
体素子の同一主面上に効率よく一体的に形成されること
は第工４図、第１５図の例から理解されよう。
このように形成した素子上面には更にリンガラス膜１９
及びナイトライド膜２０を形成している。
及びナイトライド膜２０を形成している。
これらリンガラス膜１９やナイトライド膜２０の製造方
法は後述するが、リンガラス膜１９は酸化シリコン膜１
７中に含まれるＮａ＋イオン等をリンの作用によって拘
束し、酸化シリコン膜内におけるＮａ＋イオン等の遊動
に伴って生じる半導体素子の特性の不安定化を防止する
ものである。また、ナイトライド膜２０はその性質に基
づいて外部から素子側へ浸入しようとする水分を撥水し
、素子への水の付着を防止すると共に、比較的に水に弱
い前記リンガラス膜１９を保護するものである。また、
前記リンガラス膜１９１９及びナイトライド膜２０は素
子１０表面全面にわたって形成しているが、前記パッド
１８部分は該パッド部表面を露出するようにエツチング
法等を用いて除去しており、上記露呈面には図示のよう
にワイヤ１５をボンディングしている。
法は後述するが、リンガラス膜１９は酸化シリコン膜１
７中に含まれるＮａ＋イオン等をリンの作用によって拘
束し、酸化シリコン膜内におけるＮａ＋イオン等の遊動
に伴って生じる半導体素子の特性の不安定化を防止する
ものである。また、ナイトライド膜２０はその性質に基
づいて外部から素子側へ浸入しようとする水分を撥水し
、素子への水の付着を防止すると共に、比較的に水に弱
い前記リンガラス膜１９を保護するものである。また、
前記リンガラス膜１９１９及びナイトライド膜２０は素
子１０表面全面にわたって形成しているが、前記パッド
１８部分は該パッド部表面を露出するようにエツチング
法等を用いて除去しており、上記露呈面には図示のよう
にワイヤ１５をボンディングしている。
そして、このような構成の上にポリイミド系樹脂（例え
ば、ポリイミドイソインドロキナゾリンジオン）膜２１
を形成し、素子の略全面を占める前記ナイトライド膜２
０の上面はもとよりワイヤをボンディングした前記パッ
ド１８上を覆うように上記ポリイミド系樹脂膜２工を形
成する。図中、１２はリードフレームのタブ、１６は前
記ポリイミド系樹脂膜２１の外側にモールドした封止用
レジンであり、夫々第２図と同一符号を付している。
ば、ポリイミドイソインドロキナゾリンジオン）膜２１
を形成し、素子の略全面を占める前記ナイトライド膜２
０の上面はもとよりワイヤをボンディングした前記パッ
ド１８上を覆うように上記ポリイミド系樹脂膜２工を形
成する。図中、１２はリードフレームのタブ、１６は前
記ポリイミド系樹脂膜２１の外側にモールドした封止用
レジンであり、夫々第２図と同一符号を付している。
本実施例の半導体装置は以上の構成であるので、レジン
１６は、封止用レジン及びナイトライドの双方に夫々良
好な接着性を有するポリイミド系樹脂を介してナイトラ
イド膜２０上でモールドされることになるため、レジン
１６とポリイミド系樹脂膜２１との接着性が良好で両者
間に隙間が生じることがないのは勿論のこと、ポリイミ
ド系樹脂膜２１とナイトライド膜２０との間にも隙間が
生じることはない。このため、レジン１６を通して内部
に浸入してきた水分はレジン１６とポリイミド系樹脂膜
２１とナイトライド膜２０との間のいずれにも溜ること
はなく、結局ナイトライド膜２０やポリイミド系樹脂膜
２１の外側で分散状態とされる。したがって、このよう
な水分がナイトライド膜上面を伝わってパッド１８表面
に水が付着することは殆どない。同時にパッド１８はポ
リイミド系樹脂膜２１により覆われていてレジン上６に
は直接接触していないため、レジン１６を通ってきた水
分が直接パッド１８表面に迄浸透することもなく、この
方向からもパッド表面への水の付着が防止できる。これ
により、パッドの腐蝕防止効果を極めて高くでき、半導
体装置の寿命を長くすると共に信頼性の向上を達成する
ことができる。
１６は、封止用レジン及びナイトライドの双方に夫々良
好な接着性を有するポリイミド系樹脂を介してナイトラ
イド膜２０上でモールドされることになるため、レジン
１６とポリイミド系樹脂膜２１との接着性が良好で両者
間に隙間が生じることがないのは勿論のこと、ポリイミ
ド系樹脂膜２１とナイトライド膜２０との間にも隙間が
生じることはない。このため、レジン１６を通して内部
に浸入してきた水分はレジン１６とポリイミド系樹脂膜
２１とナイトライド膜２０との間のいずれにも溜ること
はなく、結局ナイトライド膜２０やポリイミド系樹脂膜
２１の外側で分散状態とされる。したがって、このよう
な水分がナイトライド膜上面を伝わってパッド１８表面
に水が付着することは殆どない。同時にパッド１８はポ
リイミド系樹脂膜２１により覆われていてレジン上６に
は直接接触していないため、レジン１６を通ってきた水
分が直接パッド１８表面に迄浸透することもなく、この
方向からもパッド表面への水の付着が防止できる。これ
により、パッドの腐蝕防止効果を極めて高くでき、半導
体装置の寿命を長くすると共に信頼性の向上を達成する
ことができる。
次に前記第２図及び第３図に示した半導体装置の製造方
法を第４図乃至第８図を用いて説明する。
法を第４図乃至第８図を用いて説明する。
第４図はＰ型半導体基板３０上にＮ−型エピタキシャル
半導体ＷＩ３１を有する半導体素子であり、本例ではバ
イポーラ型のトランジスタを構成している。素子１０表
面に形成した酸化シリコン膜１７には、素子１０のベー
スＢ、エミッタＥ、コレフタＣに相当する部位にエツチ
ングにより孔を形成すると共に酸化シリコン膜１７上に
アルミニウムの蒸着、エツチングにより配線１８ａ、１
８ｂ。
半導体ＷＩ３１を有する半導体素子であり、本例ではバ
イポーラ型のトランジスタを構成している。素子１０表
面に形成した酸化シリコン膜１７には、素子１０のベー
スＢ、エミッタＥ、コレフタＣに相当する部位にエツチ
ングにより孔を形成すると共に酸化シリコン膜１７上に
アルミニウムの蒸着、エツチングにより配線１８ａ、１
８ｂ。
１８ｃを形成して夫々ベースＢ、エミッタＥ、コレクタ
Ｃに導通させる。そして、この配線１８ａ。
Ｃに導通させる。そして、この配線１８ａ。
１８ｂ、１８ｃ上には素子全面にわたってリンガラス１
９をデポジションしく第５図）、その上にナイトライド
膜２０をプラズマ法等によりデポジションする（第６図
）。しかる後に、前記各配線１８ａ、１８ｂ、１８ｃの
一端に設けられるボンディングパッド１８に相当する部
分をホトリゾグラフィ法によりエツチング除去し、孔を
形成してパッド１８表面を露呈させる。このようにして
形成した素子１０を、第７図のようにリードフレーム１
１のタブ１２上にＡｕ−８ｉ共晶或いはＡｇペースト１
３を用いてダイボンディングすると共に、リードフレー
ム１１のリード１４と前記パッド１８との間をワイヤ１
５にて接続する。このような接続を行った後に、第８図
のように素子１０の上面を覆うようにしてポリイミド系
樹脂膜２１をボッティング等により被着し、これにより
同図に拡大図示し或いは前述の第３図のように、ナイト
ライド膜２０、パッド１８の上にポリイミド系樹脂膜２
１を形成する。以後、この構体を公知のトランスファモ
ールド封止することにより、第２図に示した半導体装置
を得ることができるのである。
９をデポジションしく第５図）、その上にナイトライド
膜２０をプラズマ法等によりデポジションする（第６図
）。しかる後に、前記各配線１８ａ、１８ｂ、１８ｃの
一端に設けられるボンディングパッド１８に相当する部
分をホトリゾグラフィ法によりエツチング除去し、孔を
形成してパッド１８表面を露呈させる。このようにして
形成した素子１０を、第７図のようにリードフレーム１
１のタブ１２上にＡｕ−８ｉ共晶或いはＡｇペースト１
３を用いてダイボンディングすると共に、リードフレー
ム１１のリード１４と前記パッド１８との間をワイヤ１
５にて接続する。このような接続を行った後に、第８図
のように素子１０の上面を覆うようにしてポリイミド系
樹脂膜２１をボッティング等により被着し、これにより
同図に拡大図示し或いは前述の第３図のように、ナイト
ライド膜２０、パッド１８の上にポリイミド系樹脂膜２
１を形成する。以後、この構体を公知のトランスファモ
ールド封止することにより、第２図に示した半導体装置
を得ることができるのである。
更に、本発明の他の実施例を説明する。
第９図はポリイミド系樹脂膜２１をパッド部。
即ちパッド１８とその周辺部１８ｄ上にのみ形成したも
のであり、例えば前例の第７図と同様に形成した装置の
バッド部にのみ少量のポリイミド系樹脂をポツティング
し、少なくともナイトライド膜２０のパッドを包囲する
部分にポリイミド系樹脂膜２１を形成したものである。
のであり、例えば前例の第７図と同様に形成した装置の
バッド部にのみ少量のポリイミド系樹脂をポツティング
し、少なくともナイトライド膜２０のパッドを包囲する
部分にポリイミド系樹脂膜２１を形成したものである。
このような構成によればポリイミド系樹脂膜２１が形成
されていないパッド部以外の部分では、第１図で示した
と同様にレジン１６とナイトライド膜２０との接着性が
悪いことから隙間ができて水分が溜ることになるが、パ
ッド１Ｂの周囲１８ｄにおいてはポリイミド系樹脂膜２
工の存在によって隙間が存在しないため、前述の溜った
水はパッド１８周辺においてパッド側への流動が阻止さ
れる。このため、パッド１８表面への水の付着は前例と
同様に防止でき、装置の寿命、耐湿信頼性を向上できる
。なお、本実施例ではポリイミド系樹脂が少量で済むこ
とから低コスト化に有効である。
されていないパッド部以外の部分では、第１図で示した
と同様にレジン１６とナイトライド膜２０との接着性が
悪いことから隙間ができて水分が溜ることになるが、パ
ッド１Ｂの周囲１８ｄにおいてはポリイミド系樹脂膜２
工の存在によって隙間が存在しないため、前述の溜った
水はパッド１８周辺においてパッド側への流動が阻止さ
れる。このため、パッド１８表面への水の付着は前例と
同様に防止でき、装置の寿命、耐湿信頼性を向上できる
。なお、本実施例ではポリイミド系樹脂が少量で済むこ
とから低コスト化に有効である。
第１０図はパッド表面を除いた部分にポリイミド系樹脂
膜２１を形成した他の実施例である。即ち、第１１図、
第１２図に製造方法を合わせて示すように、まず素子１
０表面にリンガラス膜１９゜ナイトライド膜２０を形成
し、かつパッド１８の相当位置に孔を形成してパッド表
面を露呈した後に、直ちに素子全面にポリイミド系樹脂
膜２１を形成する。そして、その後にホトリゾグラフィ
法等を利用してポリイミド系樹脂膜２１のパッド相当部
位を前記リンガラス膜１９やナイトライド膜２０の孔よ
りも若干水さい寸法にてエツチング除去してパッド表面
を再度露呈するように形成する。
膜２１を形成した他の実施例である。即ち、第１１図、
第１２図に製造方法を合わせて示すように、まず素子１
０表面にリンガラス膜１９゜ナイトライド膜２０を形成
し、かつパッド１８の相当位置に孔を形成してパッド表
面を露呈した後に、直ちに素子全面にポリイミド系樹脂
膜２１を形成する。そして、その後にホトリゾグラフィ
法等を利用してポリイミド系樹脂膜２１のパッド相当部
位を前記リンガラス膜１９やナイトライド膜２０の孔よ
りも若干水さい寸法にてエツチング除去してパッド表面
を再度露呈するように形成する。
しかる後に、パッド１８にワイヤ１５をボンディングし
、素子１０をパッケージング（レジン封止）すればよい
のである。
、素子１０をパッケージング（レジン封止）すればよい
のである。
この結果、第１０図、第１２図のように、ナイトライド
膜２０は、その上面はもとよりのこと、パッド１８を包
囲するように配置したエツチング端面２０ａをもポリイ
ミド系樹脂膜２１にて覆うことになる。したがって、本
実施例ではワイヤボンディングしたパッド１８の表面が
レジン１６に直接接触された装置構造とされてはいるも
のの、ポリイミド系樹脂膜２１をパッドの周囲に形成し
ていることから前記パッドの露呈面積（ワイヤ以外の面
積）は小さく、レジンを通して直接パッド表面に付着す
る水は極めて少ない。また、前例と同様にナイトライド
１１１２０とレジン１６及びポリイミド系樹脂膜２１の
間を通ってパッド表面に付着する水も殆どなく、これに
よりパッドの腐蝕を効果的に防止することができること
は前例と同じである。本実施例ではパッケージ工程（ダ
イボンディング、ワイヤボンディング）前に、素子と一
体的にポリイミド系樹脂膜２１をを形成しているので、
製造工程の点において有利なことがある。
膜２０は、その上面はもとよりのこと、パッド１８を包
囲するように配置したエツチング端面２０ａをもポリイ
ミド系樹脂膜２１にて覆うことになる。したがって、本
実施例ではワイヤボンディングしたパッド１８の表面が
レジン１６に直接接触された装置構造とされてはいるも
のの、ポリイミド系樹脂膜２１をパッドの周囲に形成し
ていることから前記パッドの露呈面積（ワイヤ以外の面
積）は小さく、レジンを通して直接パッド表面に付着す
る水は極めて少ない。また、前例と同様にナイトライド
１１１２０とレジン１６及びポリイミド系樹脂膜２１の
間を通ってパッド表面に付着する水も殆どなく、これに
よりパッドの腐蝕を効果的に防止することができること
は前例と同じである。本実施例ではパッケージ工程（ダ
イボンディング、ワイヤボンディング）前に、素子と一
体的にポリイミド系樹脂膜２１をを形成しているので、
製造工程の点において有利なことがある。
ここで、本実施例の場合には、パッドの構造を第１３図
のように構成してもよい。即ち、前述のようにポリイミ
ド系樹脂膜２１を形成した後に、その後２１の上に再度
アルミニウム等の金属膜１８ａの蒸着を行いかつこれを
エツチング処理することにより、パッド１８を厚内にか
つその表面がポリイミド系樹脂膜２１の上方に突出する
ように形成するのである。このようにすれば、パッド１
８が厚内に形成された分だけ腐蝕に対する寿命を更に増
大して信頼性の向上を図り得るのである。
のように構成してもよい。即ち、前述のようにポリイミ
ド系樹脂膜２１を形成した後に、その後２１の上に再度
アルミニウム等の金属膜１８ａの蒸着を行いかつこれを
エツチング処理することにより、パッド１８を厚内にか
つその表面がポリイミド系樹脂膜２１の上方に突出する
ように形成するのである。このようにすれば、パッド１
８が厚内に形成された分だけ腐蝕に対する寿命を更に増
大して信頼性の向上を図り得るのである。
なお、本発明は第１４図のように、アルミニウム配線１
８ｅ及びその一部であるパッド１８を素子１０表面上の
酸化シリコン膜１７及びリンガラス膜１９の上に形成し
た素子にも適用できる。この場合にはナイトライド膜２
０のみがパッド１８周辺に重ねて形成されるが、ポリイ
ミド系樹脂膜２１の形成は前記各次子例の場合と同様に
行なうことができ、しかも同様の効果を得ることができ
る。
８ｅ及びその一部であるパッド１８を素子１０表面上の
酸化シリコン膜１７及びリンガラス膜１９の上に形成し
た素子にも適用できる。この場合にはナイトライド膜２
０のみがパッド１８周辺に重ねて形成されるが、ポリイ
ミド系樹脂膜２１の形成は前記各次子例の場合と同様に
行なうことができ、しかも同様の効果を得ることができ
る。
第１５図は更に他の実施例を示している。本実施例は素
子１０をＭＯｓ構造として形成した装置に本発明を適用
したもので、素子１０に形成したソースＳ、ドレインＤ
に夫々接続されるアルミニウム配線１８ｆ、１８ｇを二
層の酸化シリコン膜１７Ａ、１７Ｂ上に形成し、一部を
延長してパッド１８として構成している。Ｇはシリコン
ゲートである。そして、前記アルミニウム配線１８ｆ。
子１０をＭＯｓ構造として形成した装置に本発明を適用
したもので、素子１０に形成したソースＳ、ドレインＤ
に夫々接続されるアルミニウム配線１８ｆ、１８ｇを二
層の酸化シリコン膜１７Ａ、１７Ｂ上に形成し、一部を
延長してパッド１８として構成している。Ｇはシリコン
ゲートである。そして、前記アルミニウム配線１８ｆ。
１８ｇの上にはリンガラス膜１９、ナイトライド膜２ｏ
を形成し、かつパッド相当部分をエツチング除去してワ
イヤ１５をボンディングした後に、素子全面にポリイミ
ド系樹脂膜を形成している。
を形成し、かつパッド相当部分をエツチング除去してワ
イヤ１５をボンディングした後に、素子全面にポリイミ
ド系樹脂膜を形成している。
したがって、この実施例の場合にも腐蝕が問題とされる
パッド部の構成は前記各実施例の一つと全く同じであり
、同様の理由により優れた効果を得ることができる。
パッド部の構成は前記各実施例の一つと全く同じであり
、同様の理由により優れた効果を得ることができる。
なお、前記実施例は全て素子表面にリンガラス膜を形成
している素子を例示しているが、この種の膜を必要とせ
ずに酸化シリコン膜やパッドの上に直接にナイトライド
膜を形成している素子にも同様に実視できることは言う
までもない。
している素子を例示しているが、この種の膜を必要とせ
ずに酸化シリコン膜やパッドの上に直接にナイトライド
膜を形成している素子にも同様に実視できることは言う
までもない。
［効果コ
個々の実施例で具体的な効果を述べたが、ここではまと
めとして本発明の効果を述べる。
めとして本発明の効果を述べる。
本発明によれば、素子全面に形成したナイトライド膜の
上に、少なくともパッドを包囲するようにポリイミド系
樹脂膜を形成して、素子をレジンモールド封止している
ので、レジンを通して内部に浸入する水分がパッド表面
に付着することを防止でき、これによりパッドの腐蝕を
防止して半導体装置としての寿命を長くし、かつ信頼性
を向上する等して耐湿性を高めることができる。更に、
ポリイミド系樹脂膜の形成によりα線対策にも有効とさ
れるのである。
上に、少なくともパッドを包囲するようにポリイミド系
樹脂膜を形成して、素子をレジンモールド封止している
ので、レジンを通して内部に浸入する水分がパッド表面
に付着することを防止でき、これによりパッドの腐蝕を
防止して半導体装置としての寿命を長くし、かつ信頼性
を向上する等して耐湿性を高めることができる。更に、
ポリイミド系樹脂膜の形成によりα線対策にも有効とさ
れるのである。
［利用分野］
本発明はレジン封止の半導体装置に最も有効である。
第１図は本発明者により提案された本発明の前提となる
半導体装置の素子表面部の断面図、第２図は本発明の一
実施例による半導体装置の全体断面図、 第３図は第２図に示した半導体装置の素子表面部の拡大
断面図、 第４図乃至第８図は第２図に示した半導体装置の製造方
法を示す工程断面図。 第９図は本発明の他の実施例の断面図、第１０図は本発
明の他の実施例の断面図、第１１図及び第１２図は上記
第１０図に示す半導体装置の製造方法を示す工程断面図
。 第１３図は本発明の他の実施例の断面図、第１４図及び
第１５図は夫々異なる本発明の更に他の実施例の断面図
である。 ＩＯ・・・半導体素子、１１・・・リードフレーム、１
２・・・タブ、１４・・・リード、１５・・・ワイヤ、
１６・・封止用レジン、１７・・・酸化シリコン膜、１
８・・パッド、工８ａ〜１８ｇ・・・配線、１９・・・
リンガラス膜、２０・・・ナイトライド膜、２１・・ポ
リイミド系ＦＩＧ。 ！ ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ノｊ ２１３ ４ ＦＩＧ。 １只 ＦＩＧ。 １ノ ＦＩＧ。 ２ ＦＩＧ。 ３ ＦＩＧ。 ４ ＦＩＧ。 ５
半導体装置の素子表面部の断面図、第２図は本発明の一
実施例による半導体装置の全体断面図、 第３図は第２図に示した半導体装置の素子表面部の拡大
断面図、 第４図乃至第８図は第２図に示した半導体装置の製造方
法を示す工程断面図。 第９図は本発明の他の実施例の断面図、第１０図は本発
明の他の実施例の断面図、第１１図及び第１２図は上記
第１０図に示す半導体装置の製造方法を示す工程断面図
。 第１３図は本発明の他の実施例の断面図、第１４図及び
第１５図は夫々異なる本発明の更に他の実施例の断面図
である。 ＩＯ・・・半導体素子、１１・・・リードフレーム、１
２・・・タブ、１４・・・リード、１５・・・ワイヤ、
１６・・封止用レジン、１７・・・酸化シリコン膜、１
８・・パッド、工８ａ〜１８ｇ・・・配線、１９・・・
リンガラス膜、２０・・・ナイトライド膜、２１・・ポ
リイミド系ＦＩＧ。 ！ ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ＦＩＧ。 ノｊ ２１３ ４ ＦＩＧ。 １只 ＦＩＧ。 １ノ ＦＩＧ。 ２ ＦＩＧ。 ３ ＦＩＧ。 ４ ＦＩＧ。 ５
Claims (1)
- １、一つの半導体基体内にＰＮ接合をもつＭＯＳ素子又
はバイポーラ素子が形成され、その素子が形成された半
導体基体主面には該ＰＮ接合を保護するための酸化膜を
有し、該素子に電気的に接続されかつその酸化膜上に位
置して半導体基体主面に延在された、水分によって腐蝕
しやすい金属材料から成る配線層を有し、またその酸化
膜上にはその配線層に連結してその配線層と同一パター
ンに形成された、ワイヤがボンディングがなされるため
のボンディングパッドを有し、その半導体基体主面上に
前記配線層およびボンディングパッドの一部をを保護す
るようにプラズマ法により形成されたナイトライド膜及
びそのナイトライド膜表面に形成されたポリイミド系樹
脂膜を有し、そのパッド部にワイヤが接続されて成り、
そしてこれら構成の半導体装置はレジンによって封止さ
れていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177407A JPH0340430A (ja) | 1990-07-06 | 1990-07-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177407A JPH0340430A (ja) | 1990-07-06 | 1990-07-06 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5413780A Division JPS56150830A (en) | 1980-04-25 | 1980-04-25 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340430A true JPH0340430A (ja) | 1991-02-21 |
Family
ID=16030394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2177407A Pending JPH0340430A (ja) | 1990-07-06 | 1990-07-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340430A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078171A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
-
1990
- 1990-07-06 JP JP2177407A patent/JPH0340430A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078171A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347732B2 (ja) | ||
| US6316287B1 (en) | Chip scale surface mount packages for semiconductor device and process of fabricating the same | |
| US7390698B2 (en) | Packaged semiconductor device and method of manufacture using shaped die | |
| US8115299B2 (en) | Semiconductor device, lead frame and method of manufacturing semiconductor device | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPS6221266B2 (ja) | ||
| JPS61218139A (ja) | 半導体装置 | |
| US11837528B2 (en) | Method of manufacturing a semiconductor device having a bond wire or clip bonded to a bonding pad | |
| KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
| KR20210089657A (ko) | 반도체 장치 | |
| US20060091537A1 (en) | Semiconductor device and method of fabricating the same | |
| US6335225B1 (en) | High density direct connect LOC assembly | |
| JPH0340430A (ja) | 半導体装置 | |
| JPS63239826A (ja) | 半導体装置 | |
| EP0902468B1 (en) | Resin-sealed semiconductor device and method of manufacturing the device | |
| JP2771475B2 (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JPS60167432A (ja) | 半導体装置 | |
| JP2756436B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6224650A (ja) | 半導体装置 | |
| JPH04283950A (ja) | 樹脂封止型半導体装置 | |
| KR960013778B1 (ko) | 반도체 기억장치 | |
| KR940011379B1 (ko) | 반도체장치의 제조방법 | |
| JP2000100864A (ja) | 半導体装置及びその組立体 | |
| JP2633513B2 (ja) | 半導体装置の製造方法 |