JPH0335676B2 - - Google Patents

Info

Publication number
JPH0335676B2
JPH0335676B2 JP59218162A JP21816284A JPH0335676B2 JP H0335676 B2 JPH0335676 B2 JP H0335676B2 JP 59218162 A JP59218162 A JP 59218162A JP 21816284 A JP21816284 A JP 21816284A JP H0335676 B2 JPH0335676 B2 JP H0335676B2
Authority
JP
Japan
Prior art keywords
area
address
bitmap memory
information
text
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59218162A
Other languages
English (en)
Other versions
JPS60102689A (ja
Inventor
Saruatoore Deinitsuto Robaato
Kootenei Hoochaa Toomasu
Wai Ingu Jon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPS60102689A publication Critical patent/JPS60102689A/ja
Publication of JPH0335676B2 publication Critical patent/JPH0335676B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 CRT(陰極線管)デイスプレイ技術では、通常
24行から25行分の情報がCRTデイスプレイ装置
に表示されればよいことになつている。
田園風景又は図案の如きグラフイツク情報をも
表示する場合は、最も一般的な先行技術では図形
用とテキスト用との2つのメモリシステムを使用
するが、図形及びテキストの双方を1つのビツト
マツプメモリに記憶する先行技術もある。
CRTデイスプレイ装置がデータ処理システム
で一種の出力手段として使用されている場合は、
ユーザが例えば24行分又は25行分を越える長さの
文書の情報内容を見たいと思う事態がしばしば生
じる。例えば、通常のビジネスレターは多くの場
合25行分を上回る長さを持つ。そのような場合は
文書をスクロールするか又はその内容をスクロー
ルするのが一般的な方法となつてきた。即ち、先
ず24行分の文書がCRTデイスプレイ上に表示さ
れ、適当な時間が経過すると最上行が消失し、そ
れに伴つて情報がCRTスクリーンの上方へジヤ
ンプするように移動し、このようにして第1行、
第2行、第3行等々がスクリーン上方から消える
と同時に第25行、第26行、第27行等々がスクリー
ン下方に付加されるのである。このような操作は
全スクリーンスローリング、又は単一領域スクロ
ーリングとして知られている。
先行技術システムでは、テキストはスクリーン
の上方から「ジヤンプ」するよう観察者からゆつ
くりと消え、且つスクリーン領域の下端に「ジヤ
ンプ」するように出現する。この「ジヤンプ」動
作は連続的に走査する操作を行う場合の開始アド
レスが走査ラインの値ではなく、テキスト行の値
に基づいて変化するために生じる。この「ジヤン
プ」現象の存在は又、データビツトがメモリ内
で、ある地点から別の地点へと移動し、これが複
雑で高価なハードウエアを用いない限り1つのフ
レーム内では実施し得ないという事実にも起因す
る。DEC VT100では一種の分割(スプリツト)
スクリーン・スムース・スクローリングが行われ
るが、この操作をより良く実施せしめるビツトマ
ツプメモリは使用されていない。
表示すべき文書が1つ又は複数の固定部分を有
し、且つユーザがスクロール可能部分のみをスク
ロールしたい場合の操作は、DEC VT100に関し
て前述した如き分割スクリーン・スクローリング
として知られている。ビジネスレターをデイスプ
レイにかけ、レターヘツドと発信人の名前及び肩
書とを上方の固定部分として表示する場合などは
その一例である。例えば、Dear Mr.Jonesから
始まつて結びの言葉に至るまでの本文はスクロー
ル可能部分を構成し得、下方の固定部分は会社の
住所及び電話信号などで構成され得る。
先行技術ではテキスト及び図形の分割スクリー
ン・スクロールを行うことはできても、スムース
な動作で図形の分割スクリーン・スクロールを行
うことはできない。
本発明のシステムでは、テキスト及び図形双方
の分割スクリーン・スクロールをスムースな動作
で実施し得る。
図形及びテキスト双方のスムースな分割スクリ
ーン・スクロールを行うべく設計されたシステム
でも、先行技術によるものは240の開始アドレス
転送先(SAD)を供給する電気回路機構を必要
とするか、又はビツトマツプメモリの内容全体を
1つの垂直同期周期内に移動させる必要がある
(これは経済的に実現不可能)。
本発明のシステムでは、最高でも4つのSAD
と4つの領域長終結値(length ending value)
とを必要とするにすぎない。本発明のシステムで
は、ビツトマツプメモリのスクリーン外れ領域が
ビツトマツプメモリのスクロール可能領域に隣接
するため、表示すべき新しい情報をスクリーン外
れ領域に付加し、且つ領域長値パラメータの制御
下でビツトマツプメモリの走査をスクリーン外れ
領域内に進めることによつて、この新しい情報を
スクロール操作で利用することができる。
本発明は先行技術より小型のハードウエアを用
いてスムースな分割スクリーン・スクロール操作
を実施せしめる。本発明のシステムでは、単一の
記憶手段、即ち表示すべきテキスト及び図形の双
方を記憶するビツトマツプメモリが使用される。
従つて、本発明のシステムは2つのメモリを用
いるシステムより小型のハードウエアでスムース
な分割スクリーン・スクロールを行い得る。
このようなシステムはグラフイツク・デイスプ
レイを行うための突出点(salient point)のアド
レス指定の問題を多数伴うが、これはグラフイツ
ク・デイスプレイ制御器(GDC)を用いれば大
幅に軽減される。
本発明のシシテムは上述のGDCを利用し、最
高4つの開始アドレスと4つの領域長値とを用い
て分割スクリーン・スクロール操作用アドレスを
供給する。GDCによつて実現されるような4−
アドレス法を用いれば、240のアドレスを必要と
するシステムに比べてハードウエアが縮小され
る。
本発明のシステムは更に、デイスプレイの配置
構成の変更、即ち固定領域及びスクロール可能領
域のサイズ又は位置の変更を可能にすべく、ビツ
トマツプメモリの再編成をも行い得る。
本発明のシステムは各固定領域毎に開始アドレ
スと領域長値とを1つずつ与え、スクロール領域
には2つの開始アドレスと2つの領域長値とを与
える。このシステムはスクロール可能領域に隣接
するスクリーン外れ領域(通常は表示されない情
報を保持する記憶領域)を有するように構成され
ている。
スクロールが上方へ行われる場合の分割スクリ
ーン・スクロール操作では(スクロール領域の)
表示される最上段の行が消失し、その直ぐ下のイ
ンテリジエンスラインがCRTデイスプレイのス
クロール可能領域の最上行位置に書込まれる。そ
してそれと殆ど同時に、CRTデイスプレイのス
クロール領域の最下段行位置に書込むべき新情報
がビツトマツプメモリのスクリーン外れ領域へ転
送される。この時、領域長値が回路機構を「前
進」させてスクリーン外れ領域内にある直ぐ隣り
の行を走査せしめ、この隣接行中の情報が新しい
情報となつてデイスプレイのスクロール可能領域
の最下段行に付加される。
このようにしてこのシステムはスクロール可能
領域を次々とスクロールする。スクリーン外れ領
域のスペースがなくなり、しかも表示すべきスク
ロール可能情報が未だ残つている場合、このシス
テムはこのような情報を処理するための記憶領域
を探さなければならない。このシステムは既に表
示され、且つスクロールされてスクリーンから消
失した情報を保持する記憶領域(ビツトマツプメ
モリのスクロール可能領域内)を上述の目的に使
用する。
このようにビツトマツプメモリのスクロール可
能領域を再利用する場合、このシステムはこのス
クロール可能領域の第1行目のアドレス指定を行
う。この第1記憶ラインにはスクロールするテキ
ストの最下段行として付加されることになる新情
報がロードされる。スクロール可能領域の各ライ
ンはスクロール操作が完了するまで再使用され
る。このようにすれば、デイスプレイのスクロー
ル可能領域内に写される情報は、回覧又はラツプ
アラウンド形の記憶装置から送られてくるように
見える。
本発明の目的及び特徴がより良く理解されるよ
うに、以下、添付図面に基づき非限定的実施例を
挙げて詳細な説明を行う。
第1図は本発明に係るCRTデイスプレイ装置
のブロツク図である。
第1図では主コンピユータ11が複数の入力−
出力チヤンネルを介して種々の場所の種々の周辺
装置に接続されていると共に局所的入出力装置に
も接続されている。チヤネル13に接続されてい
る装置は主コンピユータ11がユーザへの情報を
提供すべく協動する多数の出力システムの1つで
ある。第1図に示されているチヤンネルは、様々
な時間にアドレス情報、データ情報、及び命令情
報を伝播する複数の並列ワイヤを含んでいるもの
と理解されたい。チヤンネル13にはマイクロプ
ロセツサ15が接続されている。
好ましい実施例では、マイクロプロセツサ15
としてインテル社製8085デバイスを使用する。マ
イクロプロセツサ15はランダムアクセスメモリ
(RAM)18とリードオンリメモリ(ROM)1
6とを含んでおり、主コンピユータ11の専用従
属装置としてこれに接続されたデイスプレイ回路
機構用のデータ情報及び命令情報へのアクセスを
容易にする機能を果す。
マイクロプロセツサ15は本発明のマイクロプ
ロセツサ手段の一実施例である。
第1図に示されているように、マイクロプロセ
ツサ15にはチヤネル17を介してグラフイツ
ク・デイスプレイ制御器19(以後GDCと称す
る)が接続されている。好ましい実施例では、こ
のGDC19としてNEC社製MICRO PD7220を使
用する。
GDC19は本発明の制御回路機構の一実施例
である。
GDC19内には書込みクロツクジエネレータ
が内蔵されており、各水平ブランクタイム毎に7
つの書込みサイクルが生じ、各垂直ブランクタイ
ムでは594の書込みサイクルが生じる。これ以外
のクロツクレートを用いても良い。
マイクロプロセツサ15にはチヤンネル21を
介してバツフア23も接続されている。好ましい
実施例では、このバツフア23としてテキサス・
インスツルメント社製74S189デバイス及び
74LS191デバイスを使用するが、別タイプのバツ
フアを使用してもよい。
バツフア23は本発明の第1の回路手段の一実
施例である。
GDC19は命令及びデータ情報信号をマイク
ロプロセツサ15から受け取り、アドレス情報、
命令情報及びグラフイツク情報をチヤネル25に
送出する。チヤネル25上の命令信号はマルチプ
レクサ(MUX)29を制御する。
MUX27及び31はレジスタ42を介してマ
イクロプロセツサ15から送られる命令信号によ
り制御される。好ましい実施例のレジスタ42は
テキスト・インスツルメント社製の74LS273であ
る。
MUX27は本発明の第1の回路手段の一実施
例である。
MUX27書込みクロツク信号に応じてバツフ
ア23からのテキストデータ信号とGDC19か
らのグラフイツクデータ信号とを転送する。
バツフア23には16×10ビツトがロードされ、
このビツト範囲内で1つの完全な文字(10×10ビ
ツト)が形成されている。バツフア23からのビ
ツト信号はMUX27に向けて一度に16ビツト前
進し、そこからビツトマツプメモリ33に送られ
る。
好ましい実施例では、ビツトマツプメモリ33
を64K×1ダイナミツクRAMで構成する。これ
らのRAMとしてはNEC社製MICRO D4164−3
を使用するが、別タイプのビツトマツプメモリを
用いることもできる。ここで、このビツトマツメ
モリ33は1つの走査ラインに付き50のアドレス
セグメントを有するよう構成されているものとす
る。
又、書込みクロツクは2メガヘルツで動作し、
従つて、ビツトマツプメモリ33は1つの水平ブ
ランク期間に7つの16ビツトワードをバツフア2
3から受容し得ると理解されたい。あるメモリセ
グメントがチヤネル39上のアドレス情報によつ
て選択されると、チヤネル37上の情報がビツト
マツプメモリ33に書込まれるか又はビツトマツ
プメモリ33から読取られる。情報をこのビツト
マツプメモリ33に書込む場合は、後述の如くチ
ヤネル40上に書込み許可信号が存在していなけ
ればならない。これらの書込み許可信号はチヤン
ネル47又は49のいずれかに存在する信号の組
合せに応じて励起されたり又は励起されなかつた
りする。
チヤネル37へ転送されるテキスト情報がある
時は、チヤネル49上の制御情報信号がMUX3
1を介して転送され、その結果正確な書込み許可
信号が選択的に供給(又はマスク)される。グラ
フイツク情報をチヤネル37へ転送する場合は、
チヤネル47上の制御信号がMUX31を通過し
て書込み許可信号を選択的に供給(又はマスク)
する。
ビツトマツプメモリ33はシフトレジスタ53
を介してCRTデイスプレイ51に情報信号を転
送する。ビツトマツプメモリ33はCRTデイス
プレイ51上の各絵素位置に関する記憶素子をも
つ記憶装置である。
CRTデイスプレイ51は標準的なCRTデイス
プレイ装置であつて、24から25行分のテキストを
表示し得、且つ1行分のテキストにつき10のビー
ム走査ラインを有している。好ましい実施例で
は、このCRTデイスプレイ51としてデイジタ
ル・エクウイツプメント社製VR201又はVR240
を使用する。前述の如く、CRTデイスプレイ5
1上の各絵素位置又は各ドツト位置に対応してビ
ツトマツプメモリ33内には記憶位置が存在す
る。
好ましい実施例で使用されるビツトマツプメモ
リ33は、更に8行分のテキストを補助的に記憶
し得るだけの十分な記憶手段を有している。好ま
しい実施例では、ビツトマツプメモリ33が実際
には32.8行のテキスト行を収容し得るが、ここで
はビツトマツプメモリ33が22行分の表示すべき
テキストを記憶し得るものと想定する。このビツ
トマツプメモリ33から読取られた情報信号はチ
ヤネル56に送出され、シフトレジスタ53を介
してCRTデイスプレイ51へ転送される。
第1図に示されている回路機構の動作をスムー
スな分割スクリーン・スクロール操作に関連して
考察する前に、GDC19の特徴を更に詳述する
必要があろう。
GDC19は前述の如く4つの開始アドレスと
4つの領域長値若しくは領域終結値とを供給し得
る。GDC19はグラフイツク・デイスプレイ情
報を供供し得、実際そのように作動するが、この
スクロール操作では主にアドレス信号を供給する
デバイスとして機能する。ビツトマツプメモリ3
3内に読取られる情報のアドレス信号はチヤネル
25に送出され、チヤネル35、MUX29、デ
コーダ45及びチヤネル39を介してビツトマツ
プメモリ33へ転送される。
好ましい実施例では、デコーダ45としてテキ
サス・インスツルメント社製74LS253を使用す
る。
MUX29及びデコーダ45は本発明の第2の
回路手段の一実施例である。
従つて、マイクロプロセツサ15からの画素情
報はバツフア23へ転送され、このバツフア23
からMUX27へ転送されると、ビツトマツプメ
モリ内でライン39上に見い出される如きGDC
19からのアドレス信号に対応する位置に配置さ
れる。ビツトマツプメモリ33がCRTデイスプ
レイ51への情報を供給するか又は読取る場合に
は、GDC19がアドレス情報信号をチヤネル3
9に送出してビツトマツプメモリ33内の位置を
選択せしめ、そこからCRTデイスプレイ51用
の情報が読取られる。
GDC19は4つの開始アドレスと4つの領域
長値とを供給し得ると述べたが、全ての操作がこ
のような4つのアドレスを必要とするわけではな
い。これについては後でより詳細に説明する。
又、GDC19は少なくとも2つのレジスタを有
しており、そのうち一方は現在のアドレスのレジ
スタであり、他方は現在の領域長値のレジスタで
ある。これら2つのレジスタの意味は以下の説明
からより良く理解されよう。
前述の如く、GDC19はCRTデイスプレイ5
1の電子ビームに対し厳密に同期した状態で情報
をシステム中へ転送せしめる水平及び垂直同期信
号を発生させる。このような水平及び垂直同期信
号は接続57を介してCRTデイスプレイ51と、
シフトレジスタ53と、マイクロプロセツサ15
とへ転送される。書込み信号は接続31を介して
バツフア23とデステイネーシヨン・カウンタ4
1とへ転送される。ビツトマツプメモリ33から
CRTデイスプレイ51への出力が完了すると、
GDC19内のアドレスのレジスタは書込み信号
によつてインクリメントされ、一方、領域長値の
レジスタは水平同期信号によつてデクリメントさ
れる。加えて、マイクロプロセツサ15へ転送さ
れる垂直同期信号がRAM18内のアドレス情報
の値をインクリメント又はデクリメントするのに
使用され、このような制御によつてGDC19へ
転送される新開始アドレスの基盤が得られる。
前述の如く1つの走査ライン全体にはビツトマ
ツプメモリ33内の50個のアドレスが関与し、1
つのテキスト行全体には500個のアドレスが関与
する。
従つて、走査ライン10行分(CRTデイスプレ
イ51上のテキスト1行分に当該)が終了する
と、開始アドレスは500だけ変化する。前述の如
く水平同期信号が領域長値のレジスタ内の領域長
値のデクリメントを行うため、この領域長値のレ
ジスタ内の領域長値がゼロに等しければ、このシ
ステムはビツトマツプメモリ33からの所定領域
が表示されたことを察知する。所定領域が表示さ
れると、システムは次に表示すべき領域用の新開
始アドレスを供給する。この新しい開始アドレス
はGDC19から送出され、チヤネル25及び3
5、MUX29、デコーダ45並びにチヤネル3
9を介してビツトマツプメモリ33へ転送され
る。
第2図はデイスプレイ装置のスクリーンのレイ
アウトを示す説明図である。
第1図の説明を念頭に第2図を考察すれば、こ
のシステムの動作がより良く理解できる。
ここに例えば2行分の固定領域59をもつビジ
ネスレターの如き文書があると仮定する。この2
行分の固定領域59(第2図参照)は当該機関の
レターヘツドの他、発信人の名前及び肩書、例え
ばRobert Smith、Presidentなどを含み得る。こ
のビジネスレターは当該機関の住所と無料電話番
号とを含む下方の固定領域61も有すると仮定す
る。
このような条件下では、文書65をスクリーン
に表示する時に使用し得る24のテキスト行のうち
4行が固定領域59及び61によつて既に使用さ
れていることになる。受信人の名前及び住所と書
出し挨拶とから始まつて結びに至るまでの本文
は、約30行分のテキストから成ると仮定する。こ
の本文は第2図に領域63として示されている。
前述の如くビツトマツプメモリは33、好まし
い実施例では32行分のテキストを記憶し得る。
又、業界では一般的標準として24行分のテキスト
を表示するCRTデイスプレイを備えればよいこ
とになつている。
ビツトマツプメモリ33の「スクリーン外れ」
領域は、CRTデイスプレイに関連した種々動作
に使用される情報を保持し得る。しかしながら本
発明の説明では、このスクリーン外れ領域にバツ
クグラウンドデータ(background material)、
即ち非インテリジエントデータがロードされるも
のと想定する。
第3図はビツトマツプメモリ33のレイアウト
を示す説明図である。即ち、同図はデイスプレイ
情報用として32行分のテキストを記憶し得る好ま
しい実施例で使用されビツトマツプメモリ33を
示している。但し、これとは異なる容量をもつ別
のメモリも使用可能と理解されたい。
文書65(第2図参照)を表わす情報を実際に
第3図のビツトマツプメモリに記憶する場合は、
この文書65の上方の固定領域59がこのビツト
マツプメモリの最初の2行59Aに記憶されること
になる。そして、この文書65の本文を示す領域
63を含む30行のうち20行がこのビツトマツプメ
モリのスクロール可能領域67に記憶され、下方
の固定領域61がこのメモリの最後の2行61Aに
記憶される。下方の固定領域61Aとスクロール
可能領域67との間のメモリの領域69は、スク
リーン外れ情報を記憶する領域である。
第3図の如きビツトマツプメモリ33に情報が
記憶され、且つCRTデイスプレイ51へのこの
情報の読取りが実施されると、上方の固定領域5
9A内の情報が表示スクリーンの上方の部分に現
れる。次いで、その下にレターの最初の20行が表
示され、下方の固定領域61Aに記憶されていた
情報がスクリーンの最後の2行に表示される。
ここで、レターの本文を構成する30行分のテキ
ストが、この本文のスクローリングにより表示さ
れるよう、このシステムが分割スクリーン・スク
ローリング方式で作動する場合を考案する。
この操作を行うためには、GDC19から第1
開始アドレスSAD1を第3図の如くビツトマツ
プメモリ33へ転送させる。これと同時に領域終
結値LEN1が領域終結値のレジスタに記憶され
ることになる。ここで留意すべきこととして、
LEN値(その10%がテキスト行に相当)は水平
同期パルスによつてデクリメントされ、従つて、
LEN1はこの実施例では20に等しくなる。
前述の如くLEN1がゼロまでデクリメントさ
れると、システムは固定領域59Aの情報がビツ
トマツプメモリへ転送されたことを察知し、
GDC19が第2開始アドレスSAD2をビツトマ
ツプメモリ33へ転送する。この第2開始アドレ
スSAD2は第3図に示されている如く第3テキ
スト行71の第1走査ラインの出発点に該当す
る。アドレスは各テキスト行毎に500個あるため、
SAD2の値はこの実施例では1000個になる。
同時に第2領域終結値がGDC19の領域終結
レジスタ内にロードされ、水平同期信号に応じて
デクリメントされる。第2領域走査には20の行が
係り、且つ各テキスト行には10の水平同期パルス
が係るため、LEN2の値(第3図参照)は200に
なる。
LEN2値がゼロまでデクリメントされると、
システムはスクロール可能領域67が表示された
ことを察知し、GDC19が第3開始アドレス
SAD3を第3図の如く転送する。SAD3はこの
実施例では15000である。
同時に第3領域LEN3がGDC19の領域終結
レジスタ内にロードされる。このLEN3の値は
この実施例では20である。LEN3がゼロまでデ
クリメントされると、システムはビツトマツプメ
モリ33の第2領域の全域走査を開始する。
ビツトマツプメモリ33の第2領域の全域走査
の開始に当つては、GDC19が先に与えたもの
と同じSAD1及びLEN1を供給する。但し、
LEN1がゼロまでデクリメントされた時に転送
される第2開始アドレスはSAD2A(第3図参
照)であり、これはテキスト行71の第2走査ライ
ンに該当する。LEN2A値はLEN2値と同じであ
るが、走査スクリーン外れ領域の第1走査ライン
まで進められることになる。
このようにしてスクロール可能領域が1度に1
走査ラインずつ前進し(1つのフレーム内で)、
スクロールがスムースな動きで実施される。
SAD2がSAD2Bの位置、即ちテキスト行77の
第1走査ラインの位置に置かれていたら、スクロ
ールは1度に1テキスト行分ずつジヤンプするよ
うな動きで行われることになうたであろう。
SADがSAD2Bの値になる場合には、第2テ
キスト行77が既にスクリーンの上方に移動し固定
領域59に隣接して表示され、テキスト行71の情
報は消失していることになる。このスクロール操
作部分の間、第2領域終結値は変化しない。テキ
スト行77が固定領域59のすぐ下方に移動する
と、スクリーン外れ領域の第1のテキスト行75が
事実上スクロール可能領域内に移動する。これに
先立ち、又はこれとほぼ同時にバツフアからの情
報がスクリーン外れ領域、特にテキスト行75内に
読取られ、後でスクリーン上のスクロール領域の
最終行として、即ちこの第1スクロールステツプ
の前に行73が占めていた位置に表示されることに
なる。各LEN2値がゼロになると、GDC19は
前と同じ値をもつSAD3及びLEN3を供給する。
このシステムはこの動作を続け、スクリーン外
れ領域内のテキスト行79がレターの本文の28行目
として表示されると、スクリーン外れ領域が終了
したことを察知するようプログラムされる。
この状態になつたら、このシステムは当初テキ
スト行71がロードされていたメモリ部分を再使用
しなければならない。マイクロプロセツサ15は
開始アドレスが何であるかを記録し続け、従つ
て、開始アドレスが5000の時、即ち分割スクリー
ン・スクローリングの第9テキスト行を表す時は
このシステムの動作がある程度変化する。第9テ
キスト行が第1行目となるスクロール操作では、
LEN2C値は第8テキスト行が第1行目であつ
た先行スクロール操作の時より1つ小さくなる。
これは、第9テキスト行が第1行目になるスクロ
ール操作では走査が固定領域61Aに到達する時
点でスクロール可能領域が1走査ライン分だけ少
ない状態になるためである。
従つて、第3開始アドレスはSAD3Aとなる
が、これはテキスト行71の第1走査ラインに対応
したSAD2と同じアドレスである。この場合、
LEN3A値は1である。第10テキスト行が第1
行目である時のスクロール操作を実施する場合
は、LEN2C値が第9テキスト行をスクロール
した時より10小さくなり、従つて、走査は固定領
域61内には進まず、且つLEN3B値が20とな
るためビツトマツプメモリ33のテキスト行位置
71及び77が使用される。
この再使用操作ではLEN3値がゼロになる毎
に、第4開始アドレスSAD4が第3図の如く使
用され、且つ第4領域終結値LEN4が固定61
Aをスクリーン上に表示すべく使用されることに
留意されたい。この操作を前述通りに続ければ、
LEN2C値が継続的にデクリメントされる一方
LEN3(A、B、等々)値が増加してラツプア
ラウンド、即ち巻込み形スクロール操作が実施さ
れる。
この実施例の説明から明らかなように、ビツト
マツプメモリ33の行71からは1走査ラインずつ
少ない情報が伝送されるが、スクロール操作の初
部分では先ず受信人の名前が蛍光体によりスクリ
ーン上に表示される。行77からの情報が転送され
てスクリーンの第3行目に表示されると同時に、
受信人の名前は消失し、且つ受信人の住所が第1
行目に表示される。レターの本文の下方部では行
73が位置74移動しており、行75の情報が位置73に
得られる状態になる。スクリーン外れ領域、特に
行75の情報は殆どの場合バツクグラウンド情報、
即ち非インテリジエント情報であり、従つて、位
置73にはこのバツクグラウンド情報が現れる
が、その直後に行75にバツフア23からのデータ
がロードされると、このインテリジエント情報が
スクリーンに書込まれる。
領域終結値は全てのスクリーン外れ領域が使用
されるまで変化しない。領域終結値はその後最初
のスクロール領域値からデクリメントされ、且つ
新しい再使用スクロール領域用にインクリメント
される。新しい情報がスクリーン外れ領域に付加
され、且つ実行中のビツトマツプメモリの走査が
スクリーン外れ領域内まで進み得る(前述の新情
報に関して)という理由から、このシステムはよ
り小型のハードウエアを用い、且つより短時間で
スムースな分割スクリーン・スクロール操作を行
うことができる。
前述の如くこのシステムは、スクロール可能領
域のサイズ、又は位置を変更すべき時には再編成
を行うこともできる。
ビツトマツプメモリの再編成を主コンピユータ
からの制御によつて実現し得ることは容易に理解
できるが、主コンピユータはあらゆる種類の動作
を行わなければならず、その時間をビツトマツプ
メモリの再編成に費すことはこのコンピユータの
空費につながるという事実も考慮する必要があ
る。
更に、ビツトマツプメモリの再編成は局所的問
題であり得、実際に局所的問題に係る情報は局所
的に得られる。例えば、主コンピユータにはこの
ようなCRTデイスプレイが多数接続され得るが、
これらシステムの全てがビツトマツプメモリの編
成変更を望むとは限らない。従つて、本発明のシ
ステムではビツトマツプメモリの再編成を局所的
に行う。
第4図は再編成すべきセグメントを示すビツト
マツプメモリのレイアウト説明図である。
仮にビツトマツプメモリが分割スクリーン・ス
クロール操作の後で第4図の如き形態を示すと想
定する。第4図には8つの行から成る上方の固定
領域81が示されており、これに続いて4行から
成るスクロール領域(SRB)83と、8行から
成るスクリーン外れ領域85と、4行から成るス
クロール領域(SRA)87と、8行から成る下
方の固定領域89とが示されている。
第6図はビツトマツプメモリの再編成によつて
得るべき所望のCRTデイスプレイ装置のスクリ
ーンのレイアウト例の説明図である。
ここで、ユーザがこのシステムを再編成して全
スクリーン・スクロールを可能にし、且つデイス
プレイを第6図の如き形態に維持したいとする。
この場合はシステムを再編成方式で作動させる。
第5図は再編成第1ステツプ完了後のビツトマ
ツプメモリのレイアウト説明図である。
システムが再編成方式で作動する場合は、4行
から成るスクロール領域(SRB)83が第5図
の如くスクリーン外れ領域85の最初の4行の位
置に移動する。この動作は垂直及び水平ブランク
期間に行われる。それには、GDC19から開始
アドレスを送出させ、MUX29、デコーダ49
及びチヤネル39を介してビツトマツプメモリへ
転送すればよい。
このアドレスは読取りを行うためのものであ
り、従つて、このアドレスの情報が読取られてチ
ヤネル61を介してラツチ93へ送られる。その
後マイクロプロセツサ15がデステイネーシヨ
ン・アドレスをチヤネル95に送出し、このアド
レスは次いでデステイネーシヨン・カウンタ4
1、チヤネル43、MUX29、デコーダ45及
びチヤネル39を介してビツトマツプメモリへ転
送される。その結果、ラツチ93に保持されてい
る情報がチヤネル97、チヤネル35、MUX2
7及びチヤネル37を介してビツトマツプメモリ
33に返送され、カウンタ41によつて与えられ
たデステイネーシヨン・アドレスに配置される。
この再編成モードでは、GDC19内の介しア
ドレスレジスタが書込み信号に応じてインクリメ
ントされ、且つカウンタ41が書込み信号に応じ
てインクリメントされるため、画素情報が前述の
開始アドレスから始まつてカウンタ41により与
えられたデステイネーシヨン・アドレスに戻るま
でビツトマツプメモリから1行ずつ伝送される。
LEN値がゼロになると、システムは前述と同様
の方法でメモリの特定セグメントが再編成操作に
従い再配置されたことを察知する。
この操作の意味は第4図及び第5図から明らか
である。この再編成操作によつてシステムは情報
を第6図の如く表示することになり、そのため
SAD1が第4図の如く第1開始アドレスとなる。
LEN1値は第4図の如く第8行目の終りに位置
する。SAD2値はSRA87の最初、LEN2値は
SRA87の最後に位置する。又、SAD3値は
SRB83の最初、LEN3値はSRB83の最後に
位置する。但し、OSセグメントの出発点にはデ
ステイネーシヨン・アドレスDES1が与えられ
ていることに留意されたい。このシステムは再編
成ステツプを行うようプログラムされる。
従つて、SRB83からの情報は垂直及び水平
ブランクタイムの間にチヤネル91上に読取られ
て、OSセグメントの上方の部分に再配置される
ことになる。
第5図再編成第1ステツプ完了後のビツトマツ
プメモリのレイアウト説明図である。
この第1ステツプ後のビツトマツプメモリの再
編成状態は第5図に示されている。第4図の
LEN3がゼロになると、システムはSADに移つ
て前述の如くLEN4で終了する。再編成第1ス
テツプ終了後のビツトマツプメモリは第5図の如
き形態を示す。
第2領域の全域走査でのSAD1、LEN1、
SAD2及びLEN2は第5図の通りである。デス
テイネーシヨン・アドレス2(DES2)も与え
られ、第5図のOSセグメント85Aの第1走査
ラインとなつていることに留意されたたい。この
場合はSRA87がビツトマツプメモリからチヤ
ネル91上に読取られ、このビツトマツプメモリ
内のデステイネーシヨン・アドレスDES2の位
置に再配置される。
第7図は再編成第2ステツプ終了後のビツトマ
ツプメモリのレイアウト説明図である。
その後、SAD3及びLEN3とSAD4及びLEN
4とがビツトマツプメモリを第7図の如く再編成
するのに使用される。
第7図ではSRAが第4図のSRBの位置にあり、
SRBが第4図のOS上方の部分の位置にある。そ
の再編成操作の最終ステツプはSAD1を第7図
の如く与え、且つ走査を第7図のLEN1値に達
するまで続けることによつて実施される。
第2SAD2信号は第7図の如く発生し、それと
同時にデステイネーシヨン3(DES3)信号が
生じるため、下方の固定領域89はビツトマツプ
メモリからチヤネル91上に読取られるとDES
3アドレスに戻される。
第8図は再編成第3ステツプ終了後のビツトマ
ツプメモリのレイアウト説明図である。
この再編成ステツプによつて、固定領域89か
らの情報は第7図のOS領域85Cに配置され、
従つて、再編成第3ステツプ終了後のビツトマツ
プメモリは第8図のようになる。
上述の実施例によれば、必要な操作を行うには
GDC19から4つの開始アドレスと4つの領域
長値とを得さえすればよい。又、前述の諸操作の
実施とスムースな分割スクリーン・スクロール操
作の遂行とにはビツトマツプメモリのスクリーン
外れ領域が必要とされることも明らかである。
再編成方式では、相互交換されるか又は移動す
べき領域を先ずスクリーン外れ領域内に移さなけ
ればならない。これらの領域はそこに記憶するこ
とができる。更に表示することもできる。このよ
うにすると観察者に気づかれないように再編成が
実施される。
ビツトマツプメモリの走査を前述の如く領域終
結値パラメータの制御下でスクリーン外れ領域内
まで続行し得るよう、スクリーン外れ領域は必ず
スクロール可能領域に隣接させなければならな
い。前述の如くデイスプレイをフレーム当り1走
査ラインの割合で前進させると、分割スクリー
ン・スクロールは1度1テキスト行ずつ前進させ
る「ジヤンプ」形の動作ではなくスムースな動作
になる。このスムースなスクロール動作は勿論本
発明の目的の1つである。
又、GDCを用いて最高4つの開始アドレスと
4つの領域終結値とを得るため、ハードウエアを
経済的に使用しながらビツトマツプメモリの各セ
グメントにアドレスを与えることができる。
以上説明したように本発明は、マイクロプロセ
ツサ手段と、マイクロプロセツサ手段に接続され
ている制御回路機構と、マイクロプロセツサ手段
及び制御回路機構に接続されている第1の回路手
段と、マイクロプロセツサ手段及び制御回路機構
に接続されている第2の回路手段と、第1の回路
手段及び第2の回路手段に接続されており表示さ
れるべき絵素情報を記憶するための単一のビツト
マツプメモリとを備えたCRTデイスプレイ装置
であつて、マイクロプロセツサ手段は主コンピユ
ータに接続されており主コンピユータから命令信
号及びアドレス信号を受け取ると共にコード化さ
れたテキスト信号をも受け取り、コード化テキス
ト信号を符号化してコード化テキストを表わすテ
キスト文字を規定するビツト信号のアレイを形成
するよう構成されており、制御回路機構はアドレ
スを数えるための少なくとも1つのアドレスレジ
スタと走査ラインを数えるための少なくとも1つ
の領域長レジスタとを有しておりマイクロプロセ
ツサ手段から受け取る命令信号及びアドレス信号
を記憶するための手段を有しており、制御回路機
構は更にビツトマツプメモリ内の各アドレスに対
応してアドレスレジスタを1ずつインクリメント
し且つビツトマツプメモリの各走査ラインの終了
に対応して領域長レジスタを1ずつデクリメント
するよう構成されており、第1の回路手段はマイ
クロプロセツサ手段からビツト信号のアレイを受
けると共にビツト信号のアレイをビツトアツプメ
モリに転送し、ビツトマツプメモリは固定領域と
スクロール可能領域とスクロール可能領域に隣接
したスクリーン外れ領域とを有しておりビツトマ
ツプメモリの特定領域に関する第1の開始アドレ
スの情報と次のアドレスの情報とを制御回路機構
から第2の回路手段を介して受け取ると、制御回
路機構の作動により領域長レジスタがデクリメン
トされてゼロになるまでビツトマツプメモリの特
定領域内にある絵素を1走査ラインずつ読取る操
作が繰り返され、特定領域がスクロール可能領域
である時には読取り操作後に先行する領域に対す
る開始アドレスと1走査ラインだけ異なる領域の
開始アドレスに関して繰り返されるアドレス指定
及び読取り操作が表示されべき各領域に対して繰
り返され、スクロール可能領域を含んでいる操作
ラインに記憶されたデータの第1のアレイが複数
の連続する領域の各々に対して1走査ラインだけ
移動するので、従つて、小型のハードウエアを用
いることによつて、スクロールする際にCRTデ
イスプレイの各領域に表示される絵素情報が一度
に1走査ラインの割合で消失い、観察者の眼には
表示が消去される部分の方向に円滑に移動するよ
うに見えることが可能になる。
【図面の簡単な説明】
第1図は本発明に係るCRTデイスプレイ装置
のブロツク図、第2図はCRTデイスプレイのス
クリーンのレイアウトを示す説明図、第3図はビ
ツトマツプメモリのレイアウトを示す説明図、第
4図は再編成すべきセグメントを示すビツトマツ
プメモリのレイアウト説明図、第5図は再編成第
1ステツプ完了後のビツトマツプメモリのレイア
ウト説明図、第6図はビツトマツプメモリの再編
成によつて得るべき所望のCRTデイスプレイ装
置のスクリーンのレイアウト例の説明図、第7図
は再編成第2ステツプ終了後のビツトマツプメモ
リのレイアウト説明図、第8図は再編成第3ステ
ツプ終了後のビツトマツプメモリのレイアウト説
明図である。 11……主コンピユータ、15……マイクロプ
ロセツサ、19……グラフイツク・デイスプレイ
制御器、23……バツフア、27,29,31…
…マルチプレクサ、33……ビツトマツプメモ
リ、41……デステイネーシヨン・カウンタ、4
2……レジスタ、45……デコーダ、51……
CRTデイスプレイ、53……シフトレジスタ、
59,61……固定領域、63……領域、65…
…文書。

Claims (1)

  1. 【特許請求の範囲】 1 マイクロプロセツサ手段と、該マイクロプロ
    セツサ手段に接続されている制御回路機構と、前
    記マイクロプロセツサ手段及び前記制御回路機構
    に接続されている第1の回路手段と、前記マイク
    ロプロセツサ手段及び前記制御回路機構に接続さ
    れている第2の回路手段と、前記第1の回路手段
    及び前記第2の回路手段に接続されており表示さ
    れるべき絵素情報を記憶するための単一のビツト
    マツプメモリとを備えたCRTデイスプレイ装置
    であつて、前記マイクロプロセツサ手段は主コン
    ピユータに接続されており該主コンピユータから
    命令信号及びアドレス信号を受け取ると共にコー
    ド化されたテキスト信号をも受け取り、該コード
    化テキスト信号を符号化して該コード化テキスト
    を表わすテキスト文字を規定するビツト信号のア
    レイを形成するよう構成されており、前記制御回
    路機構はアドレスを数えるための少なくとも1つ
    のアドレスレジスタと走査ラインを数えるための
    少なくとも1つの領域長レジスタとを有しており
    前記マイクロプロセツサ手段から受け取る命令信
    号及びアドレス信号を記憶するための手段を有し
    ており、前記制御回路機構は更に前記ビツトマツ
    プメモリ内の各アドレスに対応して前記アドレス
    レジスタを1ずつインクリメントし且つ前記ビツ
    トマツプメモリの各走査ラインの終了に対応して
    前記領域長レジスタを1ずつデクリメントするよ
    う構成されており、前記第1の回路手段は前記マ
    イクロプロセツサ手段から前記ビツト信号のアレ
    イを受け取ると共に該ビツト信号のアレイを前記
    ビツトマツプメモリに転送し、該ビツトマツプメ
    モリは固定領域とスクロール可能領域と該スクロ
    ール可能領域に隣接したスクリーン外れ領域とを
    有しており前記ビツトマツプメモリの特定領域に
    関する第1の開始アドレスの情報と次のアドレス
    の情報とを前記制御回路機構から前記第2の回路
    手段を介して受け取ると、前記制御回路機構の作
    動により前記領域長レジスタがデクリメントされ
    てゼロになるまで前記ビツトマツプメモリの特定
    領域内にある絵素を1走査ラインずつ読取る操作
    が繰り返され、前記特定領域が前記スクロール可
    能領域である時には前記読取り操作後に先行する
    領域に対する開始アドレスと1走査ラインだけ異
    なる領域の開始アドレスに関して繰り返される前
    記アドレス指定及び前記読取り操作が表示される
    べき各領域に対して繰り返され、前記スクロール
    可能領域を含んでいる走査ラインに記憶されたデ
    ータの第1のアレイが複数の連続する領域の各々
    に対して1走査ラインだけ移動し、その結果スク
    ロールする際に各領域に表示される情報が一度に
    1走査ラインの割合で消失し観察者の眼には表示
    が消去される部分の方向に移動するように見える
    ことを特徴とするCRTデイスプレイ装置。 2 前記マイクロプロセツサ手段は前記スクリー
    ン外れ領域に初期に含まれている走査ラインに新
    しいデータを転送し、その後該スクリーン外れ領
    域に初期に含まれている走査ラインから読取られ
    た前記データが新情報になることを特徴とする特
    許請求の範囲第1項に記載の装置。 3 前記マイクロプロセツサ手段はリードオンリ
    メモリを有しており、該リードオンリメモリが文
    字を規定するビツト信号のアレイを前記コード化
    テキスト信号の受け取りに応じて転送するよう構
    成されていることを特徴とする特許請求の範囲第
    1項に記載の装置。 4 前記制御回路機構は前記マイクロプロセツサ
    手段からグラフイツクビツト信号を受け取るべく
    形成されており且つ該グラフイツクビツト信号を
    前記第1の回路手段の第1の部分を介して転送す
    べく形成され接続されていることを特徴とする特
    許請求の範囲第1項に記載の装置。 5 前記第1の部分は第1のマルチプレクサを有
    しており、該第1のマルチプレクサが前記テキス
    ト文字を規定するビツト信号のアレイを第1のモ
    ードで転送し且つ前記グラフイツクビツト信号を
    第2のモードで転送するよう形成されていること
    を特徴とする特許請求の範囲第4項に記載の装
    置。 6 前記第1の回路手段はバツフアを有してお
    り、該バツフアは前記テキスト文字を規定するビ
    ツト信号のアレイを受け取ると共に該ビツト信号
    のアレイを該ビツト信号のアレイが前記ビツトマ
    ツプメモリに転送されるまで保持することを特徴
    とする特許請求の範囲第1項に記載の装置。 7 前記スクリーン外れ領域に初期に含まれてい
    る走査ラインに記憶されたすべてのデータがスク
    ロールの際に1つの領域で初めに表示された後、
    次の領域では前記スクリーン外れ領域に初期に含
    まれている最後の走査ラインに記憶されたデータ
    が表示された後直ちに前記スクロール可能領域に
    初期に含まれている最初の走査ラインに記憶され
    たデータが表示されることを特徴とする特許請求
    の範囲第2項に記載の装置。 8 前記マイクロプロセツサ手段は前記スクリー
    ン外れ領域に初期に含まれている最初の走査ライ
    ンに記憶されたデータが表示された後、新しいデ
    ータを前記スクロール可能領域に初期に含まれて
    いる最初の走査ラインに転送することを特徴とす
    る特許請求の範囲第7項に記載の装置。
JP59218162A 1983-10-18 1984-10-17 Crtディスプレイ装置 Granted JPS60102689A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/543,108 US4611202A (en) 1983-10-18 1983-10-18 Split screen smooth scrolling arrangement
US543108 1983-10-18

Publications (2)

Publication Number Publication Date
JPS60102689A JPS60102689A (ja) 1985-06-06
JPH0335676B2 true JPH0335676B2 (ja) 1991-05-29

Family

ID=24166606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59218162A Granted JPS60102689A (ja) 1983-10-18 1984-10-17 Crtディスプレイ装置

Country Status (14)

Country Link
US (1) US4611202A (ja)
EP (1) EP0145529B1 (ja)
JP (1) JPS60102689A (ja)
KR (1) KR900006943B1 (ja)
AU (1) AU568160B2 (ja)
BR (1) BR8405251A (ja)
CA (1) CA1230690A (ja)
DE (1) DE3485877T2 (ja)
DK (1) DK164011C (ja)
FI (1) FI83568C (ja)
GR (1) GR80596B (ja)
IE (1) IE842671L (ja)
MX (1) MX158178A (ja)
ZA (1) ZA848033B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642794A (en) * 1983-09-27 1987-02-10 Motorola Computer Systems, Inc. Video update FIFO buffer
US4700181A (en) * 1983-09-30 1987-10-13 Computer Graphics Laboratories, Inc. Graphics display system
JPS6095588A (ja) * 1983-10-31 1985-05-28 キヤノン株式会社 表示装置
US4962475A (en) * 1984-12-26 1990-10-09 International Business Machines Corporation Method for generating a document utilizing a plurality of windows associated with different data objects
US4760390A (en) * 1985-02-25 1988-07-26 Computer Graphics Laboratories, Inc. Graphics display system and method with enhanced instruction data and processing
JPS61277991A (ja) * 1985-05-30 1986-12-08 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション スムース・スクロール方法
US4864517A (en) * 1985-06-03 1989-09-05 Computer Graphics Laboratories, Inc. Graphics display system using frame buffers
US4769637A (en) * 1985-11-26 1988-09-06 Digital Equipment Corporation Video display control circuit arrangement
JPS6435594A (en) * 1987-07-31 1989-02-06 Sharp Kk Document generator
US5006837A (en) * 1989-01-26 1991-04-09 Bowers John J Programmable video graphic controller for smooth panning
US5038138A (en) * 1989-04-17 1991-08-06 International Business Machines Corporation Display with enhanced scrolling capabilities
US5237312A (en) * 1989-04-17 1993-08-17 International Business Machines Corporation Display with enhanced scrolling capabilities
US5053761A (en) * 1989-06-16 1991-10-01 International Business Machines Method for smooth bitmap scrolling
US5150107A (en) * 1989-08-22 1992-09-22 Zilog, Inc. System for controlling the display of images in a region of a screen
JPH0383097A (ja) * 1989-08-28 1991-04-09 Toshiba Corp 縦スクロール用アドレス発生装置
WO1992013331A1 (en) * 1991-01-24 1992-08-06 Wang Laboratories, Inc. Computer display apparatus and method for scrolling in high resolution
US5537654A (en) * 1993-05-20 1996-07-16 At&T Corp. System for PCMCIA peripheral to execute instructions from shared memory where the system reset signal causes switching between modes of operation by alerting the starting address
GB2287628B (en) * 1993-09-16 1997-11-05 Namco Ltd A display scrolling circuit and a method of scrolling a display image
JPH10501905A (ja) * 1994-01-27 1998-02-17 ミネソタ マイニング アンド マニュファクチャリング カンパニー ソフトウェアメモ
DE4405330A1 (de) * 1994-02-21 1995-08-24 Vobis Microcomputer Ag Verfahren zum Scrollen von mehreren Rasterzeilen in einem Fenster eines Grafikmodus betriebenen Bildschirms eines Personalcomputers
JPH08202524A (ja) * 1995-01-30 1996-08-09 Mitsubishi Denki Semiconductor Software Kk グラフィック表示スクロール装置
TW347518B (en) 1997-03-06 1998-12-11 Samsung Electronics Co Ltd Display screen split method of a computer system
US7503057B2 (en) * 1997-06-02 2009-03-10 Sony Corporation Client and server system
WO2000002189A1 (fr) * 1998-07-03 2000-01-13 Seiko Epson Corporation Dispositif semi-conducteur, systeme d'affichage d'images et systeme electronique
KR100473670B1 (ko) * 2000-05-18 2005-03-08 인터내셔널 비지네스 머신즈 코포레이션 웹 페이지 렌더링 방법 및 이를 구현하는 클라이언트 컴퓨터
US6708021B1 (en) * 2000-08-21 2004-03-16 Mobigence, Inc. Radiotelephone format
US7203359B1 (en) 2003-02-18 2007-04-10 Novell, Inc. Split screen technique for improving bandwidth utilization when transferring changing images
US7313764B1 (en) * 2003-03-06 2007-12-25 Apple Inc. Method and apparatus to accelerate scrolling for buffered windows
US7681141B2 (en) * 2004-05-11 2010-03-16 Sony Computer Entertainment America Inc. Fast scrolling in a graphical user interface
US20060170824A1 (en) * 2005-01-31 2006-08-03 Johnson Carolynn R User interface feature for modifying a display area
JP4900640B2 (ja) * 2005-03-30 2012-03-21 京セラ株式会社 携帯端末装置およびその文書表示制御方法
KR100897588B1 (ko) * 2007-06-01 2009-05-14 노키아 코포레이션 수신자 장치에 대한 메시지 콘텐츠 속성들의 통보
JP5732218B2 (ja) * 2010-09-21 2015-06-10 任天堂株式会社 表示制御プログラム、表示制御装置、表示制御システム、および表示制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52117029A (en) * 1976-03-29 1977-10-01 Oki Electric Ind Co Ltd Display control in x-y dot matrix type display unit
JPS5390820A (en) * 1977-01-21 1978-08-10 Toshiba Corp Roll-up system for display unit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4068225A (en) * 1976-10-04 1978-01-10 Honeywell Information Systems, Inc. Apparatus for displaying new information on a cathode ray tube display and rolling over previously displayed lines
JPS5756885A (en) * 1980-09-22 1982-04-05 Nippon Electric Co Video address control device
DE3272407D1 (en) * 1981-02-23 1986-09-11 Texas Instruments Inc Display system with multiple scrolling regions
JPS584470A (ja) * 1981-07-01 1983-01-11 Hitachi Ltd メモリ制御装置
AU555384B2 (en) * 1981-07-06 1986-09-25 Data General Corporation Video display terminal
US4437093A (en) * 1981-08-12 1984-03-13 International Business Machines Corporation Apparatus and method for scrolling text and graphic data in selected portions of a graphic display
US4408200A (en) * 1981-08-12 1983-10-04 International Business Machines Corporation Apparatus and method for reading and writing text characters in a graphics display
US4555775B1 (en) * 1982-10-07 1995-12-05 Bell Telephone Labor Inc Dynamic generation and overlaying of graphic windows for multiple active program storage areas
US4706079A (en) * 1983-08-16 1987-11-10 International Business Machines Corporation Raster scan digital display system with digital comparator means

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52117029A (en) * 1976-03-29 1977-10-01 Oki Electric Ind Co Ltd Display control in x-y dot matrix type display unit
JPS5390820A (en) * 1977-01-21 1978-08-10 Toshiba Corp Roll-up system for display unit

Also Published As

Publication number Publication date
US4611202A (en) 1986-09-09
FI83568C (fi) 1991-07-25
IE842671L (en) 1985-04-18
DE3485877T2 (de) 1993-04-08
BR8405251A (pt) 1985-08-27
EP0145529B1 (en) 1992-08-19
EP0145529A2 (en) 1985-06-19
KR900006943B1 (ko) 1990-09-25
AU568160B2 (en) 1987-12-17
KR850002999A (ko) 1985-05-28
DK164011B (da) 1992-04-27
JPS60102689A (ja) 1985-06-06
ZA848033B (en) 1985-06-26
DK164011C (da) 1992-09-21
MX158178A (es) 1989-01-13
GR80596B (en) 1985-02-06
DK498984A (da) 1985-04-19
CA1230690A (en) 1987-12-22
EP0145529A3 (en) 1989-07-19
FI844087L (fi) 1985-04-19
FI844087A0 (fi) 1984-10-17
AU3443784A (en) 1985-04-26
DE3485877D1 (de) 1992-09-24
DK498984D0 (da) 1984-10-18
FI83568B (fi) 1991-04-15

Similar Documents

Publication Publication Date Title
JPH0335676B2 (ja)
US4496976A (en) Reduced memory graphics-to-raster scan converter
JP2632845B2 (ja) カラー・パレツト・システム
US4814756A (en) Video display control system having improved storage of alphanumeric and graphic display data
US4922238A (en) Method and system for smooth scrolling of a displayed image on a display screen
US4570161A (en) Raster scan digital display system
US4742350A (en) Software managed video synchronization generation
US4744046A (en) Video display terminal with paging and scrolling
JPH0141994B2 (ja)
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US4769637A (en) Video display control circuit arrangement
EP0215984A1 (en) Graphic display apparatus with combined bit buffer and character graphics store
KR960003396B1 (ko) 모니터 제어회로
US4849748A (en) Display control apparatus with improved attribute function
GB2290207A (en) Image display system
JPH0469908B2 (ja)
JPS62249188A (ja) キヤラクタデ−タのデイスプレイ方法および装置
JPS6224296A (ja) 動画表示装置
JPS6132891A (ja) 画像表示装置
JPS60214387A (ja) スクロ−ル画像の画面管理方式
JP2000181397A (ja) Crt/lcd表示変換回路及び変換方法
JPS5812590B2 (ja) 表示装置
JPS645310B2 (ja)
JPH01239587A (ja) 表示制御回路
JPS6235967A (ja) 汎用グラフイツクデイスプレイ装置