JPH0334688B2 - - Google Patents
Info
- Publication number
- JPH0334688B2 JPH0334688B2 JP58247267A JP24726783A JPH0334688B2 JP H0334688 B2 JPH0334688 B2 JP H0334688B2 JP 58247267 A JP58247267 A JP 58247267A JP 24726783 A JP24726783 A JP 24726783A JP H0334688 B2 JPH0334688 B2 JP H0334688B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reactor
- base
- current
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、スイツチング動作するトランジスタ
の制御回路に関する。
の制御回路に関する。
NPN型トランジスタをスイツチング動作で使
用する場合の従来回路を第１図に示すと、トラン
ジスタ２のベース・エミツタ間にはベース駆動ユ
ニツト１出力側が接続され、コレクタ・エミツタ
間にはスナバ回路３が接続される。図中４はスナ
バ回路３への配線インダクタンスを示す。
用する場合の従来回路を第１図に示すと、トラン
ジスタ２のベース・エミツタ間にはベース駆動ユ
ニツト１出力側が接続され、コレクタ・エミツタ
間にはスナバ回路３が接続される。図中４はスナ
バ回路３への配線インダクタンスを示す。
次に、このような回路構成における各部の波形
を第２図に示すと、ベース駆動ユニツト１からト
ランジスタ２のベースに正の電流IBが供給される
とトランジスタ２はオン状態となり、逆にエミツ
タからベースに電流が供給されるとトランジスタ
２は蓄積時間（tstg）及び下降時間（tf）を経て
オフ状態となる。
を第２図に示すと、ベース駆動ユニツト１からト
ランジスタ２のベースに正の電流IBが供給される
とトランジスタ２はオン状態となり、逆にエミツ
タからベースに電流が供給されるとトランジスタ
２は蓄積時間（tstg）及び下降時間（tf）を経て
オフ状態となる。
このようなスイツチング回路において、トラン
ジスタ２がオンの期間に配線インダクタンスに蓄
積されたエネルギーがスイツチオフ時スパイク電
圧としてトランジスタ２に印加される。これを許
容値以下に抑制するため、トランジスタ２のコレ
クタ・エミツタ間にはコンデンサ、抵抗、ダイオ
ード等で構成されたスナバ回路３が接続されるわ
けであるが、このような構成ではトランジスタ２
の下降時間（tf）は非常に短い（tf＜1μsec）た
め、スイツチオフ時スナバ回路３に流れ込む電流
Isの上昇率（di／dt）はきわめて大きいものとな
り、スナバ回路３及びスナバ回路３までの配線な
どのインダクタンス４を極力小さくしなければな
らない。
ジスタ２がオンの期間に配線インダクタンスに蓄
積されたエネルギーがスイツチオフ時スパイク電
圧としてトランジスタ２に印加される。これを許
容値以下に抑制するため、トランジスタ２のコレ
クタ・エミツタ間にはコンデンサ、抵抗、ダイオ
ード等で構成されたスナバ回路３が接続されるわ
けであるが、このような構成ではトランジスタ２
の下降時間（tf）は非常に短い（tf＜1μsec）た
め、スイツチオフ時スナバ回路３に流れ込む電流
Isの上昇率（di／dt）はきわめて大きいものとな
り、スナバ回路３及びスナバ回路３までの配線な
どのインダクタンス４を極力小さくしなければな
らない。
ところが、大容量の装置ではトランジスタを並
列に複数個接続して大電流をオンオフするように
しているため、構造的に大形となり、かかる大形
のものではスナバ回路３及びスナバ回路３までの
配線などのインダクタンスを小さくするために
は、構造的にかなり複雑となり、保守性が悪く、
同時に使用部品としてインダクタンスを極力抑え
た特殊品を使う必要が生じるため高価格となつて
しまう。また、大電流を高速でスイツチングする
と発生するノイズも増加するため、ノイズ対策が
複雑となり、対策に要する費用が増大する欠点も
生じる。
列に複数個接続して大電流をオンオフするように
しているため、構造的に大形となり、かかる大形
のものではスナバ回路３及びスナバ回路３までの
配線などのインダクタンスを小さくするために
は、構造的にかなり複雑となり、保守性が悪く、
同時に使用部品としてインダクタンスを極力抑え
た特殊品を使う必要が生じるため高価格となつて
しまう。また、大電流を高速でスイツチングする
と発生するノイズも増加するため、ノイズ対策が
複雑となり、対策に要する費用が増大する欠点も
生じる。
本発明の目的はトランジスタをスイツチング動
作で使用する時に、スナバ回路にトランジスタが
スイツチオフする際に流れ込む電流の上昇率
（di／dt）を小さくでき、その結果構造上の制約
が緩和され、保守性がよくなり、またスイツチン
グ時の発生ノイズを減少させることのできるスイ
ツチングトランジスタの遮断回路を提供すること
にある。
作で使用する時に、スナバ回路にトランジスタが
スイツチオフする際に流れ込む電流の上昇率
（di／dt）を小さくでき、その結果構造上の制約
が緩和され、保守性がよくなり、またスイツチン
グ時の発生ノイズを減少させることのできるスイ
ツチングトランジスタの遮断回路を提供すること
にある。
この目的は本発明によれば、スナバ回路を備え
たスイツチングトランジスタのエミツタに直列に
リアクトルを接続し、該リアクトルのエミツタ接
続側とは反対側端子と前記トランジスタのベース
との間に、前記トランジスタがスイツチオフする
際に前記スナバ回路に流れ込む電流の上昇率を抑
制するために、前記トランジスタのオフ時に電流
減少にともなつて前記リアクトルに誘起される起
電力を前記トランジスタのベースに供給するダイ
オードを接続したことにより達成される。
たスイツチングトランジスタのエミツタに直列に
リアクトルを接続し、該リアクトルのエミツタ接
続側とは反対側端子と前記トランジスタのベース
との間に、前記トランジスタがスイツチオフする
際に前記スナバ回路に流れ込む電流の上昇率を抑
制するために、前記トランジスタのオフ時に電流
減少にともなつて前記リアクトルに誘起される起
電力を前記トランジスタのベースに供給するダイ
オードを接続したことにより達成される。
以下、図面について本発明の実施例を詳細に説
明する。
明する。
第３図は本発明の実施例を示す回路図で、前記
第１図と同一構成要素には同一参照番号を付した
ものである。すなわち、２はスイツチング動作を
行うトランジスタ、１は該トランジスタ２のベー
ス・エミツタ間に接続するベース駆動ユニツト、
３はコレクタ・エミツタ間に接続するスナバ回
路、４は配線インダクタンスを示す。
第１図と同一構成要素には同一参照番号を付した
ものである。すなわち、２はスイツチング動作を
行うトランジスタ、１は該トランジスタ２のベー
ス・エミツタ間に接続するベース駆動ユニツト、
３はコレクタ・エミツタ間に接続するスナバ回
路、４は配線インダクタンスを示す。
このような回路に加えて、トランジスタ２のエ
ミツタにリアクトル５を直列に接続し、このリア
クトル５のエミツタに接続されていない端子とト
ランジスタ２のベース間にダイオード６を接続し
た。このダイオード６は１個でもよく、また、複
数個を直列接続したものでもよい。さらに、ダイ
オード６の挿入方法はトランジスタのオフ時に電
流減少にともなつて発生するリアクトル５の起電
力がこのダイオード６を通つてトランジスタ２の
ベースに供給されるように定める。
ミツタにリアクトル５を直列に接続し、このリア
クトル５のエミツタに接続されていない端子とト
ランジスタ２のベース間にダイオード６を接続し
た。このダイオード６は１個でもよく、また、複
数個を直列接続したものでもよい。さらに、ダイ
オード６の挿入方法はトランジスタのオフ時に電
流減少にともなつて発生するリアクトル５の起電
力がこのダイオード６を通つてトランジスタ２の
ベースに供給されるように定める。
次に作用について説明すると、第４図は前記回
路の各部の動作波形図で、ベース駆動ユニツト１
からトランジスタ２のベースに正の電流が供給さ
れるとトランジスタ２はオン状態となり、逆にエ
ミツタからベースに電流が供給されるとトランジ
スタ２のコレクタ電流は蓄積時間（tstg）後下降
し始める。
路の各部の動作波形図で、ベース駆動ユニツト１
からトランジスタ２のベースに正の電流が供給さ
れるとトランジスタ２はオン状態となり、逆にエ
ミツタからベースに電流が供給されるとトランジ
スタ２のコレクタ電流は蓄積時間（tstg）後下降
し始める。
この時、リアクトル５の電流ILが減少しようと
するため、このリアクトル５にはトランジスタ２
のエミツタと接続された端子が負極、他方の端子
が正極となる方向に起電力ELが誘起される。こ
の起動力ELはリアクトル５のインダクタンスを
Ｌ、電流の変化率をdIL／dtとするとEL＝Ｌ・dIL／dt となる。ここで、ダイオード６群の順方向電圧を
VF、トランジスタ２のベース・エミツタ間電圧
をVBEとし、この時ベース駆動ユニツト２は一定
電流−IB（ベース逆バイアス電流）を供給してい
ると考えると、EL＜VBE＋VFの条件ではベース駆
動ユニツト１の出力電流−IBは端子→リアクト
ル５→エミツタ→ベース→端子の経路となり、
コレクタ電流の下降時間（tf）を短くするように
作用し、この結果、ELは増加する。また、EL＞
VBE＋VFの条件ではベース駆動ユニツト１の出力
電流−IBは端子→ダイオード６群→端子の経
路となる。この時、リアクトル５からはダイオー
ド６群を通つて、トランジスタ２のベースに電流
を流し、コレクタ電流の下降時間（tf）が長くな
るように作用し、この結果、ELは減少する。
するため、このリアクトル５にはトランジスタ２
のエミツタと接続された端子が負極、他方の端子
が正極となる方向に起電力ELが誘起される。こ
の起動力ELはリアクトル５のインダクタンスを
Ｌ、電流の変化率をdIL／dtとするとEL＝Ｌ・dIL／dt となる。ここで、ダイオード６群の順方向電圧を
VF、トランジスタ２のベース・エミツタ間電圧
をVBEとし、この時ベース駆動ユニツト２は一定
電流−IB（ベース逆バイアス電流）を供給してい
ると考えると、EL＜VBE＋VFの条件ではベース駆
動ユニツト１の出力電流−IBは端子→リアクト
ル５→エミツタ→ベース→端子の経路となり、
コレクタ電流の下降時間（tf）を短くするように
作用し、この結果、ELは増加する。また、EL＞
VBE＋VFの条件ではベース駆動ユニツト１の出力
電流−IBは端子→ダイオード６群→端子の経
路となる。この時、リアクトル５からはダイオー
ド６群を通つて、トランジスタ２のベースに電流
を流し、コレクタ電流の下降時間（tf）が長くな
るように作用し、この結果、ELは減少する。
このような動作により、リアクトル５の電流IL
はEL≒VBE＋VFを満たす下降特性を示す。ここ
で、EL＝Ｌ・dIL／dtであるから、下降特性（dIL／dt） はVBE≒一定とすると、ダイオード６群の順方向
電圧VFまたはリアクトルのインダクタンスＬを
変えることにより、調整できる。
はEL≒VBE＋VFを満たす下降特性を示す。ここ
で、EL＝Ｌ・dIL／dtであるから、下降特性（dIL／dt） はVBE≒一定とすると、ダイオード６群の順方向
電圧VFまたはリアクトルのインダクタンスＬを
変えることにより、調整できる。
以上述べたように本発明のスイツチングトラン
ジスタの遮断回路は、トランジスタと直列にリア
クトルを接続し、このリアクトルの電流が減少し
ようとする時誘起される起電力を直列接続された
ダイオードを通して、トランジスタのベースに供
給するようにしたので、トランジスタのスイツチ
ング特性として、スイツチオフ時の蓄積時間
（tstg）は従来と同じに保ちながら、下降時間
（tf）を調整することが可能となり、過電圧制御
用のスナバ回路への流入電流変化率（di／dt）を
小さくでき、スナバ回路３の構造的制約が緩和さ
れ、保守性が向上する。また、スイツチオフ時の
電流下降率（−di／dt）を小さくできるため、発
生するノイズの量も減少し、ノイズ対策にかかる
費用を減らすことができるものである。
ジスタの遮断回路は、トランジスタと直列にリア
クトルを接続し、このリアクトルの電流が減少し
ようとする時誘起される起電力を直列接続された
ダイオードを通して、トランジスタのベースに供
給するようにしたので、トランジスタのスイツチ
ング特性として、スイツチオフ時の蓄積時間
（tstg）は従来と同じに保ちながら、下降時間
（tf）を調整することが可能となり、過電圧制御
用のスナバ回路への流入電流変化率（di／dt）を
小さくでき、スナバ回路３の構造的制約が緩和さ
れ、保守性が向上する。また、スイツチオフ時の
電流下降率（−di／dt）を小さくできるため、発
生するノイズの量も減少し、ノイズ対策にかかる
費用を減らすことができるものである。
第１図はトランジスタを用いたスイツチング回
路の従来例を示す回路図、第２図は第１図回路の
各部の動作を示す波形図、第３図は本発明の一実
施例を示す回路図、第４図は第３図回路の各部の
動作波形図である。 １……ベース駆動ユニツト、２……トランジス
タ、３……スナバ回路、４……配線インダクタン
ス、５……リアクトル、６……ダイオード。
路の従来例を示す回路図、第２図は第１図回路の
各部の動作を示す波形図、第３図は本発明の一実
施例を示す回路図、第４図は第３図回路の各部の
動作波形図である。 １……ベース駆動ユニツト、２……トランジス
タ、３……スナバ回路、４……配線インダクタン
ス、５……リアクトル、６……ダイオード。
Claims (1)
- １ スナバ回路３を備えたスイツチングトランジ
スタ２のエミツタに直列にリアクトル５を接続
し、該リアクトル５のエミツタ接続側とは反対側
端子と前記トランジスタのベースとの間に、前記
トランジスタ２がスイツチオフする際に前記スナ
バ回路３に流れ込む電流の上昇率を抑制するため
に、前記トランジスタのオフ時に電流減少にとも
なつて前記リアクトル５に誘起される起電力を前
記トランジスタのベースに供給するダイオード６
を接続したことを特徴とするスイツチングトラン
ジスタの制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24726783A JPS60139018A (ja) | 1983-12-27 | 1983-12-27 | スイッチングトランジスタの制御回路 |
| EP84308680A EP0147135A3 (en) | 1983-12-27 | 1984-12-13 | Switching transistor arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24726783A JPS60139018A (ja) | 1983-12-27 | 1983-12-27 | スイッチングトランジスタの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60139018A JPS60139018A (ja) | 1985-07-23 |
| JPH0334688B2 true JPH0334688B2 (ja) | 1991-05-23 |
Family
ID=17160929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24726783A Granted JPS60139018A (ja) | 1983-12-27 | 1983-12-27 | スイッチングトランジスタの制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0147135A3 (ja) |
| JP (1) | JPS60139018A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2811941B2 (ja) * | 1990-09-05 | 1998-10-15 | 富士電機株式会社 | スイッチングトランジスタの制御回路 |
| US7672805B2 (en) | 2003-11-26 | 2010-03-02 | Advantest Corporation | Synchronization of modules for analog and mixed signal testing in an open architecture test system |
| US7627445B2 (en) | 2003-11-26 | 2009-12-01 | Advantest Corporation | Apparatus for testing a device with a high frequency signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57140010A (en) * | 1981-01-30 | 1982-08-30 | Ibm | Monolithic integrated push-pull driver circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3641407A (en) * | 1970-10-26 | 1972-02-08 | Teletype Corp | Inductor surge protection for transistors |
| DE2750720C2 (de) * | 1977-11-12 | 1982-08-12 | Wolfgang Prof. Dipl.-Ing. 6072 Dreieich Rona | Anordnung zur Verringerung der Steuerleistung einer Leistungsschalttransistorendstufe für sehr hohe Taktfrequenz |
| DE2829840C2 (de) * | 1978-07-07 | 1984-09-06 | M.A.N.- Roland Druckmaschinen AG, 6050 Offenbach | Anordnung zur praktisch verlustfreien Beseitigung der Abschaltüberspannung an einer Diode |
| DE3247707A1 (de) * | 1982-12-23 | 1984-06-28 | Brown, Boveri & Cie Ag, 6800 Mannheim | Entlastungsnetzwerk fuer einen leistungstransistor |
-
1983
- 1983-12-27 JP JP24726783A patent/JPS60139018A/ja active Granted
-
1984
- 1984-12-13 EP EP84308680A patent/EP0147135A3/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57140010A (en) * | 1981-01-30 | 1982-08-30 | Ibm | Monolithic integrated push-pull driver circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0147135A2 (en) | 1985-07-03 |
| JPS60139018A (ja) | 1985-07-23 |
| EP0147135A3 (en) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3665419B2 (ja) | 誘導性負荷駆動方法、及びｈブリッジ回路制御装置 | |
| US6111453A (en) | Power switching device | |
| JPH0355251B2 (ja) | ||
| US4639823A (en) | Control circuit for switching transistors | |
| JPH0334688B2 (ja) | ||
| US4456836A (en) | Gate circuit for gate turn-off thyristor | |
| EP0102471B1 (en) | Stepping motor driving circuit | |
| EP0157792A1 (en) | Improvements in or relating to power switching circuits | |
| JPH0313770Y2 (ja) | ||
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| JP2621498B2 (ja) | ゲート駆動回路 | |
| JP2003189590A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| CN1085695A (zh) | 桥式开关晶体管回扫变压器的驱动电路 | |
| JPH0549129B2 (ja) | ||
| JP2564054Y2 (ja) | スイッチング電源 | |
| JP2522386B2 (ja) | トランジスタのベ―ス駆動回路 | |
| JP2507030Y2 (ja) | アブソ―バ回路 | |
| JPH0231911Y2 (ja) | ||
| KR970000876B1 (ko) | 인버터회로에서의 고속게이트 구동회로 | |
| SU1531209A1 (ru) | Интегральный ЭСЛ-элемент | |
| JP2791556B2 (ja) | スイッチング回路 | |
| JPS62216525A (ja) | インバ−タ用パワ−トランジスタのドライブ回路 | |
| JPH0210919A (ja) | スナッバ回路 | |
| JPH055699Y2 (ja) | ||
| SU762113A1 (ru) | Транзисторный инвертор |