JP2507030Y2 - アブソ―バ回路 - Google Patents
アブソ―バ回路Info
- Publication number
- JP2507030Y2 JP2507030Y2 JP1990070784U JP7078490U JP2507030Y2 JP 2507030 Y2 JP2507030 Y2 JP 2507030Y2 JP 1990070784 U JP1990070784 U JP 1990070784U JP 7078490 U JP7078490 U JP 7078490U JP 2507030 Y2 JP2507030 Y2 JP 2507030Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- capacitor
- diode
- surge voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Protection Of Static Devices (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案はインバータ装置等のスイッチング素子の保
護に用いるアブソーバ回路に関するものである。
護に用いるアブソーバ回路に関するものである。
［従来の技術］ 第５図に示すように、従来のインバータ回路を構成す
るスイッチング素子S1はターンオフすると、配線または
負荷のインダクタンスの影響によってスイッチング素子
S1の両端にサージ電圧VSが発生する。このとき、コンデ
ンサＣにより前記サージ電圧VSが充電されるため、電流
の変化率（di/dt）が小さくなり、この結果、サージ電
圧VSの波高値が抑えられ、スイッチング素子S1が保護さ
れている。また、コンデンサＣに充電されたサージ電圧
VSはトランジスタS1がターンオフ中に放電抵抗RHによっ
て放電され、以後これを時系列的に繰り返すようになっ
ている。
るスイッチング素子S1はターンオフすると、配線または
負荷のインダクタンスの影響によってスイッチング素子
S1の両端にサージ電圧VSが発生する。このとき、コンデ
ンサＣにより前記サージ電圧VSが充電されるため、電流
の変化率（di/dt）が小さくなり、この結果、サージ電
圧VSの波高値が抑えられ、スイッチング素子S1が保護さ
れている。また、コンデンサＣに充電されたサージ電圧
VSはトランジスタS1がターンオフ中に放電抵抗RHによっ
て放電され、以後これを時系列的に繰り返すようになっ
ている。
［考案が解決しようとする課題］ ところが、コンデンサＣに充電されたサージ電圧は全
て放電抵抗RHを通じて放電され、この際コンデンサＣに
充電されたサージ電圧VSは全て熱として消費される。こ
のため、スイッチング素子S1のスイッチング周波数が大
きくなるとコンデンサＣおよび放電抵抗RHによる損失が
増加し、インバータ回路の効率が低下してしまうという
問題がある。また、放電抵抗RHの発熱量が大きくなる
と、放電抵抗RHを大形にすることが必要となり、インバ
ータ回路が大型化してしまうという問題がある。
て放電抵抗RHを通じて放電され、この際コンデンサＣに
充電されたサージ電圧VSは全て熱として消費される。こ
のため、スイッチング素子S1のスイッチング周波数が大
きくなるとコンデンサＣおよび放電抵抗RHによる損失が
増加し、インバータ回路の効率が低下してしまうという
問題がある。また、放電抵抗RHの発熱量が大きくなる
と、放電抵抗RHを大形にすることが必要となり、インバ
ータ回路が大型化してしまうという問題がある。
本考案の目的は、インバータ装置の効率を向上させる
とともに、インバータ装置を小型化できるアブソーバ回
路を提供することにある。
とともに、インバータ装置を小型化できるアブソーバ回
路を提供することにある。
［課題を解決するための手段］ 上記の目的を達成するために、本願考案は、インバー
タ装置のスイッチング素子に印加されるサージ電圧を吸
収するアブソーバ回路において、前記スイッチング素子
に対し直列接続したサージ電圧吸収用コンデンサおよび
順方向のダイオードを並列接続するとともに、前記ダイ
オードにはスイッチング素子がターンオフしたとき、同
ダイオードに印加される逆電圧により動作する回生制御
回路を接続し、回生制御回路の動作により前記サージ電
圧吸収用コンデンサに充電されたサージ電圧の一部をイ
ンバータ装置に接続された電源装置または負荷に回生す
ることをその要旨とする。
タ装置のスイッチング素子に印加されるサージ電圧を吸
収するアブソーバ回路において、前記スイッチング素子
に対し直列接続したサージ電圧吸収用コンデンサおよび
順方向のダイオードを並列接続するとともに、前記ダイ
オードにはスイッチング素子がターンオフしたとき、同
ダイオードに印加される逆電圧により動作する回生制御
回路を接続し、回生制御回路の動作により前記サージ電
圧吸収用コンデンサに充電されたサージ電圧の一部をイ
ンバータ装置に接続された電源装置または負荷に回生す
ることをその要旨とする。
［作用］ 上記の構成により、スイッチング素子がターンオフす
ると配線や負荷のインダクタンスの影響によりサージ電
圧が発生し、このサージ電圧はサージ電圧吸収用コンデ
ンサに充電される。また、このサージ電圧がダイオード
に逆電圧として印加され、この逆電圧により回生制御回
路が駆動する。すると、サージ電圧吸収用コンデンサに
充電された充電電圧の一部が電源装置または負荷に回生
される。
ると配線や負荷のインダクタンスの影響によりサージ電
圧が発生し、このサージ電圧はサージ電圧吸収用コンデ
ンサに充電される。また、このサージ電圧がダイオード
に逆電圧として印加され、この逆電圧により回生制御回
路が駆動する。すると、サージ電圧吸収用コンデンサに
充電された充電電圧の一部が電源装置または負荷に回生
される。
［実施例］ 以下、本考案を具体化した一実施例を第１〜３図に基
づいて説明する。
づいて説明する。
第１図に示すように、自己ターンオフ能力を持つスイ
ッチング素子としての２個のトランジスタQ1,Q2および
トランジスタQ3,Q4がそれぞれ直列に接続されている。
この直列接続された各トランジスタQ1,Q2およびトラン
ジスタQ3,Q4は電源装置としての直流電源電圧１に対し
それぞれ並列に接続されている。
ッチング素子としての２個のトランジスタQ1,Q2および
トランジスタQ3,Q4がそれぞれ直列に接続されている。
この直列接続された各トランジスタQ1,Q2およびトラン
ジスタQ3,Q4は電源装置としての直流電源電圧１に対し
それぞれ並列に接続されている。
前記各トランジスタQ1〜Q4のコレクタ・エミッタ間に
は帰還ダイオードD1〜D4がそれぞれ接続されている。さ
らに、各トランジスタQ1〜Q4のコレクタ・エミッタ間に
はサージ電圧吸収用のコンデンサC1〜C4とダイオードD5
〜D8との直列回路がそれぞれ並列に接続されている。な
お、このコンデンサC1〜C4とダイオードD5〜D8とにより
アブソーバ回路が構成されている。さらに、これらの構
成によりインバータ装置INVが構成されている。
は帰還ダイオードD1〜D4がそれぞれ接続されている。さ
らに、各トランジスタQ1〜Q4のコレクタ・エミッタ間に
はサージ電圧吸収用のコンデンサC1〜C4とダイオードD5
〜D8との直列回路がそれぞれ並列に接続されている。な
お、このコンデンサC1〜C4とダイオードD5〜D8とにより
アブソーバ回路が構成されている。さらに、これらの構
成によりインバータ装置INVが構成されている。
さらに、前記各ダイオードD5〜D8に対し回生制御回路
K1〜K4がそれぞれ接続されている。なお、B1〜B4は抵抗
R1〜R4を介して前記トランジスタQ1〜Q4のベースに設け
られた入力端子であって、各トランジスタQ1〜Q4をオン
・オフ制御する駆動信号を入力するようになっている。
K1〜K4がそれぞれ接続されている。なお、B1〜B4は抵抗
R1〜R4を介して前記トランジスタQ1〜Q4のベースに設け
られた入力端子であって、各トランジスタQ1〜Q4をオン
・オフ制御する駆動信号を入力するようになっている。
また、トランジスタQ1,Q2の中点、帰還ダイオードD1,
D2の中点、ダイオードD5およびコンデンサC2の中点は負
荷Ｄに接続される一方の接続線1aにそれぞれ接続されて
いる。これと同様に、トランジスタQ3,Q4の中点、帰還
ダイオードD3,D4の中点、ダイオードD7およびコンデン
サC4の中点は負荷Ｄに接続される他方の接続線1bにそれ
ぞれ接続されている。
D2の中点、ダイオードD5およびコンデンサC2の中点は負
荷Ｄに接続される一方の接続線1aにそれぞれ接続されて
いる。これと同様に、トランジスタQ3,Q4の中点、帰還
ダイオードD3,D4の中点、ダイオードD7およびコンデン
サC4の中点は負荷Ｄに接続される他方の接続線1bにそれ
ぞれ接続されている。
次に、前記回生制御回路K1〜K4に構成について詳述す
る。なお、回生制御回路K1〜K4の構成は全て同一構成で
あるため、回生制御回路K1の構成のみについて説明す
る。
る。なお、回生制御回路K1〜K4の構成は全て同一構成で
あるため、回生制御回路K1の構成のみについて説明す
る。
第２図に示すように、ダイオードD5のアノードにはpn
p接合形回生トランジスタT1のコレクタが接続され、同
ダイオードD5のカソードには回生トランジスタT1のエミ
ッタが接続されている。
p接合形回生トランジスタT1のコレクタが接続され、同
ダイオードD5のカソードには回生トランジスタT1のエミ
ッタが接続されている。
また、前記回生トランジスタT1のベースには抵抗R6を
介して駆動端子VB2が設けられている。そして、回生ト
ランジスタT1のコレクタと駆動端子VB2との間には抵抗R
5が接続されているとともに、回生トランジスタT1のエ
ミッタと駆動端子VB2との間には抵抗R7が接続されてい
る。
介して駆動端子VB2が設けられている。そして、回生ト
ランジスタT1のコレクタと駆動端子VB2との間には抵抗R
5が接続されているとともに、回生トランジスタT1のエ
ミッタと駆動端子VB2との間には抵抗R7が接続されてい
る。
さらに、前記抵抗R7に対しコンデンサC5が並列に接続
されている。そして、前記トランジスタQ1の入力端子B1
と駆動端子VB2とは保護用ダイオードD9を介して接続さ
れている。
されている。そして、前記トランジスタQ1の入力端子B1
と駆動端子VB2とは保護用ダイオードD9を介して接続さ
れている。
次に、アブソーバ回路を設けたインバータ装置の動作
について説明する。なお、各トランジスタQ1〜Q4のター
ンオフ・ターンオン動作は同様であるため、トランジス
タQ1および回生制御回路K1の動作のみについて説明す
る。
について説明する。なお、各トランジスタQ1〜Q4のター
ンオフ・ターンオン動作は同様であるため、トランジス
タQ1および回生制御回路K1の動作のみについて説明す
る。
第2,3図に示すように、時間t1において入力端子B1の
入力信号が“L"、すなわちトランジスタQ1のベース・エ
ミッタ間電圧VBEが減少するとトランジスタQ1がターン
オフし、コレクタ・エミッタ間の電圧VCEが増加する。
このとき、配線や負荷Ｄのインダクタンスにより電流の
変化率di/dtに応じたサージ電圧がコレクタ・エミッタ
間に印加される。
入力信号が“L"、すなわちトランジスタQ1のベース・エ
ミッタ間電圧VBEが減少するとトランジスタQ1がターン
オフし、コレクタ・エミッタ間の電圧VCEが増加する。
このとき、配線や負荷Ｄのインダクタンスにより電流の
変化率di/dtに応じたサージ電圧がコレクタ・エミッタ
間に印加される。
そして、コンデンサC1には第３図実線にて示す波高値
VCIPとなるサージ電圧が充電される。なお、アブソーバ
回路が設けられていない場合には、第３図点線にて示す
ようなサージ電圧の波形が出力される。
VCIPとなるサージ電圧が充電される。なお、アブソーバ
回路が設けられていない場合には、第３図点線にて示す
ようなサージ電圧の波形が出力される。
その後、時間t2においてトランジスタQ1のコレクタに
流れる電流Ｉが零になると、その変化率di/dtが減少
し、コレクタ・エミッタ間の電圧が減少し始める。する
と、コンデンサC1には波高値VCIPとなるサージ電圧が充
電されているため、トランジスタQ1のコレクタ・エミッ
タ間の電圧とコンデンサC1との間には電位差が発生す
る。この電位差は第１図点線にて示す回路を介してダイ
オードD5に逆電圧として印加される。
流れる電流Ｉが零になると、その変化率di/dtが減少
し、コレクタ・エミッタ間の電圧が減少し始める。する
と、コンデンサC1には波高値VCIPとなるサージ電圧が充
電されているため、トランジスタQ1のコレクタ・エミッ
タ間の電圧とコンデンサC1との間には電位差が発生す
る。この電位差は第１図点線にて示す回路を介してダイ
オードD5に逆電圧として印加される。
この逆電圧は抵抗R5,R7によって分圧され、第３図に
示すように駆動端子VB2の負の電圧値が徐々に増加して
いく。そして、駆動端子VB2の電圧が回生トランジスタT
1のベース飽和電圧VONに達したところで（時間t3）回生
トランジスタT1がオン動作し、第１図一点鎖線にて示す
ように回生トランジスタT1を介してコンデンサC1に充電
された充電電圧が直流電源電圧１および負荷Ｄに回生さ
れる。
示すように駆動端子VB2の負の電圧値が徐々に増加して
いく。そして、駆動端子VB2の電圧が回生トランジスタT
1のベース飽和電圧VONに達したところで（時間t3）回生
トランジスタT1がオン動作し、第１図一点鎖線にて示す
ように回生トランジスタT1を介してコンデンサC1に充電
された充電電圧が直流電源電圧１および負荷Ｄに回生さ
れる。
すると、コンデンサC1に充電された波高値VCIPとなる
充電電圧が放電されるため、コンデンサC1に充電された
充電電圧が低下する。一方、時間t4においてトランジス
タQ1のコレクタ・エミッタ間の電圧とコンデンサC1に充
電された充電電圧との差が開かず、一定になると回生ト
ランジスタT1がオフ動作し、コンデンサC1にはVC1レベ
ルの電圧が充電された状態となって保持される。
充電電圧が放電されるため、コンデンサC1に充電された
充電電圧が低下する。一方、時間t4においてトランジス
タQ1のコレクタ・エミッタ間の電圧とコンデンサC1に充
電された充電電圧との差が開かず、一定になると回生ト
ランジスタT1がオフ動作し、コンデンサC1にはVC1レベ
ルの電圧が充電された状態となって保持される。
次に、時間t5においてトランジスタQ1の入力端子B1の
入力信号が“H"、すなわちトランジスタQ1のベース・エ
ミッタ間電圧VBEに能動電圧が印加されるとトランジス
タQ1がターンオンし、コレクタ・エミッタ間電圧VCEが
減少する。
入力信号が“H"、すなわちトランジスタQ1のベース・エ
ミッタ間電圧VBEに能動電圧が印加されるとトランジス
タQ1がターンオンし、コレクタ・エミッタ間電圧VCEが
減少する。
このとき、第２図２点鎖線にて示すように閉ループが
構成され、回生トランジスタT1がオン動作しようとする
が、保護用ダイオードD9を介して駆動端子VB2にはトラ
ンジスタQ1をオフ動作させる逆バイアスとなる入力信号
が入力されるため、回生トランジスタT1のオフ状態を保
持することができる。この結果、コンデンサC1にはトラ
ンジスタT1のオン動作による電圧が放電されず、アブソ
ーバ回路による電力損失を防止することができる。
構成され、回生トランジスタT1がオン動作しようとする
が、保護用ダイオードD9を介して駆動端子VB2にはトラ
ンジスタQ1をオフ動作させる逆バイアスとなる入力信号
が入力されるため、回生トランジスタT1のオフ状態を保
持することができる。この結果、コンデンサC1にはトラ
ンジスタT1のオン動作による電圧が放電されず、アブソ
ーバ回路による電力損失を防止することができる。
この結果、回生トランジスタT1のオン動作の間、コン
デンサC1に充電された充電電圧の一部を直流電源電圧１
および負荷Ｄに回生することができ、インバータ装置全
体の効率を向上させることができる。
デンサC1に充電された充電電圧の一部を直流電源電圧１
および負荷Ｄに回生することができ、インバータ装置全
体の効率を向上させることができる。
また、従来とは異なり、（回生）トランジスタQ1のオ
フ状態のとき、コンデンサC1のサージ電圧が放電されな
いため、発熱が無くなりインバータ装置の放熱設計が容
易となり、さらにはインバータ装置全体を小型化するこ
とができる。
フ状態のとき、コンデンサC1のサージ電圧が放電されな
いため、発熱が無くなりインバータ装置の放熱設計が容
易となり、さらにはインバータ装置全体を小型化するこ
とができる。
なお、コンデンサC5は回生トランジスタT1のオン・オ
フ動作を安定化させるものであり、コンデンサC5の代わ
りに第４図に示すところにコイルＬを入れて回生トラン
ジスタT1のオン・オフ動作を安定化させることも可能で
ある。
フ動作を安定化させるものであり、コンデンサC5の代わ
りに第４図に示すところにコイルＬを入れて回生トラン
ジスタT1のオン・オフ動作を安定化させることも可能で
ある。
なお、この考案は前記実施例に限定されるものではな
く、この考案の趣旨から逸脱しない範囲内で任意に変更
することは可能である。
く、この考案の趣旨から逸脱しない範囲内で任意に変更
することは可能である。
［考案の効果］ 以上詳述したように、この考案によればコンデンサに
充電された充電電圧の一部を電源装置または負荷に回生
することができるので、インバータ装置の効率を向上さ
せることができる。また、発熱がなくなるため、インバ
ータ装置の放熱設計が容易となりインバータ装置を小型
化することができるという効果がある。
充電された充電電圧の一部を電源装置または負荷に回生
することができるので、インバータ装置の効率を向上さ
せることができる。また、発熱がなくなるため、インバ
ータ装置の放熱設計が容易となりインバータ装置を小型
化することができるという効果がある。
第１図は本考案に係るアブソーバ回路をインバータ装置
の各トランジスタに接続した電気回路図、第２図はアブ
ソーバ回路の動作を説明するため説明図、第３図は一つ
のトランジスタおよびアブソーバ回路の動作を示すタイ
ミングチャート図、第４図はアブソーバ回路にコイルを
設けた別例を示す電気回路図、第５図は従来のアブソー
バ回路を示す電気回路図である。 １……電源装置としての直流電源電圧、Q1〜Q4……スイ
ッチング素子としてのトランジスタ、C1〜C4……コンデ
ンサ、D5〜D8……ダイオード、K1〜K4……回生制御回
路、INV……インバータ装置、Ｄ……負荷。
の各トランジスタに接続した電気回路図、第２図はアブ
ソーバ回路の動作を説明するため説明図、第３図は一つ
のトランジスタおよびアブソーバ回路の動作を示すタイ
ミングチャート図、第４図はアブソーバ回路にコイルを
設けた別例を示す電気回路図、第５図は従来のアブソー
バ回路を示す電気回路図である。 １……電源装置としての直流電源電圧、Q1〜Q4……スイ
ッチング素子としてのトランジスタ、C1〜C4……コンデ
ンサ、D5〜D8……ダイオード、K1〜K4……回生制御回
路、INV……インバータ装置、Ｄ……負荷。
Claims (1)
- 【請求項１】インバータ装置のスイッチング素子に印加
されるサージ電圧を吸収するアブソーバ回路において、 前記スイッチング素子に対し直列接続したサージ電圧吸
収用コンデンサおよび順方向のダイオードを並列接続す
るとともに、前記ダイオードにはスイッチング素子がタ
ーンオフしたとき、同ダイオードに印加される逆電圧に
より動作する回生制御回路を接続し、回生制御回路の動
作により前記サージ電圧吸収用コンデンサに充電された
充電電圧の一部をインバータ装置に接続された電源装置
または負荷に回生することを特徴とするアブソーバ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990070784U JP2507030Y2 (ja) | 1990-07-02 | 1990-07-02 | アブソ―バ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990070784U JP2507030Y2 (ja) | 1990-07-02 | 1990-07-02 | アブソ―バ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0428791U JPH0428791U (ja) | 1992-03-06 |
| JP2507030Y2 true JP2507030Y2 (ja) | 1996-08-14 |
Family
ID=31607236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990070784U Expired - Lifetime JP2507030Y2 (ja) | 1990-07-02 | 1990-07-02 | アブソ―バ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507030Y2 (ja) |
-
1990
- 1990-07-02 JP JP1990070784U patent/JP2507030Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0428791U (ja) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6613899B2 (ja) | 半導体素子の駆動装置 | |
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP2507030Y2 (ja) | アブソ―バ回路 | |
| JPH0821840B2 (ja) | パワー半導体装置のスナバ回路 | |
| CN114499178B (zh) | 一种四象限输出的开关电源 | |
| JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
| JPH051154Y2 (ja) | ||
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| JP4182079B2 (ja) | 整流回路 | |
| JP4364997B2 (ja) | スイッチング電源回路 | |
| JP3239631B2 (ja) | 電流制御形半導体装置 | |
| JP2868170B2 (ja) | スイッチング素子の駆動回路 | |
| CN216794850U (zh) | 一种推挽升压电路模块及推挽升压电路 | |
| JP2687289B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JP2564054Y2 (ja) | スイッチング電源 | |
| JP3198733B2 (ja) | インバータのパワートランジスタ駆動回路 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JPH0334688B2 (ja) | ||
| JPH0510422Y2 (ja) | ||
| JPH0521993Y2 (ja) | ||
| JP2000022513A (ja) | 半導体スイッチ素子のゲート駆動回路 |