JPH0330988B2 - - Google Patents
Info
- Publication number
- JPH0330988B2 JPH0330988B2 JP59118460A JP11846084A JPH0330988B2 JP H0330988 B2 JPH0330988 B2 JP H0330988B2 JP 59118460 A JP59118460 A JP 59118460A JP 11846084 A JP11846084 A JP 11846084A JP H0330988 B2 JPH0330988 B2 JP H0330988B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- film
- display panel
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ELデイスプレイパネルや液晶デイ
スプレイパネルと、これを駆動する半導体素子と
の接続の構造ならびにその製造方法に関するもの
である。
スプレイパネルと、これを駆動する半導体素子と
の接続の構造ならびにその製造方法に関するもの
である。
従来例の構成とその問題点
近年、液晶デイスプレイパネルやELデイスプ
レイパネルを用いて、画像表示や文字表示する機
器が増加している。これらデイスプレイパネルは
肉厚を薄くできる特徴はあるものの、鮮明な画像
や高精細度のキヤラクターを表示する場合、前記
デイスプレイパネルに形成されている走査線の数
を増やさなければならない。この事は、液晶デイ
スプレイやELデイスプレイがよりCRTの表示性
能に接近し、附加価値を高めるうえでも不可欠の
事である。ところが、前記走査線の数を増やして
しまうと、デイスプレイパネルの電極数も比例し
て増大する。電極数の増大は、これを駆動するた
めの駆動用のLSIの数も増大する結果となるもの
である。
レイパネルを用いて、画像表示や文字表示する機
器が増加している。これらデイスプレイパネルは
肉厚を薄くできる特徴はあるものの、鮮明な画像
や高精細度のキヤラクターを表示する場合、前記
デイスプレイパネルに形成されている走査線の数
を増やさなければならない。この事は、液晶デイ
スプレイやELデイスプレイがよりCRTの表示性
能に接近し、附加価値を高めるうえでも不可欠の
事である。ところが、前記走査線の数を増やして
しまうと、デイスプレイパネルの電極数も比例し
て増大する。電極数の増大は、これを駆動するた
めの駆動用のLSIの数も増大する結果となるもの
である。
したがつて、液晶デイスプレイパネルやELデ
イスプレイパネルの性能向上を計ろうとすれば、
必然的に、前記駆動用LSIとデイスプレイパネル
の電極との接続点数が増え、信頼性を低下さす原
因となるばかりか、実装コストが著じるしく増大
し、実用化をはばむ原因となつている。
イスプレイパネルの性能向上を計ろうとすれば、
必然的に、前記駆動用LSIとデイスプレイパネル
の電極との接続点数が増え、信頼性を低下さす原
因となるばかりか、実装コストが著じるしく増大
し、実用化をはばむ原因となつている。
第1図で従来の構成を説明する。半導体素子1
は、セラミツク基板または樹脂基板で構成される
回路基板2にダイボンデイングされ、半導体素子
1の電極と回路基板2の配線パターン3,3′と
は極細のワイヤー4で接続されている。またワイ
ヤー4で接続された半導体素子上は、エポキシ,
シリコーン樹脂等の保護樹脂5で覆われている。
回路基板2には複数個の半導体素子が投載される
ものである。
は、セラミツク基板または樹脂基板で構成される
回路基板2にダイボンデイングされ、半導体素子
1の電極と回路基板2の配線パターン3,3′と
は極細のワイヤー4で接続されている。またワイ
ヤー4で接続された半導体素子上は、エポキシ,
シリコーン樹脂等の保護樹脂5で覆われている。
回路基板2には複数個の半導体素子が投載される
ものである。
一方、デイスプレイパネル10は、例えばガラ
ス基板11上に電極12がITO等の材料で構成さ
れているものである。導体素子1の電極と接続さ
れている回路基板2の配線パターン3と前記デイ
スプレイパネル10の電極とは、ポリイミドフイ
ルムをベースにしたCu箔のパターン14を有す
るフレキシブル基板15で接続される。フレキシ
ブル基板15の回路基板側の接続は通常半田づけ
で実装され、反対側のデイスプレイパネルの電極
12とは、これもまたITO膜上に半田づけ可能な
材料と被着せしめ、半田づけするものである。フ
レキシブル基板15のかわりに、カーボン粉末を
接着剤で固めた基板も用いられるが、ELデイス
プレイの如き、高電圧、大電流を印加するものに
は著じるしく不向きである。
ス基板11上に電極12がITO等の材料で構成さ
れているものである。導体素子1の電極と接続さ
れている回路基板2の配線パターン3と前記デイ
スプレイパネル10の電極とは、ポリイミドフイ
ルムをベースにしたCu箔のパターン14を有す
るフレキシブル基板15で接続される。フレキシ
ブル基板15の回路基板側の接続は通常半田づけ
で実装され、反対側のデイスプレイパネルの電極
12とは、これもまたITO膜上に半田づけ可能な
材料と被着せしめ、半田づけするものである。フ
レキシブル基板15のかわりに、カーボン粉末を
接着剤で固めた基板も用いられるが、ELデイス
プレイの如き、高電圧、大電流を印加するものに
は著じるしく不向きである。
第1図の構成では、半導体素子1の電極からデ
イスプレイパネルの電極に到達するのに、4箇所
の接続点を有するものである。すなわち、半導体
素子1の電極とワイヤー4、ワイヤー4と回路基
板2の配線パターン3、配線パターン3とフレキ
シブル基板、それにフレキシブル基板とデイスプ
レイパネルの電極の合計4箇所の接続点になる。
この事は、駆動用の半導体素子が増加するに従が
い、半導体素子の数の4倍の接続点となり、これ
ら接続点は著じるしく接続の信頼性を低下さすも
のであつた。また、半導体素子を搭載するための
回路基板やフレキシブル基板等を必要とし、実装
コストを引き上げる結果となつていた。
イスプレイパネルの電極に到達するのに、4箇所
の接続点を有するものである。すなわち、半導体
素子1の電極とワイヤー4、ワイヤー4と回路基
板2の配線パターン3、配線パターン3とフレキ
シブル基板、それにフレキシブル基板とデイスプ
レイパネルの電極の合計4箇所の接続点になる。
この事は、駆動用の半導体素子が増加するに従が
い、半導体素子の数の4倍の接続点となり、これ
ら接続点は著じるしく接続の信頼性を低下さすも
のであつた。また、半導体素子を搭載するための
回路基板やフレキシブル基板等を必要とし、実装
コストを引き上げる結果となつていた。
発明の目的
本発明はこのような従来の問題に鑑み、デイス
プレイパネルと半導体素子の接続をより信頼性高
い方法で形成することを目的とする。
プレイパネルと半導体素子の接続をより信頼性高
い方法で形成することを目的とする。
発明の構成
本発明は、リードを有する樹脂フイルム上に半
導体素子を値接搭載し、リードの他端をデイスプ
レイパネルの電極に接合する構成によつて、接続
点が著じるしく少なく、実装コストの安価な実装
体を実現可能とするものである。
導体素子を値接搭載し、リードの他端をデイスプ
レイパネルの電極に接合する構成によつて、接続
点が著じるしく少なく、実装コストの安価な実装
体を実現可能とするものである。
実施例の説明
第2図で本発明の実装体の実施例を説明する。
基板19はポリイミドまたはガラス入りエポキシ
樹脂フイルム20にSnメツキ処理したCu箔パタ
ーン21,21′が貼付され、半導体素子1を接
続する領域において開孔部22が形成されてい
る。開孔部22はCu箔による配線パターンのリ
ード21,21′が突出された延在され、リード
21の一端は、後述する半導体素子1と電極と接
合され、他端はデイスプレイパネル10の電極1
2の領域まで連続して延在するものである。(第
2図a)。
基板19はポリイミドまたはガラス入りエポキシ
樹脂フイルム20にSnメツキ処理したCu箔パタ
ーン21,21′が貼付され、半導体素子1を接
続する領域において開孔部22が形成されてい
る。開孔部22はCu箔による配線パターンのリ
ード21,21′が突出された延在され、リード
21の一端は、後述する半導体素子1と電極と接
合され、他端はデイスプレイパネル10の電極1
2の領域まで連続して延在するものである。(第
2図a)。
半導体素子1の電極には、例えば高さ10〜
30μmのAuによる突起15が形成されており、こ
の突起とフイルム20の開孔部22に突出したリ
ード21,21′とAu,Snの合金で接合されて
いる。また半導体素子1の表面には開孔部22を
通して保護樹脂23が滴下され、半導体素子の信
頼性をより一層高めるものである。デイスプレイ
パネル10の電極12と半導体素子1に接合され
延在したリード21との接続は、第2図bに示す
様に、電極12とリード21との間に有機接着材
料24を介在させ、圧接せしめ、硬化し、固定す
るものである。有機接着材料24は、電極12側
もしくはフイルム20を含めたリード側21、も
しくは両方の側にあらかじめ塗布、貼付してお
き、電極12とリード21とを圧接して硬化せし
めても良い。硬化は熱硬化でも良いが、光硬化に
より瞬時に紫外線または遠紫外線を照射して硬化
せしめるものである。有機接着材料24として導
電性粒子やせんいを分散させたものを用いること
もできる。
30μmのAuによる突起15が形成されており、こ
の突起とフイルム20の開孔部22に突出したリ
ード21,21′とAu,Snの合金で接合されて
いる。また半導体素子1の表面には開孔部22を
通して保護樹脂23が滴下され、半導体素子の信
頼性をより一層高めるものである。デイスプレイ
パネル10の電極12と半導体素子1に接合され
延在したリード21との接続は、第2図bに示す
様に、電極12とリード21との間に有機接着材
料24を介在させ、圧接せしめ、硬化し、固定す
るものである。有機接着材料24は、電極12側
もしくはフイルム20を含めたリード側21、も
しくは両方の側にあらかじめ塗布、貼付してお
き、電極12とリード21とを圧接して硬化せし
めても良い。硬化は熱硬化でも良いが、光硬化に
より瞬時に紫外線または遠紫外線を照射して硬化
せしめるものである。有機接着材料24として導
電性粒子やせんいを分散させたものを用いること
もできる。
また、他の方法を述べれば、第2図c′の如く電
極12とフイルム20のリード21とをお互いに
位置合せし、圧接せしめ、光硬化性樹脂25でフ
イルム20と電極12の接合領域を覆い、しかる
のち光を照射26し硬化させることもできる。こ
の構成は著じるしく簡便で、実装コストも安価に
なる。
極12とフイルム20のリード21とをお互いに
位置合せし、圧接せしめ、光硬化性樹脂25でフ
イルム20と電極12の接合領域を覆い、しかる
のち光を照射26し硬化させることもできる。こ
の構成は著じるしく簡便で、実装コストも安価に
なる。
第2図dの構成は、デイスプレイパネル10の
電極12と半導体素子1の電極に接合され、延在
したリード21とを互いに圧接するのではなく、
電極12の電極ピツチもしくはリード21のピツ
チと同ピツチあるいはこのピツチよりも更に狭い
ピツチで構成した導電体のストライプ28を有す
るフレキシブル基板である。フレキシブル基板
は、数100〜数10μmの厚さのフレキシブルな、フ
イルム基体27に導電体のストライプ28を形成
したものである。
電極12と半導体素子1の電極に接合され、延在
したリード21とを互いに圧接するのではなく、
電極12の電極ピツチもしくはリード21のピツ
チと同ピツチあるいはこのピツチよりも更に狭い
ピツチで構成した導電体のストライプ28を有す
るフレキシブル基板である。フレキシブル基板
は、数100〜数10μmの厚さのフレキシブルな、フ
イルム基体27に導電体のストライプ28を形成
したものである。
図に示すように、フイルム基体27に形成した
導電体のストライプ28はフイルム20上のリー
ド群21とデイスプレイパネルの電極12に圧接
される。フイルム基体27に接着性を有する有機
材料を塗布または貼付しておけば、フイルム基体
27を圧接するのみで完全な接合が得られるもの
である。この構成にあつては、フイルム基体27
が可撓性を有しているので、温度変動によりフイ
ルム20が膨張したりそりが発生しても、この歪
に対して追従しやすい。したがつて、温度変化に
より、接合の信頼性が劣化することがないもので
ある。
導電体のストライプ28はフイルム20上のリー
ド群21とデイスプレイパネルの電極12に圧接
される。フイルム基体27に接着性を有する有機
材料を塗布または貼付しておけば、フイルム基体
27を圧接するのみで完全な接合が得られるもの
である。この構成にあつては、フイルム基体27
が可撓性を有しているので、温度変動によりフイ
ルム20が膨張したりそりが発生しても、この歪
に対して追従しやすい。したがつて、温度変化に
より、接合の信頼性が劣化することがないもので
ある。
次に第3図で本発明の実装体の製造方法のひと
つの実施例を説明する。例えば、ポリイミドまた
はガラス入りエポキシフイルム20は数10mの長
尺で巾35mmを有し、巾の両端にフイルム20の搬
送用のスプロケツト孔を形成し、半導体素子1を
接合する領域には、少なくとも前記半導体素子1
より大き目の開孔部22が設けられ、この開孔部
にはSnメツキ処理したCu箔のリード21,2
1′が形成されているものである。
つの実施例を説明する。例えば、ポリイミドまた
はガラス入りエポキシフイルム20は数10mの長
尺で巾35mmを有し、巾の両端にフイルム20の搬
送用のスプロケツト孔を形成し、半導体素子1を
接合する領域には、少なくとも前記半導体素子1
より大き目の開孔部22が設けられ、この開孔部
にはSnメツキ処理したCu箔のリード21,2
1′が形成されているものである。
一方半導体素子1には既に説明したようにAu,
Cu,Ag,半田等による突起15があらかじめ形
成されている。フイルム20のリード群21,2
1′と半導体素子1の突起15とを位置合せし、
ボンデイングツール40で加熱加圧せしめる(第
3図aの左)。ボンデイングツール40での加熱
加圧により半導体素子1はリード群21,21′
に接合される(第3図a)。第3図aの状態で電
気的測定を行ない、打抜き金型41で所定の寸法
にフイルム20を切断するb。打抜き金型41を
下降42せしめれば、フイルム20は半導体素子
1を含めて第3図cの状態に切断されるものであ
る。
Cu,Ag,半田等による突起15があらかじめ形
成されている。フイルム20のリード群21,2
1′と半導体素子1の突起15とを位置合せし、
ボンデイングツール40で加熱加圧せしめる(第
3図aの左)。ボンデイングツール40での加熱
加圧により半導体素子1はリード群21,21′
に接合される(第3図a)。第3図aの状態で電
気的測定を行ない、打抜き金型41で所定の寸法
にフイルム20を切断するb。打抜き金型41を
下降42せしめれば、フイルム20は半導体素子
1を含めて第3図cの状態に切断されるものであ
る。
次いでデイスプレイパネル10の電極12とフ
イルム20のリード群21とを位置合せし、ツー
ル43で圧接せしめ(第3図d)、光硬化性を有
する樹脂25を滴下し、光照射26すれば第3図
eの如くの実装体を製造することができるもので
ある。
イルム20のリード群21とを位置合せし、ツー
ル43で圧接せしめ(第3図d)、光硬化性を有
する樹脂25を滴下し、光照射26すれば第3図
eの如くの実装体を製造することができるもので
ある。
また、ツール43で圧接する前に前記光硬化性
を有する樹脂をリード群かもしくはデイスプレイ
パネル10の電極12に塗布あるいは貼付してお
き、ツール43で圧接しながら、光照射を行なう
こともできる。さらに、前記リード群とデイスプ
レイパネル10の電極12の重なり部分近傍にお
いて、前記リード群と電極12の露出部分の一部
を第2図cの如く覆う25′ことにより、前記重
なり部分の信頼性を著じるしく向上できるもので
ある。
を有する樹脂をリード群かもしくはデイスプレイ
パネル10の電極12に塗布あるいは貼付してお
き、ツール43で圧接しながら、光照射を行なう
こともできる。さらに、前記リード群とデイスプ
レイパネル10の電極12の重なり部分近傍にお
いて、前記リード群と電極12の露出部分の一部
を第2図cの如く覆う25′ことにより、前記重
なり部分の信頼性を著じるしく向上できるもので
ある。
発明の効果
(1) 同一フイルム上に形成した同一リード群同志
でデイスプレイパネルの電極と半導体素子の電
極との接合を行なうので、実装体の構成材料が
フイルムのみで著じるしく少ないので実装コス
トを安価にできる。
でデイスプレイパネルの電極と半導体素子の電
極との接合を行なうので、実装体の構成材料が
フイルムのみで著じるしく少ないので実装コス
トを安価にできる。
(2) 接続の箇所が第2図a,b,cの構造で2箇
所,dの構造で3箇所と著じるしく少ないので
接続の信頼性が著じるしく高い。
所,dの構造で3箇所と著じるしく少ないので
接続の信頼性が著じるしく高い。
(3) すでにのべたように接続箇所が少ないので、
従来必要としていた接続のための領域(面積)
が不必要となるから実装面積が小さくなり、小
型化、薄型化の商品的価値を高めることができ
る。
従来必要としていた接続のための領域(面積)
が不必要となるから実装面積が小さくなり、小
型化、薄型化の商品的価値を高めることができ
る。
(4) 長尺のフイルムに半導体素子を接合し、これ
を連続して所定の寸法に打抜き、デイスプレイ
パネルの電極に接合するのみであるから、生産
設備の投資が著じるしく少なく、実装コストが
安価になる効果を有する。
を連続して所定の寸法に打抜き、デイスプレイ
パネルの電極に接合するのみであるから、生産
設備の投資が著じるしく少なく、実装コストが
安価になる効果を有する。
第1図は従来の実装体の構成断面図、第2図a
〜dは本発明の一実施例の実装体の製造工程断面
図、第3図a〜eは本発明の他の実施例の実装体
の製造方法を示す工程断面図である。 1……半導体素子、10……デイスプレイパネ
ル、12……デイスプレイパネルの電極、15…
…突起、20……フイルム、21,21′……リ
ード群。
〜dは本発明の一実施例の実装体の製造工程断面
図、第3図a〜eは本発明の他の実施例の実装体
の製造方法を示す工程断面図である。 1……半導体素子、10……デイスプレイパネ
ル、12……デイスプレイパネルの電極、15…
…突起、20……フイルム、21,21′……リ
ード群。
Claims (1)
- 1 可撓性樹脂フイルム上に形成されたリード群
の一方が半導体素子の電極パツドに接合され、延
在した前記リード群の他方が絶縁基板上に形成さ
れた相対する電極群と接触し、前記リード群と電
極群とが少なくとも光硬化を有する樹脂により固
定されるとともに、前記他方のリード群と絶縁基
板上に電極群の重なり部分の近傍において、前記
リード群および電極群の一部を前記光硬化を有す
る樹脂が覆つていることを特徴とする実装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59118460A JPS60262436A (ja) | 1984-06-08 | 1984-06-08 | 実装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59118460A JPS60262436A (ja) | 1984-06-08 | 1984-06-08 | 実装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60262436A JPS60262436A (ja) | 1985-12-25 |
JPH0330988B2 true JPH0330988B2 (ja) | 1991-05-01 |
Family
ID=14737198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59118460A Granted JPS60262436A (ja) | 1984-06-08 | 1984-06-08 | 実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60262436A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151031A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の接続方法 |
-
1984
- 1984-06-08 JP JP59118460A patent/JPS60262436A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60262436A (ja) | 1985-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
US4437235A (en) | Integrated circuit package | |
JPS629642A (ja) | 半導体装置の製造方法 | |
US5089750A (en) | Lead connection structure | |
JPH0432541B2 (ja) | ||
JPS58207645A (ja) | 半導体装置 | |
US4959590A (en) | Lead connection structure | |
JPH0330988B2 (ja) | ||
KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
JPS6150394A (ja) | 実装体 | |
JPS5817646A (ja) | 半導体装置の製造方法 | |
JPH0459775B2 (ja) | ||
JPH01164044A (ja) | チップ実装方法 | |
JPH0362542A (ja) | 半導体装置及びその製造方法 | |
JPS62281340A (ja) | 接続体 | |
JP2785441B2 (ja) | 半導体装置とその製造方法 | |
JPH11330154A (ja) | フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法 | |
KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
JPH04162734A (ja) | 半導体装置及びその形成方法 | |
JP2000236033A (ja) | 半導体装置並びにその製造方法 | |
JP3449097B2 (ja) | 半導体装置 | |
JPH08292445A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |