JPH0330333B2 - - Google Patents
Info
- Publication number
- JPH0330333B2 JPH0330333B2 JP60079033A JP7903385A JPH0330333B2 JP H0330333 B2 JPH0330333 B2 JP H0330333B2 JP 60079033 A JP60079033 A JP 60079033A JP 7903385 A JP7903385 A JP 7903385A JP H0330333 B2 JPH0330333 B2 JP H0330333B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- output
- input
- dtmfic
- key matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- 101100328883 Arabidopsis thaliana COL1 gene Proteins 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Transceivers (AREA)
Description
【発明の詳細な説明】
〔産業の利用分野
この発明は無線通信機において、特に携帯用の
トランシーバに多く用いられるCPUのキーボー
ドを用いて受信状態でのチヤンネル設定や送信時
のDTMF（Dual Tone Multi Frequency）設定
に用いるキーマトリツクスによるキー入力方式に
関する。
トランシーバに多く用いられるCPUのキーボー
ドを用いて受信状態でのチヤンネル設定や送信時
のDTMF（Dual Tone Multi Frequency）設定
に用いるキーマトリツクスによるキー入力方式に
関する。
〔従来の技術〕
無線通信機において、特に携帯用無線機では操
作を容易にするために、多数の通信チヤンネル中
より送信されている電波を探索して自動的に受信
する方法があり、また別に多数の送信電波中より
自局を呼び出している電波のみをサーチして受信
する方法もある。いずれにしても全チンヤネルも
しくは特定範囲のチヤンネルを順次自動的に受信
する必要がある。これをチヤンネル・スキヤニン
グ受信といつている。このスキヤニング受信は
CPUを用いて行うものである。この為通常CPU
制御の無線通信機にはキーボードを用いて種々の
命令を出力する。
作を容易にするために、多数の通信チヤンネル中
より送信されている電波を探索して自動的に受信
する方法があり、また別に多数の送信電波中より
自局を呼び出している電波のみをサーチして受信
する方法もある。いずれにしても全チンヤネルも
しくは特定範囲のチヤンネルを順次自動的に受信
する必要がある。これをチヤンネル・スキヤニン
グ受信といつている。このスキヤニング受信は
CPUを用いて行うものである。この為通常CPU
制御の無線通信機にはキーボードを用いて種々の
命令を出力する。
第５図はCPU制御方式による無線通信機の
CPU制御のブロツク図である。図中１はCPUで
CPU１内のP1，P2，P4は出力用P3は入力用の
Ｉ／Ｏポートである。P1のＩ／Ｏポートからは
表示信号を出力し、P2のＩ／Ｏポートからは送
信時のダイヤルトーン用の制御信号を出力して
DTMF発生器（IC化されているので、以下
DTMFICと略記する）からトーン信号を出力す
る。このDTMFはアナログ信号でもデジタル信
号でも入力できるものであり、入力信号に応じて
２種類の異なる低周波信号を組み合わせて変調し
た周波数を発生し、この低周波信号で搬送周波数
を変調して送信する。
CPU制御のブロツク図である。図中１はCPUで
CPU１内のP1，P2，P4は出力用P3は入力用の
Ｉ／Ｏポートである。P1のＩ／Ｏポートからは
表示信号を出力し、P2のＩ／Ｏポートからは送
信時のダイヤルトーン用の制御信号を出力して
DTMF発生器（IC化されているので、以下
DTMFICと略記する）からトーン信号を出力す
る。このDTMFはアナログ信号でもデジタル信
号でも入力できるものであり、入力信号に応じて
２種類の異なる低周波信号を組み合わせて変調し
た周波数を発生し、この低周波信号で搬送周波数
を変調して送信する。
受信するリピータ局では音声に変換してボタン
式電話と同様のピーポーパの音声でリピータ局か
ら公衆電話回線に接続して呼出信号として用いら
れるものである。CPUのP3とP4はキーボードマ
トリツクス用でP4のＩ／Ｏポートの出力でキー
ボードマトリツクス３の各列を制御する、即ち一
定時間間隔でローレベル出力を順番に行うマトリ
ツクスのＹ軸列選択の信号を出力し、キーマトリ
ツクスのＸ軸方向行のキー入力を特定する。特定
された信号はP3のＩ／Ｏポートから入力される。
式電話と同様のピーポーパの音声でリピータ局か
ら公衆電話回線に接続して呼出信号として用いら
れるものである。CPUのP3とP4はキーボードマ
トリツクス用でP4のＩ／Ｏポートの出力でキー
ボードマトリツクス３の各列を制御する、即ち一
定時間間隔でローレベル出力を順番に行うマトリ
ツクスのＹ軸列選択の信号を出力し、キーマトリ
ツクスのＸ軸方向行のキー入力を特定する。特定
された信号はP3のＩ／Ｏポートから入力される。
CPUにはこのほかにもＩ／Ｏポートを持つて
いるが、多くの機能に対応するためにはポートが
不足してOPUの機能を十分に利用できない場合
があり、CPUの活用上の問題としてポートの有
効な利用が望まれているものである。
いるが、多くの機能に対応するためにはポートが
不足してOPUの機能を十分に利用できない場合
があり、CPUの活用上の問題としてポートの有
効な利用が望まれているものである。
本発明は上述の問題点を解決するために、
CPUのＩ／Ｏポートの共用利用を目的とするも
のであつて、受信時の各種命令の入力と、送信時
のDTMF機能とをキーボードのキーマトリツク
スの入力回路側、出力回路側を接続することで
CPUのＩ／Ｏポートの使用を節約して、Ｉ／Ｏ
ポートの有効利用を計るものである。
CPUのＩ／Ｏポートの共用利用を目的とするも
のであつて、受信時の各種命令の入力と、送信時
のDTMF機能とをキーボードのキーマトリツク
スの入力回路側、出力回路側を接続することで
CPUのＩ／Ｏポートの使用を節約して、Ｉ／Ｏ
ポートの有効利用を計るものである。
Ｘ軸方向の複数の出力路と、時分割周期信号を
入力する複数のＹ軸方向の入力路との交差で形成
されるマトリツクスを備えたキーボードのＸ軸方
向の出力路はCPUの入力路と、DTMFICの入力
端子とに夫々接続し、Ｙ軸の入力路はCPUの時
分割信号デコーダ出力端子とDTMFICの時分割
信号デコーダ出力端子とに接続し、送信時は
CPUのキーマトリツクスへの出力側を遮断し、
受信状態ではDTMFICの入出力側を遮断して運
用する構成である。
入力する複数のＹ軸方向の入力路との交差で形成
されるマトリツクスを備えたキーボードのＸ軸方
向の出力路はCPUの入力路と、DTMFICの入力
端子とに夫々接続し、Ｙ軸の入力路はCPUの時
分割信号デコーダ出力端子とDTMFICの時分割
信号デコーダ出力端子とに接続し、送信時は
CPUのキーマトリツクスへの出力側を遮断し、
受信状態ではDTMFICの入出力側を遮断して運
用する構成である。
第１図は本発明によるキーマトリツクスと
CPUおよびDTMFICからなる構成図である。
CPUおよびDTMFICからなる構成図である。
図中１はCPU２はDTMFICであり、３はキー
マトリツクスである。CPU１のP1，P2およびP4
は出力ポートでP3は入力ポートである。この回
路での動作を説明する前にCPUのP3およびP4か
ら説明をする。
マトリツクスである。CPU１のP1，P2およびP4
は出力ポートでP3は入力ポートである。この回
路での動作を説明する前にCPUのP3およびP4か
ら説明をする。
まず第４図のCPUのP4の出力ポートはO1，
O2，O3，O4の出力端子を備えている。説明上P4
の出力のタイミングを１周期100mSとする。O1
の出力は１〜25mS、101〜125mS、201〜225mS、
…毎にハイレベルを出力する。O2では26〜
50mS、126〜150mS、226〜250mS、…毎にハイ
レベルを出力し、O3では51〜75mS、151〜
175mS、251〜275mS、…毎にハイレベルを出力
し、O4では76〜100mS、176〜200mS、276〜
300mS、…毎にハイレベルを出力し、出力ポート
P4のO1，O2，O3，O4の夫々の端子の出力を、ス
イツチング動作をするトランジスタに接続し、
夫々のハイレベル出力期間だけ各トランジスタの
出力をローレベルに設定する。
O2，O3，O4の出力端子を備えている。説明上P4
の出力のタイミングを１周期100mSとする。O1
の出力は１〜25mS、101〜125mS、201〜225mS、
…毎にハイレベルを出力する。O2では26〜
50mS、126〜150mS、226〜250mS、…毎にハイ
レベルを出力し、O3では51〜75mS、151〜
175mS、251〜275mS、…毎にハイレベルを出力
し、O4では76〜100mS、176〜200mS、276〜
300mS、…毎にハイレベルを出力し、出力ポート
P4のO1，O2，O3，O4の夫々の端子の出力を、ス
イツチング動作をするトランジスタに接続し、
夫々のハイレベル出力期間だけ各トランジスタの
出力をローレベルに設定する。
次に第３図の回路とも併せて説明する。第４図
の各トランジスタはＸ軸方向４行、Ｙ軸方向４列
からなるキーボードのマトリツクス３の各列に接
続されている。即ち出力ポートP4のO1端子出力
はトランジスタを介してキーマトリツクス３の
K1，K2，K3，K5のＹ軸列の一方の端子に接続
し、各周期の１〜25mSの間のローレベルに設定
する。次に出力ポートP4のO2端子からトランジ
スタを介して、キーマトリツクス３のK5，K6，
K7およびK8のＹ軸列の一方の端子に接続し、各
周期の26〜50mSの間ローレベルに設定する。出
力ポートP4のO3端子からトランジスタを介して
キーマトリツクスのK9，K10，K11およびK12のＹ
軸列に接続し各周期の56〜75mSの間ローレベル
に設定する。また、出力ポートP4のO4端子はト
ランジスタを介してキーマトリツクス３のK13，
K14，K15，K16のＹ軸方向の列に接続し、各周期
76〜100mSの間ローレベルに設定する。
の各トランジスタはＸ軸方向４行、Ｙ軸方向４列
からなるキーボードのマトリツクス３の各列に接
続されている。即ち出力ポートP4のO1端子出力
はトランジスタを介してキーマトリツクス３の
K1，K2，K3，K5のＹ軸列の一方の端子に接続
し、各周期の１〜25mSの間のローレベルに設定
する。次に出力ポートP4のO2端子からトランジ
スタを介して、キーマトリツクス３のK5，K6，
K7およびK8のＹ軸列の一方の端子に接続し、各
周期の26〜50mSの間ローレベルに設定する。出
力ポートP4のO3端子からトランジスタを介して
キーマトリツクスのK9，K10，K11およびK12のＹ
軸列に接続し各周期の56〜75mSの間ローレベル
に設定する。また、出力ポートP4のO4端子はト
ランジスタを介してキーマトリツクス３のK13，
K14，K15，K16のＹ軸方向の列に接続し、各周期
76〜100mSの間ローレベルに設定する。
次にキーマトリツクスK1，K5，K9，K13を接
続したＸ軸方向の行ではスイツチングトランジス
タQ1を通して入力ポートI1に接続し、K2，K6，
K10，K14とK3，K7，K11，K15おびK4，K8，
K12，K16のＸ軸方向の各行は夫々トランジスタ
Q2〜Q4を通して入力ポートI2〜I4に接続する。ト
ンジスタQ1〜Q4のベースにはそれぞれ抵抗R13〜
R14でバイアス電圧が加えられ通常コレクタ側は
ローレベルである。またキーマトリツクス３の回
路に抵抗R17〜R20でアースされているが、Ｙ軸
方向の時分割信号が入力されなければマトリツク
ス３のK1〜K16を押してもCPUの入力ポートI0〜
I4に出力されない。ここでキーマトリツクス３の
K6を押圧してＸ軸方向の行とＹ軸方向の列とが
接触するとCPU１の出力ポートO2はトランジス
タ及びキーマトリツクスを介してトランジスタ
Q2に接続し、各周期の26〜50mSの間トランジス
タ出力をCPUの入力ポートI2にハイレベルを送出
する。CPU１内ではこれでK6の押圧が判定でき
る。
続したＸ軸方向の行ではスイツチングトランジス
タQ1を通して入力ポートI1に接続し、K2，K6，
K10，K14とK3，K7，K11，K15おびK4，K8，
K12，K16のＸ軸方向の各行は夫々トランジスタ
Q2〜Q4を通して入力ポートI2〜I4に接続する。ト
ンジスタQ1〜Q4のベースにはそれぞれ抵抗R13〜
R14でバイアス電圧が加えられ通常コレクタ側は
ローレベルである。またキーマトリツクス３の回
路に抵抗R17〜R20でアースされているが、Ｙ軸
方向の時分割信号が入力されなければマトリツク
ス３のK1〜K16を押してもCPUの入力ポートI0〜
I4に出力されない。ここでキーマトリツクス３の
K6を押圧してＸ軸方向の行とＹ軸方向の列とが
接触するとCPU１の出力ポートO2はトランジス
タ及びキーマトリツクスを介してトランジスタ
Q2に接続し、各周期の26〜50mSの間トランジス
タ出力をCPUの入力ポートI2にハイレベルを送出
する。CPU１内ではこれでK6の押圧が判定でき
る。
第３図には他にDTMFIC２が接続されている。
DTMFIC２のCOLの１，２，３，４の端子は
CPUの出力ポートP4のO1〜O4の各端子及びキー
マトリツクス３のＹ軸方向の列に接続されてい
る。このことはCPUの出力ポートO1〜O4がオフ
の時DTMFIC２から時分割オンオフ信号によつ
てＹ軸方向の各列の有効無効を実行できるもので
ある。また、DTMFIC２の入力ポートROWの
１，２，３，４の各端子はキーマトリツクス３の
Ｘ軸方向の行、たとえばROWの１端子ならば
K1，K5，K9，K13のＸ軸方向行に接続し、その
他のROW２，３，４端子もK2，K6，K10，K14
またはK3，K7，K11，K15およびK4，K8，K12，
K16のＸ軸方向の行に接続する。
DTMFIC２のCOLの１，２，３，４の端子は
CPUの出力ポートP4のO1〜O4の各端子及びキー
マトリツクス３のＹ軸方向の列に接続されてい
る。このことはCPUの出力ポートO1〜O4がオフ
の時DTMFIC２から時分割オンオフ信号によつ
てＹ軸方向の各列の有効無効を実行できるもので
ある。また、DTMFIC２の入力ポートROWの
１，２，３，４の各端子はキーマトリツクス３の
Ｘ軸方向の行、たとえばROWの１端子ならば
K1，K5，K9，K13のＸ軸方向行に接続し、その
他のROW２，３，４端子もK2，K6，K10，K14
またはK3，K7，K11，K15およびK4，K8，K12，
K16のＸ軸方向の行に接続する。
以上の説明による回路から理解できるようにこ
のキーマトリツクス３の押圧による判定はCPU
１の場合と同じである。まず１周期を100mSとす
るとCOLの１端子は各周期１〜25mSの間ローレ
ベルとし、キーマトリツクスK1，K2，K3，K4の
列に供給する。同様にしてCOLの２，３，４端
子もＹ軸方向の各列にそれぞれの時分割帯のロー
レベルを出力する。ROWの１端子への入力はキ
ーマトリツクス３のK1，K5，K9，K13が接続さ
れ、ROWの２，３，４端子もCPU１の入力ポー
トの場合と同様である。また、DTMFICには
COLの１，２，３，４端子の各出力周期毎に例
えば１端子は500Hz、２端子は1000Hz、３端子は
1500Hz、４端子は2000Hzを発生させる。
のキーマトリツクス３の押圧による判定はCPU
１の場合と同じである。まず１周期を100mSとす
るとCOLの１端子は各周期１〜25mSの間ローレ
ベルとし、キーマトリツクスK1，K2，K3，K4の
列に供給する。同様にしてCOLの２，３，４端
子もＹ軸方向の各列にそれぞれの時分割帯のロー
レベルを出力する。ROWの１端子への入力はキ
ーマトリツクス３のK1，K5，K9，K13が接続さ
れ、ROWの２，３，４端子もCPU１の入力ポー
トの場合と同様である。また、DTMFICには
COLの１，２，３，４端子の各出力周期毎に例
えば１端子は500Hz、２端子は1000Hz、３端子は
1500Hz、４端子は2000Hzを発生させる。
一方、ROWの１端子に対応するキーマトリツ
クス３のK1，K5，K9，K13のＸ軸方向行の押圧
では200Hz、ROW2端子対応のK2，K6，K10，
K14のＸ軸方向行の押圧では400Hz、ROW3端子
の対応のK3，K7，K11，K15のＸ軸方向行の押圧
では600Hz、ROW4端子対応のK4，K8，K12，
K16のＸ軸方向行の押圧では800Hzを発生させる
ものとする。そこでキーマトリツクスK10が押圧
されたとすると、各周期の51〜75mSの間1500Hz
が発生し、K10の押圧によつて400Hzが発生する
のでDTMFIC内でミクスして1900Hzを生成して
出力することになる。この周波数は説明しやすい
ように仮に定めたものであり、実際には、第２図
に示すDTMFICの回路によつて説明すると、図
中水晶発振子はテレビのカラーバス用発振器の
3.57954MHzを用いたものである。
クス３のK1，K5，K9，K13のＸ軸方向行の押圧
では200Hz、ROW2端子対応のK2，K6，K10，
K14のＸ軸方向行の押圧では400Hz、ROW3端子
の対応のK3，K7，K11，K15のＸ軸方向行の押圧
では600Hz、ROW4端子対応のK4，K8，K12，
K16のＸ軸方向行の押圧では800Hzを発生させる
ものとする。そこでキーマトリツクスK10が押圧
されたとすると、各周期の51〜75mSの間1500Hz
が発生し、K10の押圧によつて400Hzが発生する
のでDTMFIC内でミクスして1900Hzを生成して
出力することになる。この周波数は説明しやすい
ように仮に定めたものであり、実際には、第２図
に示すDTMFICの回路によつて説明すると、図
中水晶発振子はテレビのカラーバス用発振器の
3.57954MHzを用いたものである。
この水晶発振子の周波数を分周した周波数（標
準DTMFとして697Hz〜1633Hz間で８周波数があ
る）COL１〜４と、ROM１〜４の４本のライン
に対応するものであり、キーマトリツクス操作で
各シングルトーンが得られる。COL側とROW側
の別個のシングルトーンを合成してDTMFICに
よるダイヤルトーン周波数が出力されるのであ
り、COLとROWのキーマトリツクスによりトー
ンダイアラーとして必要な０〜９とABCD等の
トーン出力が得られる。
準DTMFとして697Hz〜1633Hz間で８周波数があ
る）COL１〜４と、ROM１〜４の４本のライン
に対応するものであり、キーマトリツクス操作で
各シングルトーンが得られる。COL側とROW側
の別個のシングルトーンを合成してDTMFICに
よるダイヤルトーン周波数が出力されるのであ
り、COLとROWのキーマトリツクスによりトー
ンダイアラーとして必要な０〜９とABCD等の
トーン出力が得られる。
以上に説明したCPU１とDTMFICとキーマト
リツクスの動作は受信時の各種設定の場合は
CPU１により操作される。したがつてDTMFIC
はキーマトリツクスに対して入出力機能は停止さ
れており、受信周波数およびモードの設定、スキ
ヤンニング設定等の操作ができる。一方送信時に
はCPUの入出力ポートP3及びP4はオフとなつて
DTMFICの設定をキーボードのキーマトリツク
スで行うことが出来る。
リツクスの動作は受信時の各種設定の場合は
CPU１により操作される。したがつてDTMFIC
はキーマトリツクスに対して入出力機能は停止さ
れており、受信周波数およびモードの設定、スキ
ヤンニング設定等の操作ができる。一方送信時に
はCPUの入出力ポートP3及びP4はオフとなつて
DTMFICの設定をキーボードのキーマトリツク
スで行うことが出来る。
なおCPU１の出力ポートがオープンドレイン
の場合は第１図又は第３図を用いCMOS出力の
場合は第４図のトランジスタバツフアを付設す
る。
の場合は第１図又は第３図を用いCMOS出力の
場合は第４図のトランジスタバツフアを付設す
る。
この発明は無線通信機の受信状態でのみキーマ
トリツクスにCPUの時分割周期信号を出力して
いるが、キーマトリツクスとDTMFの入出力回
路とを接続することでCPUを通さずキーマトリ
ツクスで設定した数値を直接DTMFICに入力し
てダイヤルトーン周波数を出力することが出来る
のでCPUの出力ポートを節約できる効果がある。
トリツクスにCPUの時分割周期信号を出力して
いるが、キーマトリツクスとDTMFの入出力回
路とを接続することでCPUを通さずキーマトリ
ツクスで設定した数値を直接DTMFICに入力し
てダイヤルトーン周波数を出力することが出来る
のでCPUの出力ポートを節約できる効果がある。
第１図は本発明の構成図、第２図はDTMFIC
の動作回路例、第３図は本発明の実施例、第４図
はCPU出力ポートのバツフア構成図、第５図は
CPUを用いてDTMFICを制御する従来回路例で
ある。 １……CPU、２……DTMFIC、３……キーマ
トリツクス、Q1〜R4……トランジスタ、R1〜R24
……抵抗器。
の動作回路例、第３図は本発明の実施例、第４図
はCPU出力ポートのバツフア構成図、第５図は
CPUを用いてDTMFICを制御する従来回路例で
ある。 １……CPU、２……DTMFIC、３……キーマ
トリツクス、Q1〜R4……トランジスタ、R1〜R24
……抵抗器。
Claims (1)
- １ キーボードで設定してCPUで制御を行う無
線通信機において、、Ｘ軸方向の複数の出力路と、
時分割周期信号を入力する複数のＹ軸方向の入力
路との交差で形成されるマトリツクスを備えたキ
ーボードのＸ軸方向の出力路は前記CPUの入力
路と、ダイヤルトーン周波数を生成する
DTMFICの入力端子とに夫々接続し、Ｙ軸の入
力路は前記CPUの時分割信号デコーダ出力端子
と前記DTMFICの時分割信号デコーダ出力端子
とに夫々接続して受信状態では前記DTMFICの
前記キーマトリツクス側入出力端子を遮断してキ
ーボードで通信に必要な設定を行つて前記CPU
で無線通信機を制御し、送信状態では前記CPU
の前記キーマトリツクス側の入出力端子を遮断し
てキーボードで設定した記号に応じて前記
DTMFICからダイヤルトーン周波数を出力する
ことを特徴とする無線通信機のキー入力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079033A JPS61237525A (ja) | 1985-04-13 | 1985-04-13 | 無線通信機のキー入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079033A JPS61237525A (ja) | 1985-04-13 | 1985-04-13 | 無線通信機のキー入力方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237525A JPS61237525A (ja) | 1986-10-22 |
| JPH0330333B2 true JPH0330333B2 (ja) | 1991-04-30 |
Family
ID=13678612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079033A Granted JPS61237525A (ja) | 1985-04-13 | 1985-04-13 | 無線通信機のキー入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237525A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2597481B2 (ja) * | 1987-04-13 | 1997-04-09 | 株式会社 エスジ− | マルチステーシヨンスイツチ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890836A (ja) * | 1981-11-25 | 1983-05-30 | Aisin Seiki Co Ltd | ステアリング操作ボ−ドダイアル信号伝送装置 |
-
1985
- 1985-04-13 JP JP60079033A patent/JPS61237525A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890836A (ja) * | 1981-11-25 | 1983-05-30 | Aisin Seiki Co Ltd | ステアリング操作ボ−ドダイアル信号伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61237525A (ja) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1534459A (en) | Key telephone circuit | |
| JPH0330333B2 (ja) | ||
| JPH0653897A (ja) | コードレス電話 | |
| KR0140268B1 (ko) | 일치된 출력들을 갖는 연산 상호 콘덕턴스 증폭기 | |
| JPS61174862A (ja) | スイツチ検出回路 | |
| JPH0753345Y2 (ja) | 無線電話装置 | |
| US4663759A (en) | Ring back tone transmission system | |
| JPH1188960A (ja) | パーソナルハンディホンシステム | |
| JP2820087B2 (ja) | 通信モード切替装置を備えたデジタルコードレス電話方式 | |
| JPS62245738A (ja) | セルラ−方式無線電話機の電源スイツチ回路制御方法 | |
| KR100226473B1 (ko) | 전화기의 메모리장치 | |
| JPS61103356A (ja) | ボタン電話装置 | |
| JPS58202657A (ja) | 音声・デ−タ交換システム | |
| JPH0336855A (ja) | 携帯電話装置 | |
| JP3192870B2 (ja) | コードレス電話機 | |
| JPH04165723A (ja) | コードレスボタン電話装置 | |
| JP3113558B2 (ja) | 無線通信装置 | |
| JP2798728B2 (ja) | 通信端末装置 | |
| JP2610976B2 (ja) | Ｄｔｍｆダイヤラ | |
| JP2766087B2 (ja) | 移動通信におけるｔｄｍａフレームタイミング情報伝送方式 | |
| JP2570292Y2 (ja) | マイクロフォン切換器 | |
| JPH05308317A (ja) | 無線電話装置 | |
| JP2881971B2 (ja) | コードレス電話機のダイヤルデータ送信方式 | |
| JP2599310B2 (ja) | コードレス電話装置 | |
| JPH01314453A (ja) | ダイアラー半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |