JPH03289571A - 回路基板検査装置における実装基板の部品接続状態データ作成方法 - Google Patents
回路基板検査装置における実装基板の部品接続状態データ作成方法Info
- Publication number
- JPH03289571A JPH03289571A JP2090957A JP9095790A JPH03289571A JP H03289571 A JPH03289571 A JP H03289571A JP 2090957 A JP2090957 A JP 2090957A JP 9095790 A JP9095790 A JP 9095790A JP H03289571 A JPH03289571 A JP H03289571A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- data
- pins
- impedance
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title abstract 2
- 238000005259 measurement Methods 0.000 claims abstract description 41
- 238000012360 testing method Methods 0.000 claims abstract description 33
- 238000007689 inspection Methods 0.000 claims abstract description 18
- 230000002950 deficient Effects 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 230000008094 contradictory effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 21
- 238000002847 impedance measurement Methods 0.000 description 14
- 230000007547 defect Effects 0.000 description 9
- 230000008439 repair process Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000013480 data collection Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は回路基板検査装置における実装基板の部品接
続状態データ作成方法に関する。更に詳しく言えば、別
途他の手段にてあらかじめ良品と確認された実装基板を
回路基板検査装置により回路網単位でそのインピーダン
スを測定してそれぞれ基準データとなし、生産ロフト基
板の各回路網のインピーダンス測定データを上記基準デ
ータと比較することにより同基板の良否を判定する回路
基板検査装置において、例えば不良と判定された基板の
不良部品箇所探索に供するため、良品基板から基準デー
タを収集する際それと併せてその回路網の部品接続状態
に関連したインピーダンスデータ(以下、[部品接続状
態データ」と言う、)を作成する方法に関するものであ
る。
続状態データ作成方法に関する。更に詳しく言えば、別
途他の手段にてあらかじめ良品と確認された実装基板を
回路基板検査装置により回路網単位でそのインピーダン
スを測定してそれぞれ基準データとなし、生産ロフト基
板の各回路網のインピーダンス測定データを上記基準デ
ータと比較することにより同基板の良否を判定する回路
基板検査装置において、例えば不良と判定された基板の
不良部品箇所探索に供するため、良品基板から基準デー
タを収集する際それと併せてその回路網の部品接続状態
に関連したインピーダンスデータ(以下、[部品接続状
態データ」と言う、)を作成する方法に関するものであ
る。
電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されている
。この種の装置は、一般に、基板上のすべての部品を個
々に測定し、そのデータをそれぞれ部品規格、カタログ
等に定められている特性値と比較して基板の良否を判定
するようになっている。すなわち、全品測定を行うため
不良部品が直接検出できることと判定の正確さが主要な
特徴となっている。
トテスタと称される回路基板検査装置が利用されている
。この種の装置は、一般に、基板上のすべての部品を個
々に測定し、そのデータをそれぞれ部品規格、カタログ
等に定められている特性値と比較して基板の良否を判定
するようになっている。すなわち、全品測定を行うため
不良部品が直接検出できることと判定の正確さが主要な
特徴となっている。
しかしながら、高密度実装の基板などでは測定に多大の
手間がかかって検査終了までに長時間を要し、更に人為
的なミス等による誤測定も生じやすい、測定を自動化す
れば上記の問題は解消するが、そのためにはユーザ側で
検査プログラムを作成する必要がある。この場合、測定
項目や特性値が異なる全部品の検査プログラムは一般に
複雑、かつ、大規模化し、プログラム作成の負担が重く
なって好ましくない。
手間がかかって検査終了までに長時間を要し、更に人為
的なミス等による誤測定も生じやすい、測定を自動化す
れば上記の問題は解消するが、そのためにはユーザ側で
検査プログラムを作成する必要がある。この場合、測定
項目や特性値が異なる全部品の検査プログラムは一般に
複雑、かつ、大規模化し、プログラム作成の負担が重く
なって好ましくない。
そこで本出願人は、ある回路パターンに接続された複数
の部品をそのパターンも含めて1つの回路網とみなし、
あらかじめ他の手段にて良品と確認された基板の各回路
網のインピーダンスを回路基板検査装置により測定して
そのデータを収集し、次に生産ロフト基板の上記と同一
回路網のインピーダンスを同一方法により測定して両デ
ータを比較しその良否を判定する回路基板検査方法の発
明を先にいくつか提案した。
の部品をそのパターンも含めて1つの回路網とみなし、
あらかじめ他の手段にて良品と確認された基板の各回路
網のインピーダンスを回路基板検査装置により測定して
そのデータを収集し、次に生産ロフト基板の上記と同一
回路網のインピーダンスを同一方法により測定して両デ
ータを比較しその良否を判定する回路基板検査方法の発
明を先にいくつか提案した。
その−例として特願昭63−129724号の先願発明
におけるインピーダンス測定方法を手短かに説明すると
、第16図に示すように良品基板2′の検査対象とする
回路パターンの所定位置に測定用ピンN、、N2.・・
・を接触させ、例えばリレー群S□。
におけるインピーダンス測定方法を手短かに説明すると
、第16図に示すように良品基板2′の検査対象とする
回路パターンの所定位置に測定用ピンN、、N2.・・
・を接触させ、例えばリレー群S□。
S L j 5ilt St t・・・からなるスキャ
ナ3にてピン番号の一番大きい接触ピンN4を測定部5
側へ接続するとともに、他の全ピンN□〜N3を信号1
側へ接続する。なお、スキャナリレー(以下、rスキャ
ナ」と言う。)Sl、S□、・・・のオン、オフ動作は
コントローラ4により制御されるようになっている。こ
の状態で上記信号源1から測定用交流信号を発し、ピン
N4から測定部5に流れ込む電流を測定して同ピンN4
から見た回路網のインピーダンスを求める。
ナ3にてピン番号の一番大きい接触ピンN4を測定部5
側へ接続するとともに、他の全ピンN□〜N3を信号1
側へ接続する。なお、スキャナリレー(以下、rスキャ
ナ」と言う。)Sl、S□、・・・のオン、オフ動作は
コントローラ4により制御されるようになっている。こ
の状態で上記信号源1から測定用交流信号を発し、ピン
N4から測定部5に流れ込む電流を測定して同ピンN4
から見た回路網のインピーダンスを求める。
この測定を回路パターンに接触する各ピンについて例え
ば上記の次にN、、N、、N□とピン番号の小さい方へ
順に1つずつ実行し、各検査ステップのインピーダンス
測定データを収集する。次にこれと同一方法にて生産ロ
ット基板2のインピーダンスを求め、上記良品基板2′
から収集したデータと比較して良否判定を行う、上記先
願発明においては、このインピーダンス測定方法を「1
ピン対他の全ピン間テスト」と称している。
ば上記の次にN、、N、、N□とピン番号の小さい方へ
順に1つずつ実行し、各検査ステップのインピーダンス
測定データを収集する。次にこれと同一方法にて生産ロ
ット基板2のインピーダンスを求め、上記良品基板2′
から収集したデータと比較して良否判定を行う、上記先
願発明においては、このインピーダンス測定方法を「1
ピン対他の全ピン間テスト」と称している。
この場合、良品基板のインピーダンス測定データを比較
基準値となし、それに所望の許容差+α%、−β%を設
定しておく、8I!l定項目はインピーダンスだけであ
るからピンの総数を装置に入力すると生産ロット基板に
ついては、以後測定部側と信号源側へのピン接触、イン
ピーダンスの測定、測定データの比較及び良否判定等が
自動的に実行され、特に検査プログラムを作成する必要
が無いようにされている。
基準値となし、それに所望の許容差+α%、−β%を設
定しておく、8I!l定項目はインピーダンスだけであ
るからピンの総数を装置に入力すると生産ロット基板に
ついては、以後測定部側と信号源側へのピン接触、イン
ピーダンスの測定、測定データの比較及び良否判定等が
自動的に実行され、特に検査プログラムを作成する必要
が無いようにされている。
ところで、生産ロット基板の測定データが許容差外とな
って不良と判定された場合には、不良部品を交換するな
ど適宜修理を加えたのちその基板を再検査して使用する
ことがある。
って不良と判定された場合には、不良部品を交換するな
ど適宜修理を加えたのちその基板を再検査して使用する
ことがある。
そのためには不良箇所の位置を特定する必要があるが、
多数の部品が直、並列的に接続された回路網等において
は一般に測定値はいくつかの部品の合成インピーダンス
となり、不良データの数と実際の不良箇所の数とは必ず
しも一致せず、通常は不良データの数が不良箇所数より
大きくなる場合が多い。したがって、得られたデータか
ら不良箇所が直接判断できるとは限らない、この場合、
当該回路網内の部品全品を個別測定すれば不良箇所は判
明するが、それでは従来の他の装置と同様に手数がかか
り過ぎて好ましくない。
多数の部品が直、並列的に接続された回路網等において
は一般に測定値はいくつかの部品の合成インピーダンス
となり、不良データの数と実際の不良箇所の数とは必ず
しも一致せず、通常は不良データの数が不良箇所数より
大きくなる場合が多い。したがって、得られたデータか
ら不良箇所が直接判断できるとは限らない、この場合、
当該回路網内の部品全品を個別測定すれば不良箇所は判
明するが、それでは従来の他の装置と同様に手数がかか
り過ぎて好ましくない。
この発明は上記の点を考慮し、生産ロット基板の検査で
不良と判定されたデータをあらかじめ良品基板にて作成
した参照用データと対比することにより、構成部品の全
品測定を行わずに当該回路網の不良箇所を判断しようと
してなされたものである。
不良と判定されたデータをあらかじめ良品基板にて作成
した参照用データと対比することにより、構成部品の全
品測定を行わずに当該回路網の不良箇所を判断しようと
してなされたものである。
すなわち、本願発明の目的は、良品基板の各回路網から
基準インピーダンスデータを収集する際、それと併せて
同回路網内の部品接続状態に関連したインピーダンスデ
ータ(部品接続状態データ)を例えば上記不良箇所の探
索に利用する参照データとしてあらかじめ作成する方法
を提供することにある。
基準インピーダンスデータを収集する際、それと併せて
同回路網内の部品接続状態に関連したインピーダンスデ
ータ(部品接続状態データ)を例えば上記不良箇所の探
索に利用する参照データとしてあらかじめ作成する方法
を提供することにある。
第1図はこの発明が適用されたインサーキットテスタの
全体構成を示す実施例であって、第2図にはインピーダ
ンスを測定して良否判定を行うコントローラの内部機能
を示す。
全体構成を示す実施例であって、第2図にはインピーダ
ンスを測定して良否判定を行うコントローラの内部機能
を示す。
両図を参照すると、測定部13は例えば増幅器14とA
/Dコンバータ15及びコントローラ16がらなり、コ
ントローラ16は信号源11への信号発生制御、スキャ
ナ12内の図示しないリレーの切り換え制御、増幅器1
4の入力レンジの切り換え制御、及びA/Dコンバータ
15のデータを読み込んでインピーダンスを測定し、良
品基板の基準データと比較して生産ロフト基板の良否判
定を行うとともに、必要データを記録部29へ転送して
表示もしくは記録させるようなっている。
/Dコンバータ15及びコントローラ16がらなり、コ
ントローラ16は信号源11への信号発生制御、スキャ
ナ12内の図示しないリレーの切り換え制御、増幅器1
4の入力レンジの切り換え制御、及びA/Dコンバータ
15のデータを読み込んでインピーダンスを測定し、良
品基板の基準データと比較して生産ロフト基板の良否判
定を行うとともに、必要データを記録部29へ転送して
表示もしくは記録させるようなっている。
また、上記課題を解決するため例えばコントローラ16
には次に示すイないしホの手段が備えられている。
には次に示すイないしホの手段が備えられている。
イ、検査対象回路網の所定位置に接触する測定用ピンN
工、N2.・・・のうち、1つのピンと他の全ピンをス
キャナ12内のリレーにてそれぞれ測定部13と信号源
11へ検査ステップごとに順次切り換え接続するための
リレーオン、オフ制御コードを作成し、洛ステップで上
記1つのピンと他の全ピンの間のインピーダンス測定を
行わせる1ピン対他の全ピン間テスト設定手段23゜ 口、上記測定部13に接続した1つのピンに対して他の
全ピンから順次1つのピンを信号源lへ接続するピン組
合せ用のリレー制御コードを作成し、該制御コードによ
り組み合わされた2つのピン間のインピーダンスをそれ
ぞれ測定させる2ピン間組合せテスト設定手段24゜ ハ、上記口の2ピン間組合せにおけるインピーダンス測
定データを相互に比較し、その小さい方から大きい方の
順に上記信号源側に接続したピンに対して第1順位、第
2順位、・・・と順位付けしたテーブルを作成するピン
順位設定手段26゜二、上記口の2ピン間組合せテスト
において測定部13に接続したピンと、上記ハの順位付
けされた信号源側ピンのうち第1順位(インピーダンス
最小)のピンを除いた他の全順位ピンとの間のインピー
タンスを測定させ、以下同様に第2順位、第3順位、・
・・を除いた他の全順位ピンとの間のビーダンスを測定
させる1ピン対指定順位ピン間テスト設定手段25゜ ホ、上記二の1ピン対指定順位ピン間テストにおけるイ
ンピーダンス測定データを上記イの1ピン対他の全ピン
間テストで得られたデータと比較し、それと等しいデー
タがあった場合にはこの指定順位ピン間テストに加わら
なかったピンを上記ハの手段にて設定されたピン順位テ
ーブルから削除し、その下位のピン順位を繰り上げるピ
ン順位修正手段27゜ 〔作 用〕 上記ハの手段にて作成されたピン順位テーブル又はホの
手段により修正された同テーブルは、測足部に接続され
た1つのピンと信号源に接続された各ピンとの間のイン
ピーダンスの大/11を表し、信号源のピンに対して第
1順位のンが最も低く、以下、第2順位、第3順位の順
に高くなる。したがって、信号源側の各ピンから測定部
側のピンに流れ込む電流はこのインピーダンスに逆比例
し。
工、N2.・・・のうち、1つのピンと他の全ピンをス
キャナ12内のリレーにてそれぞれ測定部13と信号源
11へ検査ステップごとに順次切り換え接続するための
リレーオン、オフ制御コードを作成し、洛ステップで上
記1つのピンと他の全ピンの間のインピーダンス測定を
行わせる1ピン対他の全ピン間テスト設定手段23゜ 口、上記測定部13に接続した1つのピンに対して他の
全ピンから順次1つのピンを信号源lへ接続するピン組
合せ用のリレー制御コードを作成し、該制御コードによ
り組み合わされた2つのピン間のインピーダンスをそれ
ぞれ測定させる2ピン間組合せテスト設定手段24゜ ハ、上記口の2ピン間組合せにおけるインピーダンス測
定データを相互に比較し、その小さい方から大きい方の
順に上記信号源側に接続したピンに対して第1順位、第
2順位、・・・と順位付けしたテーブルを作成するピン
順位設定手段26゜二、上記口の2ピン間組合せテスト
において測定部13に接続したピンと、上記ハの順位付
けされた信号源側ピンのうち第1順位(インピーダンス
最小)のピンを除いた他の全順位ピンとの間のインピー
タンスを測定させ、以下同様に第2順位、第3順位、・
・・を除いた他の全順位ピンとの間のビーダンスを測定
させる1ピン対指定順位ピン間テスト設定手段25゜ ホ、上記二の1ピン対指定順位ピン間テストにおけるイ
ンピーダンス測定データを上記イの1ピン対他の全ピン
間テストで得られたデータと比較し、それと等しいデー
タがあった場合にはこの指定順位ピン間テストに加わら
なかったピンを上記ハの手段にて設定されたピン順位テ
ーブルから削除し、その下位のピン順位を繰り上げるピ
ン順位修正手段27゜ 〔作 用〕 上記ハの手段にて作成されたピン順位テーブル又はホの
手段により修正された同テーブルは、測足部に接続され
た1つのピンと信号源に接続された各ピンとの間のイン
ピーダンスの大/11を表し、信号源のピンに対して第
1順位のンが最も低く、以下、第2順位、第3順位の順
に高くなる。したがって、信号源側の各ピンから測定部
側のピンに流れ込む電流はこのインピーダンスに逆比例
し。
第1順位のピンからの電流が最も大きく、第2順位、第
3順位となるにしたがってその電流は小さくなる。
3順位となるにしたがってその電流は小さくなる。
各信号源側のピンから測定部側のピンに流れ込む電流の
総和を■、信号源の測定用電圧をVとすると、1ピン対
他の全ピン間のインピーダンスZは、 Z=V/I により測定されるから、第1順位のピンから流れ込む電
流がインピーダンス測定値に対して最大の影響を有し、
以下、第2順位、第3順位のピン電流の順にその影響が
小さくなる。
総和を■、信号源の測定用電圧をVとすると、1ピン対
他の全ピン間のインピーダンスZは、 Z=V/I により測定されるから、第1順位のピンから流れ込む電
流がインピーダンス測定値に対して最大の影響を有し、
以下、第2順位、第3順位のピン電流の順にその影響が
小さくなる。
よって、生産ロット基板に対する1ピン対他の全ピン間
のインピーダンス測定において不良(NG)と判定され
たデータがあった場合には1例えばそのデータとピン番
号を上記ピン順位テーブルと対比することにより、不良
箇所が何箇所あるか、もしくは不良箇所がどのピンとど
のピンの間にあるかということを探索することができる
。なお、不良部品そのものの特定は、例えば測定点(接
触ピンの番号)をあらかじめ書き込んだ回路図を参照す
ることにより容易に行うことができる。
のインピーダンス測定において不良(NG)と判定され
たデータがあった場合には1例えばそのデータとピン番
号を上記ピン順位テーブルと対比することにより、不良
箇所が何箇所あるか、もしくは不良箇所がどのピンとど
のピンの間にあるかということを探索することができる
。なお、不良部品そのものの特定は、例えば測定点(接
触ピンの番号)をあらかじめ書き込んだ回路図を参照す
ることにより容易に行うことができる。
上記先願発明の説明に用いた第16図と実質的に同じ内
容の第3図を併せて参照し、まず良品基板から1ピン対
他の全ピン間のインピーダンスデータを収集する例を説
明する。
容の第3図を併せて参照し、まず良品基板から1ピン対
他の全ピン間のインピーダンスデータを収集する例を説
明する。
同第3図に示すように例えば良品回路基板2′の図示し
ない測定対象回路網には4つの測定用ピンN1〜N、が
接触しており、これらのピンをそれぞれ信号源11と測
定部13に接続するスキャナ12はリレーS1〜S4及
びS1′〜S4′を備えているものとする。
ない測定対象回路網には4つの測定用ピンN1〜N、が
接触しており、これらのピンをそれぞれ信号源11と測
定部13に接続するスキャナ12はリレーS1〜S4及
びS1′〜S4′を備えているものとする。
ここで1例えばピン番号の一番大きいピンN4からピン
番号の小さい方へ順に1ピン対他の全ピン間テストを行
うものとすると、最初のテストステップではピンN4を
測定部13へ接続し、他のすべてのピンN1〜N3は信
号源1へ接続することになる。この場合、同第3図に示
すように測定部側のスキャナリレー(以下、「スキャナ
」と言う、)84′はオンで他のすべてのスキャナ81
′〜S 、 /はオフとし、信号源側のスキャナS4は
オフで他のスキャナS□〜S、はオンにする必要がある
。
番号の小さい方へ順に1ピン対他の全ピン間テストを行
うものとすると、最初のテストステップではピンN4を
測定部13へ接続し、他のすべてのピンN1〜N3は信
号源1へ接続することになる。この場合、同第3図に示
すように測定部側のスキャナリレー(以下、「スキャナ
」と言う、)84′はオンで他のすべてのスキャナ81
′〜S 、 /はオフとし、信号源側のスキャナS4は
オフで他のスキャナS□〜S、はオンにする必要がある
。
そこで、例えば1ピン対他の全ピン間テスト設定手段2
3(第2図)に、 Sユ S2 8.′ S4′ 001 を入力すると、その内部の図示しないテーブルには第4
図の右側に示す測定部側スキャナの制御コードが生成さ
れる。この場合、信号源側スキャナの制御コードは同第
4図の左側に示すように上記の反転信号に相当するから
容易に生成可能である。
3(第2図)に、 Sユ S2 8.′ S4′ 001 を入力すると、その内部の図示しないテーブルには第4
図の右側に示す測定部側スキャナの制御コードが生成さ
れる。この場合、信号源側スキャナの制御コードは同第
4図の左側に示すように上記の反転信号に相当するから
容易に生成可能である。
以下、同様にしてピンN、、N、、N、に対するスキャ
ナ制御コードを作成すると、同第4図に示すようにピン
数と同数のテストステップを有する検査プログラムが生
成される。よって例えば装置の図示しないキーボードに
マニアルで順にテストステップを指定し、各ステップに
おけるインピーダンスを測定しながらそれに対する所望
の許容差+α%及び−β%を設定して基準データとする
。
ナ制御コードを作成すると、同第4図に示すようにピン
数と同数のテストステップを有する検査プログラムが生
成される。よって例えば装置の図示しないキーボードに
マニアルで順にテストステップを指定し、各ステップに
おけるインピーダンスを測定しながらそれに対する所望
の許容差+α%及び−β%を設定して基準データとする
。
この場合、許容差の上、下限値が同じ値でよければ測定
値±α%とし、これらの値を基準データとなして例えば
基準データ保持手段20(第2図)に記憶させる。
値±α%とし、これらの値を基準データとなして例えば
基準データ保持手段20(第2図)に記憶させる。
なお、生産ロット基板の検査においては上記検査プログ
ラムの各ストステップが所定のタイミングで順次自動的
に実行され、その測定値が比較手段19(第2図)にて
基準データと比較されたのち判定手段21(第2図)に
より良否判定がなされるようになっている。
ラムの各ストステップが所定のタイミングで順次自動的
に実行され、その測定値が比較手段19(第2図)にて
基準データと比較されたのち判定手段21(第2図)に
より良否判定がなされるようになっている。
ここで、良品基板からインピーダンスデータを収集する
一例を第5図により説明する。なお、同図(A)は良品
基板の測定対象回路網であって例えば同図(A′)に示
す値の抵抗R□〜R,からなり、測定用ピンN1〜N、
が図示のように接触しているものとする。
一例を第5図により説明する。なお、同図(A)は良品
基板の測定対象回路網であって例えば同図(A′)に示
す値の抵抗R□〜R,からなり、測定用ピンN1〜N、
が図示のように接触しているものとする。
(イ)、1ピン対他の全ピン間のインピーダンス測定
同図(B)に示すようにまずピンN、を測定部に接続し
、その他のピンN工〜N3を信号源に接続して1ピン対
他の全ピン間のインピーダンスを測定する。(前記課題
解決手段イ) その値を2.とすると、 2、押29.70Ω を得る。なお、同図(B′)は上記(B)の等価回路図
であって実際の測定には必要ないが、説明をかわりやす
くするために参考用として示した。
、その他のピンN工〜N3を信号源に接続して1ピン対
他の全ピン間のインピーダンスを測定する。(前記課題
解決手段イ) その値を2.とすると、 2、押29.70Ω を得る。なお、同図(B′)は上記(B)の等価回路図
であって実際の測定には必要ないが、説明をかわりやす
くするために参考用として示した。
次に、同図(C)に示すようにピンN3を測定部に接続
し、他のピンN1.N、、N4を信号源に接続して1ピ
ン対他の全ピン間のインピーダンスを測定し、 23弁11.72Ω を得る。
し、他のピンN1.N、、N4を信号源に接続して1ピ
ン対他の全ピン間のインピーダンスを測定し、 23弁11.72Ω を得る。
以下、ピンN、、N工についても同図CD)、(E)に
示すように同様の測定を行い、それぞれ22句16.6
7Ω 21弁81.08Ω を得る。これらの値を同図(F)にまとめて示す。
示すように同様の測定を行い、それぞれ22句16.6
7Ω 21弁81.08Ω を得る。これらの値を同図(F)にまとめて示す。
なお、(C’)、(D’)、(E’)は参考用の等価回
路図である。
路図である。
(ロ)、2ピン間組合せインピーダンス測定法に、第6
図に示すようにピンN4と、各ピンN1− Ns−Na
とを組合せ、それぞれの間のインピーダンスを測定する
。(前記課題解決手段口)すなわち、同図(A)に示す
ように例えばピンN4を測定部に接続し、ピンN3は信
号源に接続してその間のインピーダンスZ1..を測定
し。
図に示すようにピンN4と、各ピンN1− Ns−Na
とを組合せ、それぞれの間のインピーダンスを測定する
。(前記課題解決手段口)すなわち、同図(A)に示す
ように例えばピンN4を測定部に接続し、ピンN3は信
号源に接続してその間のインピーダンスZ1..を測定
し。
Z4.3句29.71Ω
を得る。
以下、同図(B)、(C)に示すようにピンN4とN2
、及びN、とN1間のインピーダンXZ、e、。
、及びN、とN1間のインピーダンXZ、e、。
z4.1を測定してそれぞれ
Z4.2弁4g、67Ω
z4.1弁121.6Ω
を得る。これらの値を同図(D)にまとめて示す。
同第6図中、(B′)は(B)と等価なΔ−Y変換回路
図、(A’)、(B”)、(C’)は参考用の等価回路
図である。
図、(A’)、(B”)、(C’)は参考用の等価回路
図である。
(ハ)、ピンのインピーダンス順位設定第6図(D)に
示すインピーダンス測定値の大きさを相互に比較し、信
号源に接続した3つのピンN、〜N′3について同図(
E)に示すように、インピーダンスの小さい方から大き
い方の順に順位付けしたピン順位テーブルを作成する。
示すインピーダンス測定値の大きさを相互に比較し、信
号源に接続した3つのピンN、〜N′3について同図(
E)に示すように、インピーダンスの小さい方から大き
い方の順に順位付けしたピン順位テーブルを作成する。
(前記課題解決手段ハ)
このピン順位テーブルは、見方を変えると信号源から測
定部へ最も大きい電流を供給するピンが第1順位のピン
N3であり、以下、供給電流がそれより小さくなる第2
順位のピンがN□であることを表している。
定部へ最も大きい電流を供給するピンが第1順位のピン
N3であり、以下、供給電流がそれより小さくなる第2
順位のピンがN□であることを表している。
(ニ)、1ピン対指定順位ピン間インピーダンス測定
第7図(A)に示すように例えばピンN、を測定部に接
続し、上記第6図(E)のピン順位テーブルから第1順
位のピンを除いた第2及び第3順位ピンN、、N工を信
号源に接続してその間のインピーダンスを測定する。そ
の値を24.□2とすると24++、、句48.44Ω を得る。
続し、上記第6図(E)のピン順位テーブルから第1順
位のピンを除いた第2及び第3順位ピンN、、N工を信
号源に接続してその間のインピーダンスを測定する。そ
の値を24.□2とすると24++、、句48.44Ω を得る。
以下、同様にして第7図(B)、(C)に示すようにピ
ンN、と、第2順位のピンを除いた第3.第1順位のピ
ンN、、N、との間のインピーダンス2、.1.、及び
第3順位のピンを除いた第1、第2順位のピンN3.N
、との間のインピーダンス2、、、、をそれぞれ測定し
、 2、.1.押29.70Ω 24、、、弁29.71Ω をえる。
ンN、と、第2順位のピンを除いた第3.第1順位のピ
ンN、、N、との間のインピーダンス2、.1.、及び
第3順位のピンを除いた第1、第2順位のピンN3.N
、との間のインピーダンス2、、、、をそれぞれ測定し
、 2、.1.押29.70Ω 24、、、弁29.71Ω をえる。
これらの値を第7図(D)に示す。同第7図中、(A′
)〜(C′)は参考用の等価回路図である。
)〜(C′)は参考用の等価回路図である。
(ホ)、ピンのインピーダンス順位テーブル修正上記(
ニ)の測定にて得た第7図(D)のデータを第5図(F
)に示す1ピン対他の全ピン間のインピーダンス測定デ
ータと比較し、等しいデータがあった場合にはそのデー
タの収集に加わらなかったピンを上記第6図(E)のピ
ン順位テーブルから削除し、その下位ピンの順位を繰り
上げる。(前記課題解決手段ホ) この例では上記第7図(D)と第5図(F)から、z
、、0. = z 4429.70Ωであるから、この
データ収集に加わらなかったピンN2は上記1ピン(ピ
ンN、)対他の全ピン間インピーダンスZ4の測定には
無関係とみなとことができる。よってピンN2を第6図
(E)のピン順位テーブルから削除し、同図(E′)の
ように修正する。 以下、ピンN、、N、、N1を順に
測定部に接続するとともに他のピンを信号源に接続し、
上記と同様の測定によりインピーダンスデータを収集し
てピン順位テーブルの作成及びその修正を行う。その−
例をまとめて第8図〜第10図に示す。
ニ)の測定にて得た第7図(D)のデータを第5図(F
)に示す1ピン対他の全ピン間のインピーダンス測定デ
ータと比較し、等しいデータがあった場合にはそのデー
タの収集に加わらなかったピンを上記第6図(E)のピ
ン順位テーブルから削除し、その下位ピンの順位を繰り
上げる。(前記課題解決手段ホ) この例では上記第7図(D)と第5図(F)から、z
、、0. = z 4429.70Ωであるから、この
データ収集に加わらなかったピンN2は上記1ピン(ピ
ンN、)対他の全ピン間インピーダンスZ4の測定には
無関係とみなとことができる。よってピンN2を第6図
(E)のピン順位テーブルから削除し、同図(E′)の
ように修正する。 以下、ピンN、、N、、N1を順に
測定部に接続するとともに他のピンを信号源に接続し、
上記と同様の測定によりインピーダンスデータを収集し
てピン順位テーブルの作成及びその修正を行う。その−
例をまとめて第8図〜第10図に示す。
(へ)、生産ロット基板における不良箇所の探索方法
次に、良品基板から収集した上記1ピン対他の全ピン間
のインピーダンスデータとピン順位データとを利用し、
例えば−例として不良(NG)と判定された生産ロット
基板のインピーダンス測定データから、その基板の不良
箇所を探索する方法について説明する。
のインピーダンスデータとピン順位データとを利用し、
例えば−例として不良(NG)と判定された生産ロット
基板のインピーダンス測定データから、その基板の不良
箇所を探索する方法について説明する。
すなわち、回路網単位のインピーダンス測定において不
良データが得られた場合、そのデータ数と不良箇所の数
とは必ずしも一致せず、通常は不良データ数が基板中の
実際の不良箇所の数より多くなる。よって、いくつかの
不良データから不良箇所の数やその位置等を探索する必
要がある。なお、何番ピンと何番ピンの間に不良箇所が
あるということがわかれば、測定点(接触ピンの番号)
を書き込んだ回路図などと照合することにより不良部品
そのものの特定は容易にできる。
良データが得られた場合、そのデータ数と不良箇所の数
とは必ずしも一致せず、通常は不良データ数が基板中の
実際の不良箇所の数より多くなる。よって、いくつかの
不良データから不良箇所の数やその位置等を探索する必
要がある。なお、何番ピンと何番ピンの間に不良箇所が
あるということがわかれば、測定点(接触ピンの番号)
を書き込んだ回路図などと照合することにより不良部品
そのものの特定は容易にできる。
ここで、良品基板から収集した1ピン対他の全ピン間の
インピーダンスデータとピン順位データを上記第8図〜
第10図から抜粋して第11図に示す。
インピーダンスデータとピン順位データを上記第8図〜
第10図から抜粋して第11図に示す。
ただし、第11図では繁雑になるのを避けるためインピ
ーダンスデータの小数点以下第2位の値を四捨五入して
丸めである。
ーダンスデータの小数点以下第2位の値を四捨五入して
丸めである。
例1
第12図(A)、(A’)に示す生産ロフト基板は、良
品基板(第5図(A))と同様の回路網であるが、矢印
を付した抵抗素子R2の値が良品基板のそれより1桁高
い200Ωで、他は同一値になっているものとする。
品基板(第5図(A))と同様の回路網であるが、矢印
を付した抵抗素子R2の値が良品基板のそれより1桁高
い200Ωで、他は同一値になっているものとする。
この回路網について回路基板検査装置により1ピン対他
の全ピン間のインピーダンステストを行うと、同第12
図(B)に示すデータ24′、・・・21′が得られる
。上記検査装置はこの値を良品基板から収集した基準イ
ンピーダンス(第11図)と比較し、許容差が例えばそ
の±10%に設定されている場合には測定値z、′とZ
2′に対してNGと判定する。
の全ピン間のインピーダンステストを行うと、同第12
図(B)に示すデータ24′、・・・21′が得られる
。上記検査装置はこの値を良品基板から収集した基準イ
ンピーダンス(第11図)と比較し、許容差が例えばそ
の±10%に設定されている場合には測定値z、′とZ
2′に対してNGと判定する。
この場合、検査担当者はまずNGと判定されたデータ2
1′について、ピンN、−N□間、N、−N2間、及び
N、−N4間に不良箇所があるがどうかを次のようにし
て考察する。
1′について、ピンN、−N□間、N、−N2間、及び
N、−N4間に不良箇所があるがどうかを次のようにし
て考察する。
(a)ピンN5−N8間
第11図の第21iを参照するとピンN3に対してピン
N1は第3順位にあるが、同図最下欄を参照するとピン
N1に対してピンN3は第2順位になっている。
N1は第3順位にあるが、同図最下欄を参照するとピン
N1に対してピンN3は第2順位になっている。
そこで、もしピンN、−N1間に不良箇所があると仮定
すると第12図(B)の最下欄に示すピンN1の1ピン
対他の全ピン間テストデータZ1′はNG判定となるか
、もしくはそうならないまでも基準値Z□からずれるは
ずである。
すると第12図(B)の最下欄に示すピンN1の1ピン
対他の全ピン間テストデータZ1′はNG判定となるか
、もしくはそうならないまでも基準値Z□からずれるは
ずである。
しかし実際のデータは基準値と等しい値(71′/Z□
=100%)であってGo判定になっているから、上記
の仮定はこの事実と矛盾する。よってピンN5−N□間
には不良箇所が無いと判断する。
=100%)であってGo判定になっているから、上記
の仮定はこの事実と矛盾する。よってピンN5−N□間
には不良箇所が無いと判断する。
(b)ピンN、−N、間
第11図の第2及び第3欄を参照すると、ピンN3とN
2とは互いに第1順位の関係にあるから、もしピンN、
−N2間に不良箇所があると仮定すると、ピンN3.N
2におけるそれぞれの1ピン対他の全ピン間テストデー
タZl’及びZ2′はともにNG判定となるはずである
。
2とは互いに第1順位の関係にあるから、もしピンN、
−N2間に不良箇所があると仮定すると、ピンN3.N
2におけるそれぞれの1ピン対他の全ピン間テストデー
タZl’及びZ2′はともにNG判定となるはずである
。
この仮定は第12図(B)の第2、第3欄に示す実際の
データと一致するから、ピンN、−N、間には不良箇所
があると判断する。
データと一致するから、ピンN、−N、間には不良箇所
があると判断する。
(c)ピンN5−N、に間
第11図の第25を参照するとピンN3に対してピンN
4は第2順位にあるが、同図最上棚を参照するとピンN
4に対してピンN3は第1順位になっている。
4は第2順位にあるが、同図最上棚を参照するとピンN
4に対してピンN3は第1順位になっている。
そこで、もしピンNt−N1間に不良箇所があると仮定
すると、第12図(B)の最上欄に示すピンN4の1ピ
ン対他の全ピン間テストデータZ、′はNG判定になる
か、もしくはそうならないまでも基準値Z4からずれる
はずである。
すると、第12図(B)の最上欄に示すピンN4の1ピ
ン対他の全ピン間テストデータZ、′はNG判定になる
か、もしくはそうならないまでも基準値Z4からずれる
はずである。
しかし実際のデータは基準値と等しい値(24′/Z、
=100%)であってGo判定になっているから、上記
の仮定はこの事実と矛盾する。よってピンN、−N、間
には不良箇所が無いと判断する6次に、NGと判定され
たデータ22′について、ピンN、−N□間とピンN、
−N、間に不良箇所があるかどうかを上記と同様にして
考察する。なお、上記第11図の最上欄と第3欄のピン
順位テーブルにはそれぞれピンN2とN4が削除されて
おり、ピンN、−N、間についての考察は必要無いから
省略する。
=100%)であってGo判定になっているから、上記
の仮定はこの事実と矛盾する。よってピンN、−N、間
には不良箇所が無いと判断する6次に、NGと判定され
たデータ22′について、ピンN、−N□間とピンN、
−N、間に不良箇所があるかどうかを上記と同様にして
考察する。なお、上記第11図の最上欄と第3欄のピン
順位テーブルにはそれぞれピンN2とN4が削除されて
おり、ピンN、−N、間についての考察は必要無いから
省略する。
(d)ピンN、−N、間
第11図第341によるとピンN2に対してピンNユは
第2順位にあるが、同図最下欄ではピンN2がピンN1
に対して第1順位になっている。
第2順位にあるが、同図最下欄ではピンN2がピンN1
に対して第1順位になっている。
そこで、もしピンNt−N1間に不良箇所があると仮定
すると、第12図(B)の最下欄に示すピンN1の1ピ
ン対他の全ピン間テストデータZ1′はNG判定となる
か、もしくはそうならないまでも基準値Z1からずれる
はずである。
すると、第12図(B)の最下欄に示すピンN1の1ピ
ン対他の全ピン間テストデータZ1′はNG判定となる
か、もしくはそうならないまでも基準値Z1からずれる
はずである。
しかし実際のデータは同図に示すように基準値と等しい
値(100%)であってGo判定になっているから、上
記の仮定はこの事実と矛盾する。よってピンNt−N1
間には不良箇所が無いと判断する。
値(100%)であってGo判定になっているから、上
記の仮定はこの事実と矛盾する。よってピンNt−N1
間には不良箇所が無いと判断する。
(e)ピンN、−N、間
上記(b)におけるピンN3N2間の考察と同−内であ
るから説明を省略する。
るから説明を省略する。
以上をまとめると、例1においてはピンN3N2間に不
良箇所が1つあると判断することができる。
良箇所が1つあると判断することができる。
例2
第13図(A)、(A’)に示す生産ロット基板は、例
えば矢印を付した抵抗素子R5が良品基板(第5図(A
)、(A’))の素子R5より1桁低い50Ωで、他の
素子は良品基板と同一の値になっているものとする。
えば矢印を付した抵抗素子R5が良品基板(第5図(A
)、(A’))の素子R5より1桁低い50Ωで、他の
素子は良品基板と同一の値になっているものとする。
この回路網における1ピン対他の全ピン間のインピーダ
ンステストデータz4′、・・・Z□′を同第13図(
B)に示す。検査担当者は第11図のピン順位テーブル
を参照しながらまず、NG判定となったピンN7のデー
タZ3’についてピンN、−N、間、N。
ンステストデータz4′、・・・Z□′を同第13図(
B)に示す。検査担当者は第11図のピン順位テーブル
を参照しながらまず、NG判定となったピンN7のデー
タZ3’についてピンN、−N、間、N。
−N2間、及びN、−N4間における不良箇所の有無を
上記例1の場合と同様に考察し、次にピンN□のデータ
2□′について同様にピンNt−N1間、N1−N、間
、及びN1−N4間を考察する。
上記例1の場合と同様に考察し、次にピンN□のデータ
2□′について同様にピンNt−N1間、N1−N、間
、及びN1−N4間を考察する。
(a)ピンN3N2間
ピン順位テーブル(第11図)の第2欄によると、ピン
N3に対してピンN工は第3順位にあるが、同テーブル
の最下欄ではピンN1に対してピンN3が第2順位にな
っている。
N3に対してピンN工は第3順位にあるが、同テーブル
の最下欄ではピンN1に対してピンN3が第2順位にな
っている。
そこで、例えばピンNt−N1間に不良箇所があると仮
定した場合、同第13図における各欄のデータ及び判定
内容と矛盾しないから、ここではピンN3N2間には不
良箇所があると判断する。
定した場合、同第13図における各欄のデータ及び判定
内容と矛盾しないから、ここではピンN3N2間には不
良箇所があると判断する。
(b)ピンN、−N、間
ピン順位テーブル(第11図)の第2及び第3欄による
と、ピンN3とN2は互いに第1順位になっている。
と、ピンN3とN2は互いに第1順位になっている。
そこで、例えばピンN3N2間に不良箇所があると仮定
した場合、第13図(B)第26のデータ23′がNG
判定であることに問題は無いが、同図第3欄のデータ2
2′が100%で、かつ、Go判定となっていることと
は矛盾する。
した場合、第13図(B)第26のデータ23′がNG
判定であることに問題は無いが、同図第3欄のデータ2
2′が100%で、かつ、Go判定となっていることと
は矛盾する。
よってピンN、−N、間には不良箇所が無いと判断する
。
。
(c)ピンN5−N、間
ピン順位テーブル(第11図)の第2111によるとピ
ンN3に対してピンN4は第2順位にあるが、同テーブ
ルの最上棚を参照するとピンN4に対してピンN3が第
1順位になっている。
ンN3に対してピンN4は第2順位にあるが、同テーブ
ルの最上棚を参照するとピンN4に対してピンN3が第
1順位になっている。
そこで、例えばこの2つのピン間に不良箇所ありと仮定
すると、第13図(B)第2mのデータz、′がNG判
定であることに問題は無いが、同図最上欄のデータ24
′が100%で、かつ、Go判定になっていることとは
矛盾する。よってピンN、−N4間には不良箇所が内と
判断する。
すると、第13図(B)第2mのデータz、′がNG判
定であることに問題は無いが、同図最上欄のデータ24
′が100%で、かつ、Go判定になっていることとは
矛盾する。よってピンN、−N4間には不良箇所が内と
判断する。
以上の考察により、データZ1′についてはピンN、−
N1間に不良箇所があると判断する。
N1間に不良箇所があると判断する。
次に、データZ、/についても上記と同様にピンN1と
他のピンNz、Na−N4njJにおける不良箇所の有
無を考察し、ピンNI N5nljに不良箇所ありと
いう判断を得る。
他のピンNz、Na−N4njJにおける不良箇所の有
無を考察し、ピンNI N5nljに不良箇所ありと
いう判断を得る。
よってこの例2においては、ピンN、−N□間(又はピ
ンN□−N1間)に不良箇所ありと判断する。
ンN□−N1間)に不良箇所ありと判断する。
例3
第14図(A)、(A’)に示す生産ロフト基板は、例
えば矢印を付した2つの抵抗素子R,,R,のうち抵抗
R2は200Ωで良品基板の素子より1桁高く。
えば矢印を付した2つの抵抗素子R,,R,のうち抵抗
R2は200Ωで良品基板の素子より1桁高く。
抵抗R5は50Ωで1桁低い場合の例である。
5個の素子からなる回路網において許容差外の素子が2
つも基板に組み込まれるという例は実際にはほとんど無
いのであるが、不良箇所探索の応用例として以下、説明
する。
つも基板に組み込まれるという例は実際にはほとんど無
いのであるが、不良箇所探索の応用例として以下、説明
する。
この回路網について回路基板検査装置により1ピン対他
の全ピン間のインピーダンステストを行うと、同第14
図(B)に示すデータz4′、・・・Z工′が得られる
。検査担当者はこれらのデータのうちNGと判定された
Za’tL’t Z1’について、上記例1及び例2と
同様に測定部側に接続された1つのピンと信号源側に接
続された各ピンとの間における不良箇所の有無を探索す
る。
の全ピン間のインピーダンステストを行うと、同第14
図(B)に示すデータz4′、・・・Z工′が得られる
。検査担当者はこれらのデータのうちNGと判定された
Za’tL’t Z1’について、上記例1及び例2と
同様に測定部側に接続された1つのピンと信号源側に接
続された各ピンとの間における不良箇所の有無を探索す
る。
(a)ピンN、−N1間
上記ピン順位テーブル(第11図)の第2欄によるとピ
ンN、に対してピン1は第3順位であり、同テーブルの
最下欄ではピンN1に対してピンN2が第2順位になっ
ている。
ンN、に対してピン1は第3順位であり、同テーブルの
最下欄ではピンN1に対してピンN2が第2順位になっ
ている。
そこで例えばピンN、−N□間に不良箇所があると仮定
した場合、第14図(B)の第2欄と最下欄のデータZ
a′及び21′に対するNG判定については矛盾が無い
。
した場合、第14図(B)の第2欄と最下欄のデータZ
a′及び21′に対するNG判定については矛盾が無い
。
(b)ピンN、−N、間
上記ピン順位テーブル(第11図)の第2及び第3欄に
よると、この2つのピンは互いに第1順位の関係にある
。
よると、この2つのピンは互いに第1順位の関係にある
。
そこで例えばピンN5−N、間に不良箇所があると仮定
すると、第14図(B)の第2mと第311のデータZ
2’及び22′に対するNG判定については矛盾が無い
。
すると、第14図(B)の第2mと第311のデータZ
2’及び22′に対するNG判定については矛盾が無い
。
(c)ピンN5−N9間
上記ピン順位テーブル(第11図)の第2欄によるとピ
ンN、に対してピンN4は第2M位であるが、同テーブ
ルの最上欄ではピンN、が第1JI[位になっている。
ンN、に対してピンN4は第2M位であるが、同テーブ
ルの最上欄ではピンN、が第1JI[位になっている。
そこで例えばピンN、−N4間に不良箇所があると仮定
すると、上記第14図(B)の第24mのデータ23′
に対するNG判定は問題無いが、同図最上棚のデータZ
4′が100%でGO判定になっていることと矛盾する
。
すると、上記第14図(B)の第24mのデータ23′
に対するNG判定は問題無いが、同図最上棚のデータZ
4′が100%でGO判定になっていることと矛盾する
。
よって、ピンN3 N4間には不良箇所が無いと判断
する。
する。
以下、同様にしてNGと判定されたデータ22′。
Zlについて測定部側に接続されたピンN、、Nlと信
号源側に接続された各ピンとの間のインピーダンス状態
がどうなっているかを考察すると、この不良箇所が存在
するという仮定が第14図(B)のデータと矛盾しない
ピンの組合せは、上記(、)〜(c)の検討結果も含め
とて同第14図(c)の実線で示すようにN5−N、、
N、−N工、N2−N工の3通りであり、同図の点線で
示すN、−N、及びN、−N3の組合せは上記の仮定が
実際のデータと矛盾して成り立たないことがわかる。ま
た、ピンN。
号源側に接続された各ピンとの間のインピーダンス状態
がどうなっているかを考察すると、この不良箇所が存在
するという仮定が第14図(B)のデータと矛盾しない
ピンの組合せは、上記(、)〜(c)の検討結果も含め
とて同第14図(c)の実線で示すようにN5−N、、
N、−N工、N2−N工の3通りであり、同図の点線で
示すN、−N、及びN、−N3の組合せは上記の仮定が
実際のデータと矛盾して成り立たないことがわかる。ま
た、ピンN。
−N、間については、上記ピン順位テーブル(第11図
最上欄と第3欄)によると一方のピンに対して他方のピ
ンが削除されているから、とくに考察する必要は無い。
最上欄と第3欄)によると一方のピンに対して他方のピ
ンが削除されているから、とくに考察する必要は無い。
不良箇所の探索が終わるとその箇所における2ピン間の
インピーダンスを別途他の手段にて個々に測定し、不良
部品を検出する。上記例1と例2の場合は不良探索箇所
が1カ所であるから、当該箇所のみの測定にて不良部品
を検出することができる。上記例3の場合には不良部品
を検出するのに不良箇所として探索した3カ所を測定す
ることになるが、一般の従来装置では全品測定により基
板検査をおこなっているから、それに比べると検査は短
時間で終了する。
インピーダンスを別途他の手段にて個々に測定し、不良
部品を検出する。上記例1と例2の場合は不良探索箇所
が1カ所であるから、当該箇所のみの測定にて不良部品
を検出することができる。上記例3の場合には不良部品
を検出するのに不良箇所として探索した3カ所を測定す
ることになるが、一般の従来装置では全品測定により基
板検査をおこなっているから、それに比べると検査は短
時間で終了する。
上記ピン順位テーブル等の部品接続状態データは、良品
基板の各回路網から基準インピーダンスデータを収集す
る際、それと併せてマニュアル測定により作成する場合
を説明したが、それを自動的に作成することも可能であ
る。ちなみに、第15図にはその一例が流れ線図で示さ
れている。
基板の各回路網から基準インピーダンスデータを収集す
る際、それと併せてマニュアル測定により作成する場合
を説明したが、それを自動的に作成することも可能であ
る。ちなみに、第15図にはその一例が流れ線図で示さ
れている。
[効 果]
以上、詳細に説明したようにこの発明においては、別途
能の手段にて良品と確認された回路基板を回路基板検査
装置にセットして同基板の所定パターン位置に測定用ピ
ンを接触させ、その1つのピンと他の全ピンを上記装置
の測定部と信号源に接続して測定用交流信号を発し、信
号源側の各ピンから上記1つのピンを介して測定部に流
れ込む電流により1ピン対他の全ピン間テストにて同基
板の回路網単位におけるインピーダンスを測定するとと
もに、その測定値に所望の許容差を設定して生産ロフト
基板の検査データに対する良否判定用の比較基準データ
を作成するが、その際信号源側の各ピンから測定部側の
ピンに流れ込む電流の大小に応じて上記各ピンにそれぞ
れ順位付けをしたピン順位テーブルを作成し、NG判定
となった生産ロット基板の不良箇所探索に利用するよう
になっている。
能の手段にて良品と確認された回路基板を回路基板検査
装置にセットして同基板の所定パターン位置に測定用ピ
ンを接触させ、その1つのピンと他の全ピンを上記装置
の測定部と信号源に接続して測定用交流信号を発し、信
号源側の各ピンから上記1つのピンを介して測定部に流
れ込む電流により1ピン対他の全ピン間テストにて同基
板の回路網単位におけるインピーダンスを測定するとと
もに、その測定値に所望の許容差を設定して生産ロフト
基板の検査データに対する良否判定用の比較基準データ
を作成するが、その際信号源側の各ピンから測定部側の
ピンに流れ込む電流の大小に応じて上記各ピンにそれぞ
れ順位付けをしたピン順位テーブルを作成し、NG判定
となった生産ロット基板の不良箇所探索に利用するよう
になっている。
すなわち、生産ロット基板のインピーダンス測定データ
がNG判定となった場合、そのデータを上記ピン順位デ
ータと対比することにより、a、81!I定部側のピン
と信号源側の特定番号のピン間には不良箇所が存在する
、もしくはその間に不良箇所は存在し得ないということ
について判断可能となる。
がNG判定となった場合、そのデータを上記ピン順位デ
ータと対比することにより、a、81!I定部側のピン
と信号源側の特定番号のピン間には不良箇所が存在する
、もしくはその間に不良箇所は存在し得ないということ
について判断可能となる。
b、生産ロフト基板から複数個のNGデータが得られた
場合、それらのデータから実際の不良箇所の数を判断す
ることも可能となる。
場合、それらのデータから実際の不良箇所の数を判断す
ることも可能となる。
c、NG判定となった生産ロフト基板に対して部品交換
など修理を加える場合、上記a、bの判断を利用するこ
とにより不良部品特定のため個別測定を行う部品数を限
定することができる。
など修理を加える場合、上記a、bの判断を利用するこ
とにより不良部品特定のため個別測定を行う部品数を限
定することができる。
したがってこの発明によれば、NG判定となった基板の
修理等が容易なため例えば廃棄処分となるような基板の
再生が可能となり、コスト上の損失を少なくするうえで
極めて有効である。
修理等が容易なため例えば廃棄処分となるような基板の
再生が可能となり、コスト上の損失を少なくするうえで
極めて有効である。
第1図ないし第15図はこの発明の実施例に係り、第1
図はこの発明を適用した回路基板検査装置の全体構成を
示すブロック線図、第2図はコントローラの内部機能を
示すブロック線図、第3図はスキャナの切り換え動作説
明用回路図、第4図はスキャナの切換制御コード図、第
5図は1ピン対他の全ピン間のインピーダンステスト説
明図、第6図は2ピン間組合せインピーダンステスト説
明図、第7図は1ピン対指定順位ピン間テスト説明図、
第8図は1ピン対他の全ピン間インピーダンスデータ説
明図、第9図は2ピン間組合せインピーダンスデータ及
びピン順位データ説明図、第10図は1ピン対指定順位
ピン間インピーダンスデータ説明図、第11図は上記第
8図のインピーダンスデータと第9図のピン順位データ
を同−図に収めた説明図、第12図、第13図、及び第
14図はそれぞれ生産ロット基板におけるNG判定デー
タと不良箇所探索方法の説明図、第15図は部品接続状
態データをソフトウェアの制御により作成する場合の一
例を示すフローチャート、第16図は従来装置の構成を
示すブロック線図である。 図中、2は被検査回路基板、2′は良品基板、llは信
号源、12はスキャナ、13は測定部、17はインピー
ダンス測定手段、19は比較手段、2oは基準データ保
持手段、21は判定手段、23は1ピン対他の全ピン間
テスト設定手段、24は2ピン間組合せテスト設定手段
、25は1ピン対指定順位ピン間テスト設定手段、26
はピン順位設定手段、2’7はピン順位修正手段、N□
、N、、 川は測定用ピンである。
図はこの発明を適用した回路基板検査装置の全体構成を
示すブロック線図、第2図はコントローラの内部機能を
示すブロック線図、第3図はスキャナの切り換え動作説
明用回路図、第4図はスキャナの切換制御コード図、第
5図は1ピン対他の全ピン間のインピーダンステスト説
明図、第6図は2ピン間組合せインピーダンステスト説
明図、第7図は1ピン対指定順位ピン間テスト説明図、
第8図は1ピン対他の全ピン間インピーダンスデータ説
明図、第9図は2ピン間組合せインピーダンスデータ及
びピン順位データ説明図、第10図は1ピン対指定順位
ピン間インピーダンスデータ説明図、第11図は上記第
8図のインピーダンスデータと第9図のピン順位データ
を同−図に収めた説明図、第12図、第13図、及び第
14図はそれぞれ生産ロット基板におけるNG判定デー
タと不良箇所探索方法の説明図、第15図は部品接続状
態データをソフトウェアの制御により作成する場合の一
例を示すフローチャート、第16図は従来装置の構成を
示すブロック線図である。 図中、2は被検査回路基板、2′は良品基板、llは信
号源、12はスキャナ、13は測定部、17はインピー
ダンス測定手段、19は比較手段、2oは基準データ保
持手段、21は判定手段、23は1ピン対他の全ピン間
テスト設定手段、24は2ピン間組合せテスト設定手段
、25は1ピン対指定順位ピン間テスト設定手段、26
はピン順位設定手段、2’7はピン順位修正手段、N□
、N、、 川は測定用ピンである。
Claims (1)
- (1)あらかじめ良品と確認された回路基板の所定パタ
ーン位置に測定用ピンを接触させ、同ピンの1つと残り
の他の全部をスキャナにてそれぞれ測定部と信号源へ順
次切り換え接続してその都度同信号源から上記良品基板
へ測定用交流電圧を発し、その応答電流信号を上記1つ
のピンを介して測定部に取り込み同ピン位置における良
品基板の1ピン対他の全ピン間インピーダンスを測定す
るとともに、該測定値にそれぞれ所要の許容差を設定し
て基準データとなし、 次に、被検査ロット基板の回路網のインピーダンスを上
記と同一方法により測定し、該測定値を上記良品基板か
ら作成した基準データと比較してその良否を判定する回
路基板検査装置において、上記測定部側の1つのピンに
対して信号源側の複数のピンのうちの1つを順次組み合
わせて各2ピン間における良品基板のインピーダンスを
それぞれ測定するとともに、該測定データの小さい方か
ら大きい方への順に当該データが得られた信号源側ピン
に対して第1順位、第2順位、・・・なる順位付けをし
たピン順位テーブルを作成し、 次に、上記測定部側の1つのピンに対して信号源側の複
数のピンから順次1つのピンを除いた他の全ピン間にお
けるインピーダンスをそれぞれ測定するとともに、該測
定データを上記基準データである1ピン対他の全ピン間
インピーダンスデータと比較し、両データが等しかった
場合には当該測定に加わらなかった上記信号源側のピン
をピン順位テーブルから削除してその下位ピンの順位を
繰り上げる修正を行い、該修正されたピン順位テーブル
と上記基準データとを部品接続状態データとなすことを
特徴とする回路基板検査装置における実装基板の部品接
続状態データ作成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2090957A JPH07109429B2 (ja) | 1990-04-05 | 1990-04-05 | 回路基板検査装置における実装基板の部品接続状態データ作成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2090957A JPH07109429B2 (ja) | 1990-04-05 | 1990-04-05 | 回路基板検査装置における実装基板の部品接続状態データ作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03289571A true JPH03289571A (ja) | 1991-12-19 |
JPH07109429B2 JPH07109429B2 (ja) | 1995-11-22 |
Family
ID=14012971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2090957A Expired - Fee Related JPH07109429B2 (ja) | 1990-04-05 | 1990-04-05 | 回路基板検査装置における実装基板の部品接続状態データ作成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07109429B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006200946A (ja) * | 2005-01-18 | 2006-08-03 | Nidec-Read Corp | 基板検査装置、基板検査プログラム及び基板検査方法 |
JP2011180147A (ja) * | 2011-04-22 | 2011-09-15 | Nidec-Read Corp | 基板検査装置、及び基板検査方法 |
-
1990
- 1990-04-05 JP JP2090957A patent/JPH07109429B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006200946A (ja) * | 2005-01-18 | 2006-08-03 | Nidec-Read Corp | 基板検査装置、基板検査プログラム及び基板検査方法 |
JP2011180147A (ja) * | 2011-04-22 | 2011-09-15 | Nidec-Read Corp | 基板検査装置、及び基板検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH07109429B2 (ja) | 1995-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bateson | In-circuit testing | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
JPH03289571A (ja) | 回路基板検査装置における実装基板の部品接続状態データ作成方法 | |
JP3049446B2 (ja) | 回路基板検査装置における測定用ピンの接触不良検出方法 | |
JP3784479B2 (ja) | 回路基板検査方法 | |
JP3047115B2 (ja) | 回路基板検査装置における実装基板のインピーダンス関連データ作成方法 | |
JPH10142281A (ja) | 回路基板検査方法 | |
Yilmaz et al. | Defect-based test optimization for analog/RF circuits for near-zero DPPM applications | |
JP3147855B2 (ja) | 実装基板の不良検査方法 | |
JP2591071B2 (ja) | Lsiテストシステム | |
JPH02272368A (ja) | 回路基板検査装置における最良測定条件データの生成方法 | |
JPH0697254B2 (ja) | 回路基板検査方法 | |
JP3040233B2 (ja) | 半導体装置の検査方法 | |
JPH03102269A (ja) | 回路基板検査装置における低インピーダンス検出方法 | |
JPH09172300A (ja) | プリント板ユニットの外観検査方法及び装置 | |
JPH01299473A (ja) | 回路基板検査方法 | |
JPH0296672A (ja) | 集積回路の検査方法 | |
KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
TW201625958A (zh) | 檢查用資料作成裝置、檢查用資料作成方法以及記錄有程式之電腦可讀取記錄媒體 | |
JPH0267972A (ja) | 回路基板検査方法 | |
US8836355B2 (en) | Dynamic testing based on thermal and stress conditions | |
JPH10186003A (ja) | 部品検査装置 | |
JPH06109806A (ja) | 半導体評価用テスタ | |
JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
TW200540438A (en) | Testing method for integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |